JPH061785B2 - バイポーラ型半導体集積回路装置の製造方法 - Google Patents
バイポーラ型半導体集積回路装置の製造方法Info
- Publication number
- JPH061785B2 JPH061785B2 JP62244741A JP24474187A JPH061785B2 JP H061785 B2 JPH061785 B2 JP H061785B2 JP 62244741 A JP62244741 A JP 62244741A JP 24474187 A JP24474187 A JP 24474187A JP H061785 B2 JPH061785 B2 JP H061785B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- oxide film
- type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は半導体装置の製造方法に関するものであり、特
に、バイポーラ型半導体集積回路装置（以下「ＢＩＰ・
ＩＣ」という）に於けるＮＰＮトランジスタのコレクタ
電極引き出し部の形成方法に関するものである。
に、バイポーラ型半導体集積回路装置（以下「ＢＩＰ・
ＩＣ」という）に於けるＮＰＮトランジスタのコレクタ
電極引き出し部の形成方法に関するものである。
＜従来の技術＞ 従来、ＢＩＰ・ＩＣに於けるＮＰＮトランジスタのコレ
クタ直列抵抗を下げるため、コレクタ電極を形成するｎ
型エピタキシャル層表面からｎ+型エミッタ層よりも拡
散の深いｎ+型コレクタ層を、ベース・エミッタ形成工
程よりも前に形成するが、このｎ+コレクタ層の表面不
純物濃度の影響で、熱酸化を行うと、このｎ+型コレク
タ層上が他の領域に比べ酸化膜が厚くなる。
クタ直列抵抗を下げるため、コレクタ電極を形成するｎ
型エピタキシャル層表面からｎ+型エミッタ層よりも拡
散の深いｎ+型コレクタ層を、ベース・エミッタ形成工
程よりも前に形成するが、このｎ+コレクタ層の表面不
純物濃度の影響で、熱酸化を行うと、このｎ+型コレク
タ層上が他の領域に比べ酸化膜が厚くなる。
第５図(a)に、ｎ+型コレクタ層６を形成後、シリコン窒
化膜の応力緩和のため、薄い酸化膜５を熱酸化で形成し
た特の工程断面を示す。この時、表面不純物濃度の差
で、ｎ型エピタキシャル層３の表面上の酸化膜５の膜厚
より、ｎ+型コレクタ層６上酸化膜５Ａの膜厚が厚くな
る。なお、同図に於いて、１はｐ-型半導体基板、２は
ｎ+型コレクタ埋込層、４はｐ+型アイソレーション層で
ある。
化膜の応力緩和のため、薄い酸化膜５を熱酸化で形成し
た特の工程断面を示す。この時、表面不純物濃度の差
で、ｎ型エピタキシャル層３の表面上の酸化膜５の膜厚
より、ｎ+型コレクタ層６上酸化膜５Ａの膜厚が厚くな
る。なお、同図に於いて、１はｐ-型半導体基板、２は
ｎ+型コレクタ埋込層、４はｐ+型アイソレーション層で
ある。
次に、シリコン窒化膜を全面形成し、ｎ+型エミッタ層
が形成されるべき領域に、シリコン窒化膜９を、レジス
トを用いた選択エッチングで残し、さらに、ｐ+型外部
ベース層形成領域の酸化膜をレジストを用いて選択エッ
チングを行い、２回のイオン注入でｐ+型外部ベース層
７とｐ-型活性ベース層８を形成する。
が形成されるべき領域に、シリコン窒化膜９を、レジス
トを用いた選択エッチングで残し、さらに、ｐ+型外部
ベース層形成領域の酸化膜をレジストを用いて選択エッ
チングを行い、２回のイオン注入でｐ+型外部ベース層
７とｐ-型活性ベース層８を形成する。
第５図(b)に、ベース層形成のための酸化雰囲気でのア
ニール後の断面を示す。このｐ+型外部ベース層上酸化
膜５０Ｂは、次工程ｎ+エミッタ層形成時のマスキング
上不可欠であり、このｐ+型外部ベース層上酸化膜５０
Ｂ形成で、ｎ+型コレクタ層上酸化膜５Ａはさらに膜厚
が厚くなる（５０Ａ）。なお、５０はｎ型エピタキシャ
ル層上酸化膜である。
ニール後の断面を示す。このｐ+型外部ベース層上酸化
膜５０Ｂは、次工程ｎ+エミッタ層形成時のマスキング
上不可欠であり、このｐ+型外部ベース層上酸化膜５０
Ｂ形成で、ｎ+型コレクタ層上酸化膜５Ａはさらに膜厚
が厚くなる（５０Ａ）。なお、５０はｎ型エピタキシャ
ル層上酸化膜である。
次に、シリコン窒化膜エッチング、酸化膜エッチング
を、フォトレジストなしで行い、シリコン窒化膜９の領
域のみ下地シリコンが露出する様にし、イオン注入でｎ
+型エミッタ層１０を形成する。
を、フォトレジストなしで行い、シリコン窒化膜９の領
域のみ下地シリコンが露出する様にし、イオン注入でｎ
+型エミッタ層１０を形成する。
第５図(c)に、エミッタ層イオン注入後、全面ＣＶＤ酸
化膜１１形成、Ｎ2アニール後の断面を示す。前記ｎ+型
エミッタ層１０の形成のためのシリコン窒化膜エッチン
グ、酸化膜エッチングで、ウェハ全面酸化膜は膜べりし
ているが、ｐ+型外部ベース層上酸化膜５００Ｂと、ｎ+
型コレクタ層上酸化膜５００Ａとの膜厚差は、第５図
(b)の５０Ｂと５０Ａとの差に比べ変化はない。なお、
５００はｎ型エピタキシャル層上酸化膜である。
化膜１１形成、Ｎ2アニール後の断面を示す。前記ｎ+型
エミッタ層１０の形成のためのシリコン窒化膜エッチン
グ、酸化膜エッチングで、ウェハ全面酸化膜は膜べりし
ているが、ｐ+型外部ベース層上酸化膜５００Ｂと、ｎ+
型コレクタ層上酸化膜５００Ａとの膜厚差は、第５図
(b)の５０Ｂと５０Ａとの差に比べ変化はない。なお、
５００はｎ型エピタキシャル層上酸化膜である。
＜発明が解決しようとする問題点＞ 第５図(d)に、電極引き出し部形成のための、レジスト
１４のパターンニング、酸化膜エッチング後の断面を示
す。酸化膜エッチングに於いて、ｎ+型コレクタ層上酸
化膜５００Ａがｐ+型外部ベース層上酸化膜５００Ｂに
比べて厚いため、コレクタ電極引き出し部１５Ａのシリ
コンが露出するまでエッチングを行うと、エミッタ電極
引き出し部15がオーバーエッチングとなる。なお、１５
Ｂはベース電極引き出し部である。
１４のパターンニング、酸化膜エッチング後の断面を示
す。酸化膜エッチングに於いて、ｎ+型コレクタ層上酸
化膜５００Ａがｐ+型外部ベース層上酸化膜５００Ｂに
比べて厚いため、コレクタ電極引き出し部１５Ａのシリ
コンが露出するまでエッチングを行うと、エミッタ電極
引き出し部15がオーバーエッチングとなる。なお、１５
Ｂはベース電極引き出し部である。
この酸化膜エッチングを、例えば等方性で行うと、エミ
ッタ電極引き出し部１５はオーバーエッチングによるサ
イドエッチで面積が大きくなり、このため、ｎ+型エミ
ッタ層１０の面積を大きくする必要があり、ＢＩＰ・Ｉ
Ｃの高集積化の妨げとなる。また、コレクタ電極引き出
し部１５Ａとエミッタ電極引き出し部１５を別々にレジ
ストパターンニング、酸化膜エッチングを行えば、上記
エミッタ電極引き出し部の面積増加量を小さくできる
が、コスト増加になる。
ッタ電極引き出し部１５はオーバーエッチングによるサ
イドエッチで面積が大きくなり、このため、ｎ+型エミ
ッタ層１０の面積を大きくする必要があり、ＢＩＰ・Ｉ
Ｃの高集積化の妨げとなる。また、コレクタ電極引き出
し部１５Ａとエミッタ電極引き出し部１５を別々にレジ
ストパターンニング、酸化膜エッチングを行えば、上記
エミッタ電極引き出し部の面積増加量を小さくできる
が、コスト増加になる。
本発明は、ｎ+型コレクタ層上酸化膜の膜厚増加を抑
え、上記電極引き出し部形成時のエミッタ電極引き出し
部１５のオーバーエッチングによる面積増加量を小さく
するための製造方法を提供するものである。
え、上記電極引き出し部形成時のエミッタ電極引き出し
部１５のオーバーエッチングによる面積増加量を小さく
するための製造方法を提供するものである。
＜問題点を解決するための手段＞ ｎ+型エミッタ層１０が形成されるべき領域に残すシリ
コン窒化膜９を、ｎ+型コレクタ層６に重なる様に残
し、そのシリコン窒化膜９の領域内でコレクタ電極引き
出し部１５Ａを形成する。
コン窒化膜９を、ｎ+型コレクタ層６に重なる様に残
し、そのシリコン窒化膜９の領域内でコレクタ電極引き
出し部１５Ａを形成する。
＜作用＞ シリコン窒化膜９をｎ+型コレクタ層６に重なる様に残
すことにより、酸化雰囲気で形成するベース層形成時の
酸化膜厚増加を無くし、電極引き出し部形成時のｎ+型
コレクタ層上酸化膜厚を従来技術よりも薄くでき、エミ
ッタ電極引き出し部１５のオーバーエッチングによる面
積増加量を小さくすることができる。
すことにより、酸化雰囲気で形成するベース層形成時の
酸化膜厚増加を無くし、電極引き出し部形成時のｎ+型
コレクタ層上酸化膜厚を従来技術よりも薄くでき、エミ
ッタ電極引き出し部１５のオーバーエッチングによる面
積増加量を小さくすることができる。
＜実施例＞ 以下、実施例に基づいて本発明を詳細に説明する。
第１図(a)に、ｎ+型コレクタ層６の形成後、シリコン窒
化膜の応力緩和のための薄い酸化膜５を熱酸化で形成し
た時の工程断面を示す。ｎ+型コレクタ層６のシート抵
抗が２０Ω／□で、９００℃、水蒸気酸化でｎ型エピタ
キシャル層上酸化膜５を８５０Å形成した場合、ｎ+型
コレクタ層上酸化膜５Ａの膜厚は約2000Åとなる。
化膜の応力緩和のための薄い酸化膜５を熱酸化で形成し
た時の工程断面を示す。ｎ+型コレクタ層６のシート抵
抗が２０Ω／□で、９００℃、水蒸気酸化でｎ型エピタ
キシャル層上酸化膜５を８５０Å形成した場合、ｎ+型
コレクタ層上酸化膜５Ａの膜厚は約2000Åとなる。
第１図(b)に、ｎ+型エミッタ層１０を形成すべき領域に
残すシリコン窒化膜９をｎ+型コレクタ層６に重なる様
に残した工程断面を示す。第２図(a)、第３図(a)、第４
図(a)に３種類のｎ+型コレクタ層６に重ねて残したシリ
コン窒化膜９の平面図を示し、その各断面を、第２図
(b)、第３図(b)、第４図(b)に示す。
残すシリコン窒化膜９をｎ+型コレクタ層６に重なる様
に残した工程断面を示す。第２図(a)、第３図(a)、第４
図(a)に３種類のｎ+型コレクタ層６に重ねて残したシリ
コン窒化膜９の平面図を示し、その各断面を、第２図
(b)、第３図(b)、第４図(b)に示す。
ｎ+型コレクタ層６に重なる様に残すシリコン窒化膜９
のパターンは、そのパターン内に後工程で形成するコレ
クタ電極引き出し部１５Ａの面積で決まるが、ｎ+型コ
レクタ層６は回路設計上の要求から大面積のものもあれ
ば、ＮＰＮトランジスタのセルサイズを大きくしない様
に小面積のものもある。このため、本発明に於けるシリ
コン窒化膜９をｎ+型コレクタ層６に重ねる時、シリコ
ン窒化膜９の一部がｎ+型コレクタ層６の一部と重なる
場合（第２図(a)，(b)）と、シリコン窒化膜９がｎ+型
コレクタ層６を覆う場合（第３図(a)，(b)）と、シリコ
ン窒化膜９がｎ+型コレクタ層６内に形成される場合
（第４図(a)，(b)）とがある。
のパターンは、そのパターン内に後工程で形成するコレ
クタ電極引き出し部１５Ａの面積で決まるが、ｎ+型コ
レクタ層６は回路設計上の要求から大面積のものもあれ
ば、ＮＰＮトランジスタのセルサイズを大きくしない様
に小面積のものもある。このため、本発明に於けるシリ
コン窒化膜９をｎ+型コレクタ層６に重ねる時、シリコ
ン窒化膜９の一部がｎ+型コレクタ層６の一部と重なる
場合（第２図(a)，(b)）と、シリコン窒化膜９がｎ+型
コレクタ層６を覆う場合（第３図(a)，(b)）と、シリコ
ン窒化膜９がｎ+型コレクタ層６内に形成される場合
（第４図(a)，(b)）とがある。
第１図(c)に、２回のイオン注入と酸化雰囲気のアニー
ルでｐ+型外部ベース層７及びｐ-型活性ベース層８を形
成した時の工程断面を示す。この酸化雰囲気によるベー
ス層形成時、前記ｎ+型コレクタ層６でシリコン窒化膜
９に覆われている部分の酸化膜５Ａの膜厚増加はない。
同じく、第２図(c)、第３図(c)、第４図(c)にベース層
形成後の、第２図(a)、第３図(a)、第４図(a)の各場合
に対する断面を示す。
ルでｐ+型外部ベース層７及びｐ-型活性ベース層８を形
成した時の工程断面を示す。この酸化雰囲気によるベー
ス層形成時、前記ｎ+型コレクタ層６でシリコン窒化膜
９に覆われている部分の酸化膜５Ａの膜厚増加はない。
同じく、第２図(c)、第３図(c)、第４図(c)にベース層
形成後の、第２図(a)、第３図(a)、第４図(a)の各場合
に対する断面を示す。
実施例の一つとして、このベース層形成に於いて、ｐ+
型外部ベース層上酸化膜５０Ｂを3300Å形成した場合、
第４図(c)に示すシリコン窒化膜９で覆われていないｎ+
型コレクタ層上酸化膜５０Ａは約6300Åとなる。従来の
技術では、この6300Åと3300Åとの差3000Åが電極引き
出し部形成のための酸化膜エッチングで余分なオーバー
エッチング量となっていた。
型外部ベース層上酸化膜５０Ｂを3300Å形成した場合、
第４図(c)に示すシリコン窒化膜９で覆われていないｎ+
型コレクタ層上酸化膜５０Ａは約6300Åとなる。従来の
技術では、この6300Åと3300Åとの差3000Åが電極引き
出し部形成のための酸化膜エッチングで余分なオーバー
エッチング量となっていた。
第１図(d)に、ベース層形成後、シリコン窒化膜エッチ
ング、酸化膜エッチングでｎ+型エミッタ層１０の形成
のための穴あけ工程後の断面を示す。同じく、第２図
(d)、第３図(d)、第４図(d)にｎ+型エミッタ層１０の形
成のための穴あけ工程後の、第２図(a)、第３図(a)第４
図(a)の各場合に対する断面を示す。このシリコン窒化
膜エッチングと酸化膜エッチングでｐ+型外部ベース層
上酸化膜５０Ｂは膜べりして、酸化膜５００Ｂとなる。
ング、酸化膜エッチングでｎ+型エミッタ層１０の形成
のための穴あけ工程後の断面を示す。同じく、第２図
(d)、第３図(d)、第４図(d)にｎ+型エミッタ層１０の形
成のための穴あけ工程後の、第２図(a)、第３図(a)第４
図(a)の各場合に対する断面を示す。このシリコン窒化
膜エッチングと酸化膜エッチングでｐ+型外部ベース層
上酸化膜５０Ｂは膜べりして、酸化膜５００Ｂとなる。
実施例の一つとして、シリコン窒化膜応力緩和のための
薄い酸化膜５を８５０Å、シリコン窒化膜９を９５０
Å、シリコン窒化膜エッチングの酸化膜に対するエッチ
ング選択比を５とし、酸化膜エッチングにおけるオーバ
ーエッチング量を含めて考えると、3300Åあったｐ+型
外部ベース層上酸化膜５０Ｂは約2000Åとなる（５００
Ｂ）。この2000Åの酸化膜厚で次工程ｎ+型エミッタ層
１０の形成のためのイオン注入をマスキングする。
薄い酸化膜５を８５０Å、シリコン窒化膜９を９５０
Å、シリコン窒化膜エッチングの酸化膜に対するエッチ
ング選択比を５とし、酸化膜エッチングにおけるオーバ
ーエッチング量を含めて考えると、3300Åあったｐ+型
外部ベース層上酸化膜５０Ｂは約2000Åとなる（５００
Ｂ）。この2000Åの酸化膜厚で次工程ｎ+型エミッタ層
１０の形成のためのイオン注入をマスキングする。
一方、シリコン窒化膜９で覆われたｎ+型コレクタ層上
酸化膜５Ａも膜べりして、酸化膜５０１Ａとなる。シリ
コン窒化膜応力緩和のための薄い酸化膜５を８５０Å形
成した時、ｎ+型コレクタ層上酸化膜５Ａは約2000Åと
なり、シリコン窒化膜エッチングと８５０Åの酸化膜エ
ッチングで約９００Åとなる（５０１Ａ）。
酸化膜５Ａも膜べりして、酸化膜５０１Ａとなる。シリ
コン窒化膜応力緩和のための薄い酸化膜５を８５０Å形
成した時、ｎ+型コレクタ層上酸化膜５Ａは約2000Åと
なり、シリコン窒化膜エッチングと８５０Åの酸化膜エ
ッチングで約９００Åとなる（５０１Ａ）。
この一例でもわかる様に、本発明によって、ｎ+型コレ
クタ層上酸化膜５０１Ａはｐ+型外部ベース層上酸化膜
５００Ｂに比べ膜厚を薄くできる。
クタ層上酸化膜５０１Ａはｐ+型外部ベース層上酸化膜
５００Ｂに比べ膜厚を薄くできる。
第１図(e)に、ｎ+型エミッタ層１０の形成のためのイオ
ン注入、全面ＣＶＤ酸化膜１１の形成、Ｎ2アニール、
電極引き出し部形成のためのレジスト１４のパターンニ
ング後の断面を示す。同じく、第２図(e)、第３図(e)、
第４図(e)に、電極引き出し部形成のためのレジスト１
４のパターンニング後の、第２図(a)、第３図(a)、第４
図(a)の各場合に対する断面を示す。
ン注入、全面ＣＶＤ酸化膜１１の形成、Ｎ2アニール、
電極引き出し部形成のためのレジスト１４のパターンニ
ング後の断面を示す。同じく、第２図(e)、第３図(e)、
第４図(e)に、電極引き出し部形成のためのレジスト１
４のパターンニング後の、第２図(a)、第３図(a)、第４
図(a)の各場合に対する断面を示す。
＜発明の効果＞ 以上詳細に説明した様に、本発明を用いることにより、
ベース層形成のためのイオン注入の際のマスクにパター
ニングしたフォトレジストを用い、エミッタ電極引き出
し部及びコレクタ電極引き出し部を同時に形成する、バ
イポーラ型半導体集積回路装置の製造方法において、特
別の工程を付加することなく、以下の効果を奏するもの
である。
ベース層形成のためのイオン注入の際のマスクにパター
ニングしたフォトレジストを用い、エミッタ電極引き出
し部及びコレクタ電極引き出し部を同時に形成する、バ
イポーラ型半導体集積回路装置の製造方法において、特
別の工程を付加することなく、以下の効果を奏するもの
である。
即ち、ｎ+型コレクタ層上でコレクタ電極引き出し部を
形成するべき領域にシリコン窒化膜を残すことにより、
該シリコン窒化膜で覆われたｎ+型コレクタ層上酸化膜
の膜厚増加を無くすことができる。これにより、ｎ+型
コレクタ層上酸化膜の膜厚が従来技術に比べ非常に薄く
できるので、エミッタ電極引き出し部、ベース電極引き
出し部、コレクタ電極引き出し部を同時に、酸化膜エッ
チングで形成する場合、一番膜厚の薄いエミッタ層上Ｃ
ＶＤ酸化膜のオーバーエッチング量を少なくすることが
できる。つまり、エミッタ電極引き出し部の面積増加量
を少なくできるため、ｎ+型エミッタ層の面積を小さく
できる。これは、ＢＩＰ・ＩＣの高集積化の要求に対し
て有効な手段となる。
形成するべき領域にシリコン窒化膜を残すことにより、
該シリコン窒化膜で覆われたｎ+型コレクタ層上酸化膜
の膜厚増加を無くすことができる。これにより、ｎ+型
コレクタ層上酸化膜の膜厚が従来技術に比べ非常に薄く
できるので、エミッタ電極引き出し部、ベース電極引き
出し部、コレクタ電極引き出し部を同時に、酸化膜エッ
チングで形成する場合、一番膜厚の薄いエミッタ層上Ｃ
ＶＤ酸化膜のオーバーエッチング量を少なくすることが
できる。つまり、エミッタ電極引き出し部の面積増加量
を少なくできるため、ｎ+型エミッタ層の面積を小さく
できる。これは、ＢＩＰ・ＩＣの高集積化の要求に対し
て有効な手段となる。
また、実施例で記述した様に、シリコン窒化膜応力緩和
のための薄い酸化膜５の膜厚、シリコン窒化膜９の膜
厚、ベース層形成時のｐ+型外部ベース層上酸化膜５０
Ｂの膜厚、ｎ+型エミッタ層１０の形成のためのシリコ
ン窒化膜エッチングにおける酸化膜に対するエッチング
選択比、以上を最適条件で組み合わせると、コレクタ電
極引き出し部１５Ａを形成するためエッチングされる酸
化膜厚は、ベース電極引き出し部１５Ｂを形成するため
エッチングされる酸化膜厚よりも薄くできるので、エミ
ッタ電極引き出し部１５とベース電極引き出し部１５Ｂ
を同時に形成する製造方法に於いては、コレクタ電極引
き出し部１５Ａのエッチングされる酸化膜厚の問題は本
発明によって完全に解決される。
のための薄い酸化膜５の膜厚、シリコン窒化膜９の膜
厚、ベース層形成時のｐ+型外部ベース層上酸化膜５０
Ｂの膜厚、ｎ+型エミッタ層１０の形成のためのシリコ
ン窒化膜エッチングにおける酸化膜に対するエッチング
選択比、以上を最適条件で組み合わせると、コレクタ電
極引き出し部１５Ａを形成するためエッチングされる酸
化膜厚は、ベース電極引き出し部１５Ｂを形成するため
エッチングされる酸化膜厚よりも薄くできるので、エミ
ッタ電極引き出し部１５とベース電極引き出し部１５Ｂ
を同時に形成する製造方法に於いては、コレクタ電極引
き出し部１５Ａのエッチングされる酸化膜厚の問題は本
発明によって完全に解決される。
第１図(a)乃至(e)は本発明の一実施例であるBIP・ＩＣ
の製造方法の主要工程段階に於ける状態を示す断面図で
ある。第２図(a)は本発明の一実施例であるｎ+型コレク
タ層６の一部とシリコン窒化膜９の一部が重なった場合
の平面図であり、第２図(b)乃至(e)はその場合の主要工
程段階に於ける状態を示す断面図である。第３図(a)は
本発明の一実施例であるシリコン窒化膜９がｎ+型コレ
クタ層６を覆う場合の平面図であり、第３図(b)乃至(e)
はその場合の主要工程段階に於ける状態を示す断面図で
ある。第４図(a)は本発明の一実施例であるシリコン窒
化膜９がｎ+型コレクタ層６内に形成される場合の平面
図であり、第４図(b)乃至(e)はその場合の主要工程段階
に於ける状態を示す断面図である。第５図(a)乃至(d)は
従来の製造方法の主要工程段階に於ける状態を示す断面
図である。 符号の説明 １：ｐ-型半導体基板、２：ｎ+型コレクタ埋込層、３：
ｎ型エピタキシャル層、４：ｐ+型アイソレーション
層、５：ｎ型エピタキシャル層上酸化膜（シリコン窒化
膜形成前）、５Ａ：ｎ+型コレクタ層上酸化膜（シリコ
ン窒化膜形成前）、６：ｎ+型コレクタ層、７：ｐ+型外
部ベース層、８：ｐ-型活性ベース層、９：シリコン窒
化膜、５０：ｎ型エピタキシャル層上酸化膜（ベース層
形成後）、５０Ａ：ｎ+型コレクタ層上酸化膜（ベース
層形成後）、５０Ｂ：ｐ+型外部ベース層上酸化膜（ベ
ース層形成後）、１０：ｎ+型エミッタ層、１１：ＣＶ
Ｄ酸化膜、５００：ｎ型エピタキシャル層上酸化膜（エ
ミッタ層形成後）、５００Ａ：ｎ+型コレクタ層上酸化
膜（エミッタ層形成後−従来技術）、５００Ｂ：ｐ+型
外部ベース層上酸化膜（エミッタ層形成後）、１４：レ
ジスト、１５：エミッタ電極引き出し部、１５Ａ：コレ
クタ電極引き出し部、１５Ｂ：ベース電極引き出し部、
５０１Ａ：ｎ+型コレクタ層上酸化膜（エミッタ層形成
後−本発明技術）。
の製造方法の主要工程段階に於ける状態を示す断面図で
ある。第２図(a)は本発明の一実施例であるｎ+型コレク
タ層６の一部とシリコン窒化膜９の一部が重なった場合
の平面図であり、第２図(b)乃至(e)はその場合の主要工
程段階に於ける状態を示す断面図である。第３図(a)は
本発明の一実施例であるシリコン窒化膜９がｎ+型コレ
クタ層６を覆う場合の平面図であり、第３図(b)乃至(e)
はその場合の主要工程段階に於ける状態を示す断面図で
ある。第４図(a)は本発明の一実施例であるシリコン窒
化膜９がｎ+型コレクタ層６内に形成される場合の平面
図であり、第４図(b)乃至(e)はその場合の主要工程段階
に於ける状態を示す断面図である。第５図(a)乃至(d)は
従来の製造方法の主要工程段階に於ける状態を示す断面
図である。 符号の説明 １：ｐ-型半導体基板、２：ｎ+型コレクタ埋込層、３：
ｎ型エピタキシャル層、４：ｐ+型アイソレーション
層、５：ｎ型エピタキシャル層上酸化膜（シリコン窒化
膜形成前）、５Ａ：ｎ+型コレクタ層上酸化膜（シリコ
ン窒化膜形成前）、６：ｎ+型コレクタ層、７：ｐ+型外
部ベース層、８：ｐ-型活性ベース層、９：シリコン窒
化膜、５０：ｎ型エピタキシャル層上酸化膜（ベース層
形成後）、５０Ａ：ｎ+型コレクタ層上酸化膜（ベース
層形成後）、５０Ｂ：ｐ+型外部ベース層上酸化膜（ベ
ース層形成後）、１０：ｎ+型エミッタ層、１１：ＣＶ
Ｄ酸化膜、５００：ｎ型エピタキシャル層上酸化膜（エ
ミッタ層形成後）、５００Ａ：ｎ+型コレクタ層上酸化
膜（エミッタ層形成後−従来技術）、５００Ｂ：ｐ+型
外部ベース層上酸化膜（エミッタ層形成後）、１４：レ
ジスト、１５：エミッタ電極引き出し部、１５Ａ：コレ
クタ電極引き出し部、１５Ｂ：ベース電極引き出し部、
５０１Ａ：ｎ+型コレクタ層上酸化膜（エミッタ層形成
後−本発明技術）。
Claims (1)
- 【請求項１】コレクタ層が形成され、且つ、その表面に
酸化膜が形成された半導体基板の、エミッタ層となる領
域上に、耐酸化性膜を形成する工程と、 レジストのパターニングを行い、所定のマスクを形成し
た後、上記耐酸化性膜が形成された領域と該領域の外方
の領域とに、上記マスクを用いて不純物イオン注入を行
い、酸化雰囲気中における熱処理により、上記耐酸化性
膜が形成された領域に活性ベース層を形成し、上記外方
の領域に外部ベース領域を形成すると共に、上記耐酸化
性膜下以外の領域の酸化膜厚を増加させる工程と、 少なくとも、上記耐酸化性膜を除去し、上記耐酸化性膜
の除去領域に上記エミッタ層を形成する工程と、 エミッタ電極引き出し部とコレクタ電極引き出し部とを
同時に形成する工程とを有するバイポーラ型半導体集積
回路装置の製造方法において、 上記エミッタ層となる領域上に耐酸化性膜を形成すると
同時に、上記コレクタ層上にも上記耐酸化性膜を形成す
る工程と、 上記エミッタ層となる領域上の耐酸化性膜を除去すると
同時に、上記コレクタ層上の耐酸化性膜をも除去する工
程とを有することを特徴とする、バイポーラ型半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62244741A JPH061785B2 (ja) | 1987-09-29 | 1987-09-29 | バイポーラ型半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62244741A JPH061785B2 (ja) | 1987-09-29 | 1987-09-29 | バイポーラ型半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489364A JPS6489364A (en) | 1989-04-03 |
| JPH061785B2 true JPH061785B2 (ja) | 1994-01-05 |
Family
ID=17123201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62244741A Expired - Lifetime JPH061785B2 (ja) | 1987-09-29 | 1987-09-29 | バイポーラ型半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061785B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126228A (ja) * | 1989-10-12 | 1991-05-29 | Nec Corp | 半導体集積回路装置の製造方法 |
| GB201400836D0 (en) | 2014-01-17 | 2014-03-05 | Ttp Labtech Ltd | Microplate content agitation apparatus and method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6021568A (ja) * | 1983-07-15 | 1985-02-02 | Hitachi Ltd | 半導体装置の製造方法 |
-
1987
- 1987-09-29 JP JP62244741A patent/JPH061785B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489364A (en) | 1989-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06333944A (ja) | 半導体装置 | |
| JPH0231464A (ja) | 半導体装置 | |
| JPH061785B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| JPS6040701B2 (ja) | 多結晶シリコン層を有する半導体装置の製法 | |
| JPH0135505B2 (ja) | ||
| JP3877459B2 (ja) | 半導体装置の製造方法 | |
| JPH0254662B2 (ja) | ||
| JPH0136710B2 (ja) | ||
| JPS6013313B2 (ja) | 半導体装置の製造方法 | |
| JPH0437581B2 (ja) | ||
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| KR100501295B1 (ko) | 반도체소자와그제조방법 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS61108162A (ja) | 半導体装置およびその製造方法 | |
| JPH0136709B2 (ja) | ||
| JPS588140B2 (ja) | 半導体装置の製造方法 | |
| JPS6239538B2 (ja) | ||
| JPH0462178B2 (ja) | ||
| JPH0576769B2 (ja) | ||
| JPH0140502B2 (ja) | ||
| JPH0325944B2 (ja) | ||
| JPS59181645A (ja) | 半導体装置の製造方法 | |
| JPS645472B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 14 |