JPS62235766A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62235766A JPS62235766A JP7976986A JP7976986A JPS62235766A JP S62235766 A JPS62235766 A JP S62235766A JP 7976986 A JP7976986 A JP 7976986A JP 7976986 A JP7976986 A JP 7976986A JP S62235766 A JPS62235766 A JP S62235766A
- Authority
- JP
- Japan
- Prior art keywords
- impurity layer
- opening
- layer
- impurity
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 6
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical group [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置特に、高抵抗を有する半導体装置の
製造方法に関する。
製造方法に関する。
従来の技術
従来、半導体集積回路では、高抵抗値の抵抗形成は低不
純物濃度の不純物層を特別に作製する方法や、バイポー
ラトランジスターの活性ベース領域つまシ、高濃度の不
純物層で形成された低抵抗層の一部に、反対導電型の高
濃度の不純物層を形成することで低抵抗層の幅を狭くし
て、高抵抗値とする方法がとられていた。後者の場合の
簡単な製造方法は、第３図に示すように、ｎ形シリコン
基板１１上に、ｐ影領域を形成し、その上部にｎ＋形不
純物層１３を形成することで、ｐ形高抵抗層１２を形成
し、２つの金属配線１４の間を高抵抗３ページ としているものである。
純物濃度の不純物層を特別に作製する方法や、バイポー
ラトランジスターの活性ベース領域つまシ、高濃度の不
純物層で形成された低抵抗層の一部に、反対導電型の高
濃度の不純物層を形成することで低抵抗層の幅を狭くし
て、高抵抗値とする方法がとられていた。後者の場合の
簡単な製造方法は、第３図に示すように、ｎ形シリコン
基板１１上に、ｐ影領域を形成し、その上部にｎ＋形不
純物層１３を形成することで、ｐ形高抵抗層１２を形成
し、２つの金属配線１４の間を高抵抗３ページ としているものである。
発明が解決しようとする問題点
しかしながら、高抵抗値を低不純物濃度で形成する場合
、不純物濃度の制御性が低いと高抵抗値のバラツキが大
きい事や、配線材料との接触がオーミックとならないと
いう問題があった。又、バイポーラトランジスターの活
性さ−ス領域を利用する場合、高抵抗層１２は、導電型
の高濃度不純物層１３と接している為耐圧が、エミッタ
ーとベース間の耐圧に等しく約７ｖ前後と低いという問
題がある。又、ｎ＋形不純物層１３の上部の酸化シリコ
ン膜１６の膜厚は１００〜２００ｎｍとフィールドの酸
化シリコン膜１６の膜厚より薄い為、配線を酸化シリコ
ン膜１６の上部に通すと、高電圧が配線に印加された場
合、酸化シリコン膜１６が破壊するという問題があり、
これを避けるため酸化シリコン膜１５の膜厚を厚くする
目的で、半導体基板の熱酸化を長時間行うと、活性ベー
ス領域にあたるｐ形高抵抗層１２の幅が狭くなシ、同時
に形成しているトランジスターの特性が出なくなるとい
う問題があった。
、不純物濃度の制御性が低いと高抵抗値のバラツキが大
きい事や、配線材料との接触がオーミックとならないと
いう問題があった。又、バイポーラトランジスターの活
性さ−ス領域を利用する場合、高抵抗層１２は、導電型
の高濃度不純物層１３と接している為耐圧が、エミッタ
ーとベース間の耐圧に等しく約７ｖ前後と低いという問
題がある。又、ｎ＋形不純物層１３の上部の酸化シリコ
ン膜１６の膜厚は１００〜２００ｎｍとフィールドの酸
化シリコン膜１６の膜厚より薄い為、配線を酸化シリコ
ン膜１６の上部に通すと、高電圧が配線に印加された場
合、酸化シリコン膜１６が破壊するという問題があり、
これを避けるため酸化シリコン膜１５の膜厚を厚くする
目的で、半導体基板の熱酸化を長時間行うと、活性ベー
ス領域にあたるｐ形高抵抗層１２の幅が狭くなシ、同時
に形成しているトランジスターの特性が出なくなるとい
う問題があった。
問題点を解決するだめの手段
本発明は前記問題点を解決するため、一導電型の半導体
基板上に、第１の開孔部を有する絶縁膜を形成する工程
と、前記第１の開孔部を通して前記半導体基板中に前記
半導体基板と反対導電型の不純物を拡散して前記不純物
層を形成する工程と、前記不純物層上に形成された酸化
膜の一部を除去して第２の開孔部を形成する工程と、其
の後、半導体基板を熱酸化して前記第２の開孔部直下の
前記不純物層の上部に酸化不純物層を形成する工程とを
含む事を特徴とする半導体装置の製造方法を提供する。
基板上に、第１の開孔部を有する絶縁膜を形成する工程
と、前記第１の開孔部を通して前記半導体基板中に前記
半導体基板と反対導電型の不純物を拡散して前記不純物
層を形成する工程と、前記不純物層上に形成された酸化
膜の一部を除去して第２の開孔部を形成する工程と、其
の後、半導体基板を熱酸化して前記第２の開孔部直下の
前記不純物層の上部に酸化不純物層を形成する工程とを
含む事を特徴とする半導体装置の製造方法を提供する。
作 用
選択熱拡散により半導体基板上につくられた不純物層の
上部の酸化膜の一部を完全に除去後、熱酸化することで
、不純物層は不純物層のない半導体基板よりも速く酸化
されるいわゆる増速酸化が起る。不純物層の一部が酸化
物となる事で、不純物層の厚さが薄くなり、結果として
高抵抗層とな６ベージ る。
上部の酸化膜の一部を完全に除去後、熱酸化することで
、不純物層は不純物層のない半導体基板よりも速く酸化
されるいわゆる増速酸化が起る。不純物層の一部が酸化
物となる事で、不純物層の厚さが薄くなり、結果として
高抵抗層とな６ベージ る。
実施例
本発明の実施例を第１図お・よび第２図に従って説明す
る。第１図ａｙｄは本発明の実施例による高抵抗の製造
フローを示す構造断面図である。
る。第１図ａｙｄは本発明の実施例による高抵抗の製造
フローを示す構造断面図である。
第１図ａにおいてｎ形シリコン基板１を熱酸化し、酸化
シリコン膜３を形成後、エツチングにより抵抗を作製す
る部分の酸化シリコン膜を選択的に除去して第１の開孔
部を形成する。
シリコン膜３を形成後、エツチングにより抵抗を作製す
る部分の酸化シリコン膜を選択的に除去して第１の開孔
部を形成する。
次に、同図すに示すようにボロンガラスを全面蒸着後、
熱拡散によりｐ形の不純物層からなる低抵抗層６を形成
し、ポロンガラスを除去後、高抵抗層となる領域の上部
の酸化シリコン膜に第２の開孔部６を設ける。この時、
ボロンの濃度は１×１０ｃｍ から１×１０ ｃｍ
、接合深さは約３μｍである。
熱拡散によりｐ形の不純物層からなる低抵抗層６を形成
し、ポロンガラスを除去後、高抵抗層となる領域の上部
の酸化シリコン膜に第２の開孔部６を設ける。この時、
ボロンの濃度は１×１０ｃｍ から１×１０ ｃｍ
、接合深さは約３μｍである。
この後、同図Ｃに示すようにウェット熱酸化（水蒸気と
酸素ガス雰囲気での熱酸化）をして、抵抗層上部を酸化
不純物層からな々腎ヒシリコン３にする。このことによ
り、低抵抗層の厚さが約１μｍ６ページ と薄くなり、高抵抗層２が形成される。ところで第１図
すに示す処理の後、第２図のように、低抵抗層５のシリ
コン部を、エツチングにより除去し、溝部７を形成して
から、ウェット熱酸化をしてもよい。溝部をつくってお
けば、その後のウェット熱酸化時間が短くても、高抵抗
層が形成できる。
酸素ガス雰囲気での熱酸化）をして、抵抗層上部を酸化
不純物層からな々腎ヒシリコン３にする。このことによ
り、低抵抗層の厚さが約１μｍ６ページ と薄くなり、高抵抗層２が形成される。ところで第１図
すに示す処理の後、第２図のように、低抵抗層５のシリ
コン部を、エツチングにより除去し、溝部７を形成して
から、ウェット熱酸化をしてもよい。溝部をつくってお
けば、その後のウェット熱酸化時間が短くても、高抵抗
層が形成できる。
不純物層が燐の場合、ウェット熱酸化温度を９６０℃よ
り低くすれば、不純物濃度が高い程速く酸化される。例
えば、９２０℃３０分のウェット熱酸化で、不純物層の
不純物濃度が１×１ｏ１５ｃＩｎ−３の基板は０．１６
μｍの酸化膜厚となり不純物層の不純物濃度が１×１０
２０ｃｍ−３の基板は０．２５μｍの酸化膜厚となる。
り低くすれば、不純物濃度が高い程速く酸化される。例
えば、９２０℃３０分のウェット熱酸化で、不純物層の
不純物濃度が１×１ｏ１５ｃＩｎ−３の基板は０．１６
μｍの酸化膜厚となり不純物層の不純物濃度が１×１０
２０ｃｍ−３の基板は０．２５μｍの酸化膜厚となる。
不純物濃度が１×１０ ｃｍ よりも大きくなれば、こ
の不純物による増速酸化は顕著となる。
の不純物による増速酸化は顕著となる。
高抵抗層の形成後、第１図ｄに示すように高抵抗層の両
端の酸化シリコンを開口し、金属配線４を作製し、集積
回路の高抵抗として使用する。
端の酸化シリコンを開口し、金属配線４を作製し、集積
回路の高抵抗として使用する。
発明の効果
本発明を使用することで、トランジスター特性に影響−
）−７）−しも／ｌ：１品小柾忙艙を止り 宜催佑堅先
制苧冬ス７ページ また、従来、高抵抗層の上部の酸化膜上を通過させるこ
とが耐圧の面で困難であった配線が、第１図ｄに示す金
属配線８のように、高抵抗層２の上部の酸化膜上を通過
させることが可能となり、集積回路を作るうえで、配線
の制約が少なくよシ高集積化が可能となる。
）−７）−しも／ｌ：１品小柾忙艙を止り 宜催佑堅先
制苧冬ス７ページ また、従来、高抵抗層の上部の酸化膜上を通過させるこ
とが耐圧の面で困難であった配線が、第１図ｄに示す金
属配線８のように、高抵抗層２の上部の酸化膜上を通過
させることが可能となり、集積回路を作るうえで、配線
の制約が少なくよシ高集積化が可能となる。
第１図、第２図は本発明の一実施例を示す高抵抗の形成
方法を説明する断面図、第３図は従来の高抵抗の一例を
示す断面図である。 １・・・・・・ｎ型シリコン基板、２・・・・・・高抵
抗層、３・・・・・・酸化゛シリコン、４・・・・・・
金属配線、５・・・・・・低抵抗層、６・・・・・・開
孔部、７・・・・・・溝部、８・・・・・・金属配線、
１１・・・・・・ｎ型シリコン基板、１２・・・・・・
ｐ形高抵抗層、１３・・・・・・♂形不純物層、１４・
・・・・・金属配線、１５．１６・・・・・・酸化シリ
コン膜。
方法を説明する断面図、第３図は従来の高抵抗の一例を
示す断面図である。 １・・・・・・ｎ型シリコン基板、２・・・・・・高抵
抗層、３・・・・・・酸化゛シリコン、４・・・・・・
金属配線、５・・・・・・低抵抗層、６・・・・・・開
孔部、７・・・・・・溝部、８・・・・・・金属配線、
１１・・・・・・ｎ型シリコン基板、１２・・・・・・
ｐ形高抵抗層、１３・・・・・・♂形不純物層、１４・
・・・・・金属配線、１５．１６・・・・・・酸化シリ
コン膜。
Claims (4)
- （１）一導電型の半導体基板上に、第１の開孔部を有す
る絶縁膜を形成する工程と、前記第１の開孔部を通して
前記半導体基板中に前記半導体基板と反対導電型の不純
物を拡散して不純物層を形成する工程と、前記不純物層
上に形成された酸化膜の一部を除去して第２の開孔部を
形成する工程と、その後、半導体基板を熱酸化して前記
第２の開孔部直下の前記不純物層の上部に酸化不純物層
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。 - （２）第２の開孔部を形成する工程と酸化不純物層を形
成する工程との間に不純物層をエッチングにより一部除
去して溝を形成する工程を含む特許請求の範囲第１項記
載の半導体装置の製造方法。 - （３）不純物が燐であり、かつ半導体基板の熱酸化温度
が９５０℃より低い特許請求の範囲第１項又は第２項記
載の半導体装置の製造方法。 - （４）不純物層の不純物濃度が１×１０＾１＾６ｃｍ＾
−＾３より大きい特許請求の範囲第１項又は第２項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7976986A JPS62235766A (ja) | 1986-04-07 | 1986-04-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7976986A JPS62235766A (ja) | 1986-04-07 | 1986-04-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62235766A true JPS62235766A (ja) | 1987-10-15 |
Family
ID=13699413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7976986A Pending JPS62235766A (ja) | 1986-04-07 | 1986-04-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62235766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136345A (ja) * | 1991-11-12 | 1993-06-01 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5127785A (en) * | 1974-09-02 | 1976-03-08 | Tokyo Shibaura Electric Co | Handotaisochito sonoseizohoho |
| JPS5553451A (en) * | 1978-10-16 | 1980-04-18 | Nec Corp | Semiconductor device |
-
1986
- 1986-04-07 JP JP7976986A patent/JPS62235766A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5127785A (en) * | 1974-09-02 | 1976-03-08 | Tokyo Shibaura Electric Co | Handotaisochito sonoseizohoho |
| JPS5553451A (en) * | 1978-10-16 | 1980-04-18 | Nec Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136345A (ja) * | 1991-11-12 | 1993-06-01 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62588B2 (ja) | ||
| US4080618A (en) | Insulated-gate field-effect transistor | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4322882A (en) | Method for making an integrated injection logic structure including a self-aligned base contact | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| JPH0241170B2 (ja) | ||
| US4407059A (en) | Method of producing semiconductor device | |
| JPS63261746A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| US4058419A (en) | Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques | |
| US3752715A (en) | Production of high speed complementary transistors | |
| US4473940A (en) | Method of producing a semiconductor device | |
| JPS62235766A (ja) | 半導体装置の製造方法 | |
| US3389023A (en) | Methods of making a narrow emitter transistor by masking and diffusion | |
| JPH0128508B2 (ja) | ||
| JPH0425711B2 (ja) | ||
| JPS627704B2 (ja) | ||
| JPS61218169A (ja) | 半導体装置とその製造法 | |
| JPH038582B2 (ja) | ||
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JP3158404B2 (ja) | 半導体装置の製造方法 | |
| JPS644351B2 (ja) | ||
| JPH0466101B2 (ja) | ||
| JPS629226B2 (ja) | ||
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPH0157506B2 (ja) |