JPH01155601A - 薄膜抵抗素子の製造方法 - Google Patents
薄膜抵抗素子の製造方法Info
- Publication number
- JPH01155601A JPH01155601A JP62314120A JP31412087A JPH01155601A JP H01155601 A JPH01155601 A JP H01155601A JP 62314120 A JP62314120 A JP 62314120A JP 31412087 A JP31412087 A JP 31412087A JP H01155601 A JPH01155601 A JP H01155601A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- thin film
- pattern
- film
- adjustment pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010408 film Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜抵抗素子の製造方法に係わり、特に薄膜抵
抗体パターンの抵抗温度係数調整方法に関するものであ
る。
抗体パターンの抵抗温度係数調整方法に関するものであ
る。
第３図はこの種の薄膜抵抗素子の一例を示す要部拡大平
面図である。同図において、１は絶縁性基板、２．３は
抵抗体パターンの抵抗値測定用端子として用いられる導
体パターン、４は抵抗値を不連続的に調節する抵抗値不
連続調節パターン、５は抵抗値の調節が行なわれない抵
抗値非調節パターンであり、この不連続調節パターン４
と非調節パターン５とは、互いにパターンの長さ（抵抗
値）が異なるとともに電気的に並列接続されて抵抗値調
節用の抵抗体調整パターン６が形成され、前述した導体
パターン３．４間に多数個連続して直列接続されている
。なお、前述した各種のパターン２，３．４．５は絶縁
性基板１上に例えば白金等の金属薄膜を形成し、この金
属薄ａ７にフォトエツチング等により加゛工して形成さ
れる。
面図である。同図において、１は絶縁性基板、２．３は
抵抗体パターンの抵抗値測定用端子として用いられる導
体パターン、４は抵抗値を不連続的に調節する抵抗値不
連続調節パターン、５は抵抗値の調節が行なわれない抵
抗値非調節パターンであり、この不連続調節パターン４
と非調節パターン５とは、互いにパターンの長さ（抵抗
値）が異なるとともに電気的に並列接続されて抵抗値調
節用の抵抗体調整パターン６が形成され、前述した導体
パターン３．４間に多数個連続して直列接続されている
。なお、前述した各種のパターン２，３．４．５は絶縁
性基板１上に例えば白金等の金属薄膜を形成し、この金
属薄ａ７にフォトエツチング等により加゛工して形成さ
れる。
このように構成される薄膜抵抗素子において、抵抗値の
調節は、同図に示すように不連続調節パターン４の一部
に矢印入方向にレーザビームラ走査させることにより切
断し、切断部７を形成することにより、抵抗体調整パタ
ーン６の電気的通路を長くシ、抵抗値を上昇させ、導体
パターン２゜３間に所望の抵抗値を得ていた。
調節は、同図に示すように不連続調節パターン４の一部
に矢印入方向にレーザビームラ走査させることにより切
断し、切断部７を形成することにより、抵抗体調整パタ
ーン６の電気的通路を長くシ、抵抗値を上昇させ、導体
パターン２゜３間に所望の抵抗値を得ていた。
しかしながら、このように構成される薄膜抵抗素子にお
いて、抵抗体調整パターン６の抵抗温度係数（以下ＴＣ
Ｒと称する）の調整方法は、白金薄膜の熱処理条件、成
膜条件等を一定にコントロールすることにより行なって
いるので、熱処理、成膜条件を高精度に調整する必要が
あり、また、プロセス中に何らかの異常が発生すると、
抵抗温度係数が目標値内に設定されず、プロセスに細心
の注意が要求されていた。
いて、抵抗体調整パターン６の抵抗温度係数（以下ＴＣ
Ｒと称する）の調整方法は、白金薄膜の熱処理条件、成
膜条件等を一定にコントロールすることにより行なって
いるので、熱処理、成膜条件を高精度に調整する必要が
あり、また、プロセス中に何らかの異常が発生すると、
抵抗温度係数が目標値内に設定されず、プロセスに細心
の注意が要求されていた。
したがって本発明は前述した従来の問題に鑑みてなされ
たものであり、その目的は、単一の抵抗体材料を用いて
所望の抵抗温度係数に調整することができる薄膜抵抗素
子の製造方法を提供することにある。
たものであり、その目的は、単一の抵抗体材料を用いて
所望の抵抗温度係数に調整することができる薄膜抵抗素
子の製造方法を提供することにある。
本発明による薄膜抵抗素子の製造方法は、絶縁性基板上
に一種類の抵抗体材料を用いて膜厚の異なる抵抗体調整
パターンを一体形成することにより達成される。
に一種類の抵抗体材料を用いて膜厚の異なる抵抗体調整
パターンを一体形成することにより達成される。
本発明においては、膜厚の異なる抵抗体調整パターンを
一体形成することにより、異なるＴＣＲｆＬが得られる
。
一体形成することにより、異なるＴＣＲｆＬが得られる
。
以下図面を用いて本発明の実施例を詳細に説明する。
第１図（ａ）〜（ｄ）は本発明による薄膜抵抗素子の製
造方法の一実施例を説明する工程の要部断面図である。
造方法の一実施例を説明する工程の要部断面図である。
同図において、まず、同図体）に示すように例えばシリ
コンなどからなる絶縁性基板１１上に例えばスパッタリ
ング法により白金などの感温抵抗体薄膜１２を約１００
００Ｘ程度の厚さに成膜した後、この抵抗体薄膜１２上
に所望の薄膜パターンと対応する部位をフォトレジスト
膜１３で覆い、同図（ｂ）に示すように例えばドライエ
ツチング法により不要な部分の抵抗体薄膜を除去して抵
抗体調整パターン１４を形成する。次にこの抵抗体調整
ｚくターン１４上のフォトレジスト膜１３ｔ−除去した
後、同図（Ｃ）に示すように抵抗体調整パターン１４上
に部分的にフォトレジスト膜を成膜してマスク１５を形
成する。次に同図（ｄ）に示すようにこの抵抗体調整パ
ターン１４を例えばドライエツチング法によりエツチン
グを行なってマスク１５のない部位に所要の膜厚のみを
残して膜厚の厚い抵抗体調整パターン１４ａおよびエツ
チングにより膜厚を薄くした抵抗体調整パターン１４ｂ
を形成する。しかる後、膜厚の厚い抵抗体調整ノくター
ン１４ａ上のマスク１５を除去して完成する。この場合
、膜厚の厚い抵抗体調整パターン１４＆の抵抗値をＲ，
とじ、膜厚の薄い抵抗体調整パターン１４ｂの抵抗値を
Ｒ１とすると、第２図に示すような電気回路が形成され
る。そして、同図に示すように端子Ａ。
コンなどからなる絶縁性基板１１上に例えばスパッタリ
ング法により白金などの感温抵抗体薄膜１２を約１００
００Ｘ程度の厚さに成膜した後、この抵抗体薄膜１２上
に所望の薄膜パターンと対応する部位をフォトレジスト
膜１３で覆い、同図（ｂ）に示すように例えばドライエ
ツチング法により不要な部分の抵抗体薄膜を除去して抵
抗体調整パターン１４を形成する。次にこの抵抗体調整
ｚくターン１４上のフォトレジスト膜１３ｔ−除去した
後、同図（Ｃ）に示すように抵抗体調整パターン１４上
に部分的にフォトレジスト膜を成膜してマスク１５を形
成する。次に同図（ｄ）に示すようにこの抵抗体調整パ
ターン１４を例えばドライエツチング法によりエツチン
グを行なってマスク１５のない部位に所要の膜厚のみを
残して膜厚の厚い抵抗体調整パターン１４ａおよびエツ
チングにより膜厚を薄くした抵抗体調整パターン１４ｂ
を形成する。しかる後、膜厚の厚い抵抗体調整ノくター
ン１４ａ上のマスク１５を除去して完成する。この場合
、膜厚の厚い抵抗体調整パターン１４＆の抵抗値をＲ，
とじ、膜厚の薄い抵抗体調整パターン１４ｂの抵抗値を
Ｒ１とすると、第２図に示すような電気回路が形成され
る。そして、同図に示すように端子Ａ。
８問および端子Ｂ、Ｃ間のＴＣＲ値を測定し、所要のＴ
ＣＲ値となるような抵抗比を求め、例えばレーザトリミ
ング等の技術を用いてそれぞれの抵抗値Ｒ，、Ｒ２を調
整して目的とするＴＣＲを得る。
ＣＲ値となるような抵抗比を求め、例えばレーザトリミ
ング等の技術を用いてそれぞれの抵抗値Ｒ，、Ｒ２を調
整して目的とするＴＣＲを得る。
このような方法によれば、多数の同一形状の抵抗体調整
パターン１４が形成された絶縁性基板１１のＴＣＲを調
整するときに最初に１個の抵抗体調整パターン１４につ
いてＴＣＲを測定しておけば、後は抵抗値Ｒ１，Ｒ，を
調整するのみで目的とするＴＣＲを得ることができる。
パターン１４が形成された絶縁性基板１１のＴＣＲを調
整するときに最初に１個の抵抗体調整パターン１４につ
いてＴＣＲを測定しておけば、後は抵抗値Ｒ１，Ｒ，を
調整するのみで目的とするＴＣＲを得ることができる。
以上説明したように本発明によれば、一種の抵抗体材料
を用いて膜厚の異なる抵抗体調整ノくターンを一体形成
することにより、目的とする抵抗温度係数がプロセス条
件に左右されること表＜、簡単なプロセスで得られると
いう極めて優れた効果を有する。
を用いて膜厚の異なる抵抗体調整ノくターンを一体形成
することにより、目的とする抵抗温度係数がプロセス条
件に左右されること表＜、簡単なプロセスで得られると
いう極めて優れた効果を有する。
第１図（ＩＬ）〜（ｄ）は本発明による薄膜抵抗素子の
製造方法の一実施例を説明する工程の要部断面図、第２
図は第１図の電気的等価回路を示す図、第３図は薄膜抵
抗素子を示す要部拡大平面図である。 １１・・・・絶縁性基板、１２・・・・感温抵抗体薄膜
、１３・・・・フォトレジスト膜、１４・・・・抵抗体
調整パターン、１４ｍ−φ・・膜厚の厚い抵抗体調整パ
ターン、１４ｂ・・・・膜厚の薄い抵抗体調整パターン
、１５・・・・マスク。 第１図 第２図 ＲＩ Ｒ２
製造方法の一実施例を説明する工程の要部断面図、第２
図は第１図の電気的等価回路を示す図、第３図は薄膜抵
抗素子を示す要部拡大平面図である。 １１・・・・絶縁性基板、１２・・・・感温抵抗体薄膜
、１３・・・・フォトレジスト膜、１４・・・・抵抗体
調整パターン、１４ｍ−φ・・膜厚の厚い抵抗体調整パ
ターン、１４ｂ・・・・膜厚の薄い抵抗体調整パターン
、１５・・・・マスク。 第１図 第２図 ＲＩ Ｒ２
Claims (1)
- 絶縁性基板上に抵抗体調整パターンを形成してなる薄膜
抵抗素子において、前記抵抗体調整パターンは一種類の
抵抗体薄膜により膜厚の厚い抵抗体パターンを形成した
後、該厚膜抵抗体パターンの一部をエッチングし、該厚
膜抵抗体パターンに一体に薄膜抵抗体パターンを形成す
ることを特徴とした薄膜抵抗素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62314120A JPH01155601A (ja) | 1987-12-14 | 1987-12-14 | 薄膜抵抗素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62314120A JPH01155601A (ja) | 1987-12-14 | 1987-12-14 | 薄膜抵抗素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01155601A true JPH01155601A (ja) | 1989-06-19 |
Family
ID=18049485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62314120A Pending JPH01155601A (ja) | 1987-12-14 | 1987-12-14 | 薄膜抵抗素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01155601A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018133554A (ja) * | 2017-02-13 | 2018-08-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 抵抗素子、その製造方法、並びに抵抗素子アセンブリー |
-
1987
- 1987-12-14 JP JP62314120A patent/JPH01155601A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018133554A (ja) * | 2017-02-13 | 2018-08-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 抵抗素子、その製造方法、並びに抵抗素子アセンブリー |
| US10181367B2 (en) | 2017-02-13 | 2019-01-15 | Samsung Electro-Mechanics Co., Ltd. | Resistor element, method of manufacturing the same, and resistor element assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3996551A (en) | Chromium-silicon oxide thin film resistors | |
| JP2618139B2 (ja) | 薄膜抵抗器 | |
| US20030062984A1 (en) | Thin film thermistor and method of adjusting reisistance of the same | |
| US4801469A (en) | Process for obtaining multiple sheet resistances for thin film hybrid microcircuit resistors | |
| US4794367A (en) | Circuit arrangement | |
| JPH01155601A (ja) | 薄膜抵抗素子の製造方法 | |
| JP4092209B2 (ja) | 薄膜チップ抵抗体の製造方法 | |
| JP2003217903A (ja) | 抵抗器とその製造方法及びその抵抗器を用いた温度センサー | |
| JPH01164001A (ja) | 薄膜抵抗素子 | |
| JP2810467B2 (ja) | 主として温度測定用に意図されたサーミスターおよびサーミスターの製造方法 | |
| JP2860799B2 (ja) | 感温抵抗器の製造方法 | |
| JPH07226301A (ja) | 抵抗器 | |
| JPS63278361A (ja) | 半導体装置と半導体装置の抵抗トリミング法 | |
| JP3449300B2 (ja) | 基板上に形成された回路のトリミング方法 | |
| JPS63169058A (ja) | 薄膜集積回路 | |
| JP3651179B2 (ja) | 抵抗器の製造方法 | |
| JPH02277263A (ja) | 抵抗ネットワーク | |
| JPS58135661A (ja) | 集積回路の製造方法 | |
| JPH01108703A (ja) | 薄膜抵抗素子 | |
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JPH01108702A (ja) | 薄膜抵抗素子 | |
| JPS63280448A (ja) | 半導体装置と半導体装置の抵抗トリミング法 | |
| JPH04133302A (ja) | 抵抗体及びそのトリミング方法 | |
| JPH0770364B2 (ja) | 薄膜抵抗素子 | |
| JPS6149455A (ja) | 集積回路装置 |