JPS63278361A - 半導体装置と半導体装置の抵抗トリミング法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は半導体装置、特に半導体基板上にパターン形成
される抵抗の抵抗値を調整することが可能な半導体装置
と、その抵抗のトリミング法に関する。

（従来の技術〕 半導体基板上の集積回路内に抵抗を形成するに際しては
、その抵抗値を目的の抵抗値となるように制御する必要
がある。そこで、イオン注入法でこの抵抗を形成する場
合には、イオンの注入量あるいはイオンの加速エネルギ
の調整を行なうことにより、抵抗層の導電率の制御を行
っている。また、熱拡散法で抵抗を形成する場合には、
拡散温度、拡散時間の調整などにより抵抗層の導電率の
制御を行っている。

〔発明が解決しようとする問題点〕

しかしながら、このような抵抗値制御ではイオン注入や
熱拡散条件の変動により、目的の抵抗値を得られないこ
とがおる。一方、半導体装置の設計段階では、抵抗が接
続されるトランジスタなどの素子が既に決定されており
、目的の抵抗値が得られない場合には素子の機能を害す
るため、不良品としての取扱いが行われる。従って、目
的の抵抗値が得られない場合には、その抵抗値の調整が
可能であることが好ましい。特に、抵抗分割型のＡ／Ｄ
コンバータのように抵抗条件の厳しいものや、製造工程
の条件を厳密に制御しにくい製法を採用するときには、
この要望は強い。

そこで本発明は、抵抗の製造後に抵抗値の調整を可能と
した半導体装置と、その抵抗のトリミング法を提供する
ことを目的とする。

〔問題点を解決するための手段〕

本発明は本来の抵抗層となる主抵抗の伯に、調整抵抗を
別個に独立して形成し、この調整抵抗と主抵抗とを並列
接続することにより、抵抗値の調整を行うようにしたも
のである。

このため、本出願の第１の発明に係る半導体装置は、下
部配線層と接続するため半導体基板上にパターン形成さ
れた主抵抗と、主抵抗と独立しかつその近傍にパターン
形成された少なくとも一つの調整抵抗と、主抵抗および
調整抵抗を含む基板上に形成された絶縁層と、この絶縁
層に開設されたコンタクトホールとを備え、主抵抗との
並列接続による合成抵抗値が目的の抵抗値となるにうに
選択された調整抵抗が、コンタクトホールを介して上部
配線層により主抵抗と並列接続されていることを特徴と
する。

また、本出願の第２の発明に係る抵抗トリミング法は、
下部配線層と接続するための主抵抗およびこれと独立し
た調整抵抗を半導体基板上にパターン形成する工程と、
主抵抗および調整抵抗を含む半導体基板上に絶縁層を形
成する工程と、絶縁層をエツチングして主抵抗および調
整抵抗の接続部にコンタクトホールを形成する工程と、
絶縁層およびコンタクトホールを覆うようにフォトレジ
スト膜を形成する工程と、主抵抗との並列接続による合
成抵抗値が目的の抵抗値となるように調整抵抗を選択し
、選択された調整抵抗と主抵抗とのコンタクトホール間
のフォトレジスト膜を所定のフォトマスクをステップ送
りすることで露光し、エツチングによりパターニングす
る工程と、このパターニングされたフォトレジスト膜の
開孔に上部配線層を形成し、主抵抗と選択された調整抵
抗を並列接続する工程とを備えることを特徴とする。

［作用］ 本発明は以上の通りに構成されるので、調整抵抗は主抵
抗との並列接続により、合成抵抗値が目的の抵抗値とな
るように作用する。

〔実施例〕

以下、添付図面を参照して、本発明のいくつかの実施例
を説明する。なお、図面の説明において同一要素には同
一符号を付しノ、重複する説明を省略する。

第１図は本発明の第１実施例を示している。同図（ａ＞
は上部配線層を形成する以前の平面図であり、同図（ｂ
）はそのＡ１−Ａ１線断面図である。また、同図（Ｃ）
は上部配線層を形成した後の平面図であり、同図（ｄ）
、（ｅ）はそれぞれＡ２−Ａ２線およびＢ−Ｂ線断面図
である。

図示のように、半導体基板１上に３本の抵抗層２．３．
４が個々、独立して形成されている。これらの抵抗層２
，３．４は、イオン注入おるいは熱拡散などによって同
時に形成されるものであり、それぞれの断面積が異なる
ようにパターン形成される。中央の抵抗層２は後の工程
で半導体基板１上に堆積され、基板１に形成された各素
子を接続する下部配線層５と接続される主抵抗でおり、
左右の抵抗層３，４はこの主抵抗２の抵抗値を調整する
ための調整抵抗である。この調整抵抗３，４は主抵抗２
と同一長さになっているが、断面積が主抵抗２よりも小
さくなってあり、従って各調整抵抗３，４の１直は主才
氏抗２のそれよりも大きくなっている。

また、主抵抗２および調整抵抗３，４の両端部には、必
要に応じてオーミック接触をとるための接続電極６，７
．８がそれぞれ形成されている。

なお、この実施例の場合には、接続電極６，７゜８は下
部配線層５と同時に形成され、従って、主抵抗の接続電
極６は下部配線層５と一体化されている。

さらに、各接続電極６，７．８および各抵抗２゜３．４
を相互に絶縁する絶縁層９が半導体基板１上に堆積され
ている。絶縁層９は例えば二酸化シリコン（Ｓｉ　Ｏ２
）などが使用され、半導体基板９の全面を覆うように形
成される。そして、この堆積の後にエツチングによって
それぞれの接続電極６．７．８上の絶縁層９が除去され
、コンタクトホール１０，１１．１２が形成される。従
って、この状態では各調整抵抗３，４は相互に独立する
と共に、主抵抗２とも独立した状態となっている。

この状態で主抵抗２の抵抗値を測定し、その値が目的の
抵抗値とずれている場合には、調整抵抗３．４によって
抵抗値の調整を行う。この場合、主抵抗２の実測１直が
目的値とほぼ同一で必るときは調整を必要としないが、
設計値よりも大きな抵抗値になったときには、次のよう
にして調整を行なう。

まず、主抵抗２との並列接続による合成抵抗値が目的の
抵抗値となるような抵抗値を有する調整抵抗４を選択す
る。ここで、主抵抗２と調整抵抗３．４は同率で設計抵
抗値よりも大きくなるから、かかる選択はその断面積（
これは抵抗層をパターン形成する際のマスクのパターン
幅に相応する。）を必らかじめ知ることにより、容易に
行うことができる。

選択された調整抵抗４と主抵抗２との接続は、第１図（
Ｃ）、（ｄ）、（ｅ）に示すように、これらの接続電極
６，８間に上部配線層１３を形成することにより行うこ
とができる。この上部配線層１３の形成は、後）ホのよ
うに例えばフォト−ジス１〜膜を選択露光してパターニ
ングし、金属のスパッタリング等を施ずことで行なうこ
とができる。

このようにすると、例えば金（ＡＵ　＞やアルミニウム
＜ＡＩ　＞などからなる上部配線層１３がコンタクトホ
ール１０，１２を介して接続電極６，８にオーミック接
触し、主抵抗２と調整抵抗４とが電気的に接続される。

次に、本実施例を数値により置体化して説明する。

例えば主抵抗２の設訂抵抗値が１にΩであり、調整抵抗
３，４の設訂抵抗値がそれぞれ２０にΩ。

１０にΩであり、製造後の実測で主抵抗２が１．１にΩ
となっている場合には、調整抵抗３゜４の実際の抵抗値
はそれぞれ２２にΩ、１１にΩとなっているものと推測
される。そこでこの場合には、主抵抗２と調整抵抗４と
を上部配線＠１３によって並列接続すると、その合成抵
抗値はとなる。従って、目的の抵抗値（ｌｋΩ）を１ｑ
ることができる。

次に、本発明の第２の実施例を第２図により説明する。

第２図（ａ）、（ｂ＞、（ｃ）はその実施例の各側を示
している。同図（ａ）および（ｂ）の例では、主抵抗２
および調整抵抗３，４の一端は独立しているが、他端は
あらかじめ接続されている。

すなわち、主抵抗２および調整抵抗３，４の一端には接
続電極６，７．８が形成されているが、電気的には切り
離されている。これに対し、同図（ａ＞の主抵抗２およ
び調整抵抗３．４の他端は下部配線層５により共通接続
されている。また、同図（ｂ）では調整抵抗３，４の他
端が主抵抗２の方向に屈曲するようにパターン形成され
、主抵抗２の他端と接続される下部配線層５に接続され
ている。従って、第２図（ａ）、（ｂ）のいずれの場合
にも一端側のみが切り離されてあり、抵抗値の調整はこ
の一端側に上部配線層を形成することにより可能となっ
ている。

第２図（Ｃ）は調整抵抗が４本形成された例を示す。調
整抵抗３，４，１４．１５は主抵抗２を中央にして、そ
れぞれ２本ずつパターン形成されるものである。調整抵
抗３，４，１４．１５は主抵抗２から遠ざかるにつれて
断面積（すなわちパターン幅）が小さくなるようにパタ
ーン形成され、これにより主抵抗２から遠ざかるにつれ
て抵抗値が大きくなっている。従って、主抵抗２の近く
に位置する抵抗値の小さな調整抵抗を順次に接続するこ
とにより、目的の抵抗値に調整するものであり、幅広い
抵抗調整が可能となっている。

次に、本発明の第３の実施例を第３図により説明する。

同図（ａ）はこの実施例の平面図を示し、同図（ｂ）は
等価回路を示す。主抵抗２に対し、細幅の調整抵抗１６
が等間隔で多数列設されている。

調整抵抗１６はいずれも同一断面積となるようにその幅
が統一されてあり、例えば主抵抗２の幅１に対して、１
／ｎ　（ｎ＝整数）となるように形成される。従って、
いずれの調整抵抗１６も主抵抗のｎ倍の抵抗値を有し、
抵抗値調整の場合には目的の抵抗値に合うまで、調整抵
抗を順次に接続することで行うことができる。

すなわち、同図（ｂ）の等価回路において、主抵抗２の
抵抗値Ｒに対し、各調整抵抗１６はｎＲであり、これを
ｍ（ｍ−整数）本だけ並列接続した場合の合成抵抗は、 ｎＲ／　（ｎ＋ｍ） であるから、上記調整を極めて容易に行うことができる
。

次に、抵抗トリミング法の工程について説明する。

まず、半導体基板を用意し、この表面に公知のイオン注
入法あるいは熱拡散法により、主抵抗および調整抵抗を
並列に形成する。そして、好ましくはその両端部で高濃
度イオン注入、オーミックＮ極の形成などによりオーミ
ック接触電極を設けた俊、主抵抗に接続された下部配線
層を形成する。

なお、この下部配線層の下に絶縁層を介在させてもよい
。

次に、全面に絶縁層を被覆したのち、エツチングにより
前述のコンタクトホールを開設する。そして、その上に
フォトレジスト膜を形成し、例えば１つのフォトマスク
をステップ送りして接続したい調整抵抗の接続部（例え
ばオーミック電極部）上と主抵抗の接続部上のフォトレ
ジスト膜を露光する。

しかる後、フォトレジスト膜の露光部分をエツチングに
より除去し、上部配線層を全面に形成する。そして、エ
ツチングによるリフトオフ法などでフォト−ジス１〜膜
を除去すれば、並列接続によって抵抗値の調整された抵
抗が得られることになる。

なお、本発明は上記実施例のものに限定されることなく
、種々の変形が可能である。

例えば、調整抵抗の本数は何本であってもよい。

また、上部および下部配線層の材料は導電性のものでお
ればいかなるものでもよい。さらに、第２図および第３
図に示すものは、先に示した製造工程におけるマスクの
変更などで容易に実現できる。

（発明の効果〕 以上、詳細に説明したとあり、本発明は主抵抗の他に調
整抵抗を半導体基板上に形成し、主抵抗の抵抗値が目的
の抵抗値とずれた場合に、調整抵抗を並列接続して抵抗
値の制御を行うようにしたので、抵抗値の調整が可能と
なり不良品の発生を抑制できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例の平面図および断面図、第
２図は第２実施例の各個の平面図、第３図は第３実施例
の平面図および等価回路図である。 １・・・半導体基板、２・・・主抵抗、３．４，１４，
１５，１６・・・調整抵抗、５・・・下部配線層、６．
７．８・・・接続電極、９・・・絶縁層、１０．１１．
１２・・・コンタクトホール、１３・・・上部配線層。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板と、この半導体基板にパターン形成され
   た主抵抗と、この主抵抗と独立しかつその近傍にパター
   ン形成された少なくとも一つの調整抵抗と、前記主抵抗
   の両端にオーミック接触して前記半導体基板上に形成さ
   れた下部配線層と、前記主抵抗および調整抵抗の上面を
   含む前記半導体基板上に形成された絶縁層と、前記主抵
   抗および調整抵抗の端部上の前記絶縁層に開設されたコ
   ンタクトホールとを備え、前記主抵抗との並列接続によ
   る合成抵抗値が目的の抵抗値となるように選択された調
   整抵抗が、前記絶縁層上の上部配線層によって前記主抵
   抗と並列接続されていることを特徴とする半導体装置。 ２、異なる抵抗値の前記調整抵抗が複数形成されている
   特許請求の範囲第１項記載の半導体装置。 ３、ほぼ同じ抵抗値の前記調整抵抗が複数形成されてい
   る特許請求の範囲第１項記載の半導体装置。 ４、オーミック接触電極が前記主抵抗および調整抵抗の
   両端部に形成されている特許請求の範囲第１項ないし第
   ３項のいずれかに記載の半導体装置。 ５、前記主抵抗および調整抵抗の一端部がそれぞれ共通
   に形成されている特許請求の範囲第１項ないし第３項の
   いずれかに記載の半導体装置。 ６、前記半導体基板と前記下部配線層の間に絶縁層が介
   在させられている特許請求の範囲第１項ないし第５項の
   いずれかに記載の半導体装置。 ７、主抵抗およびこれと独立した調整抵抗を半導体基板
   上にパターン形成する第１の工程と、前記主抵抗の両端
   部にオーミック接触した下部配線層を前記半導体基板上
   に形成する第２の工程と、 前記主抵抗および調整抵抗を含む半導体基板上に絶縁層
   を形成する第３の工程と、 前記主抵抗および調整抵抗の接続部上の前記絶縁層をエ
   ッチングしてコンタクトホールを形成する第４の工程と
   、 前記絶縁層およびコンタクトホールを覆うようにフォト
   レジスト膜を形成する第５の工程と、前記主抵抗との並
   列接続による合成抵抗値が目的の抵抗値となるように前
   記調整抵抗を選択し、この選択された調整抵抗と前記主
   抵抗の前記コンタクトホール間の前記フォトレジスト膜
   を、所定のフォトマスクをステップ送りすることで露光
   し、エッチングにより前記フォトレジスト膜をパターニ
   ングする第６の工程と、 パターニングされた前記フォトレジスト膜の開孔に上部
   配線層を形成し、前記主抵抗と選択された調整抵抗を並
   列接続する第７の工程と を備えることを特徴とする半導体装置の抵抗トリミング
   法。