JP2538048B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2538048B2
JP2538048B2 JP1095788A JP9578889A JP2538048B2 JP 2538048 B2 JP2538048 B2 JP 2538048B2 JP 1095788 A JP1095788 A JP 1095788A JP 9578889 A JP9578889 A JP 9578889A JP 2538048 B2 JP2538048 B2 JP 2538048B2
Authority
JP
Japan
Prior art keywords
wiring
aluminum
layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1095788A
Other languages
English (en)
Other versions
JPH02273928A (ja
Inventor
陽子 遠山
実 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1095788A priority Critical patent/JP2538048B2/ja
Publication of JPH02273928A publication Critical patent/JPH02273928A/ja
Application granted granted Critical
Publication of JP2538048B2 publication Critical patent/JP2538048B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法、特に配線パターン形
成方法に関するものである。
従来の技術 従来の配線パターン形成方法を第２図に示した工程断
面図を参照して説明する。まず第２図（ａ）に示すよう
に、半導体基板上に一層目のアルミニウム配線層１を形
成した後、層間絶縁層２を形成する。なお、一層目のア
ルミニウム配線層１のパターンは共通で一定である。
次に、第２図（ｂ）に示すように、回路設計により二
層目の配線層のパターンが決定された後、層間絶縁層２
の上にホトレジスト３を塗布し、写真食刻法による工程
を経てホトレジスト３に覆われていない部分に必要とす
るコンタクト窓を設ける。続いて、第２図（ｃ）に示す
ように、ホトレジスト３除去後、アルミニウム４を付着
させ、この上にホトレジスト５を塗布し、写真食刻法に
より二層目の配線層として必要な部分にホトレジスト５
を残す。
次に、第２図（ｄ）に示すように、ホトレジスト５に
覆われてない部分のアルミニウム４をエッチングにより
除去した後にホトレジスト５を除去して二層目のアルミ
ニウム配線層41を形成する。
発明が解決しようとする課題 このような従来の方法では、第３図（ａ）に示すよう
に二層目（上層部）の配線パターン決定後に、２回の暗
室工程，コンタクト窓エッチング工程，アルミニウム付
着工程，アルミニウムエッチング工程が必要となるた
め、配線パターン決定（受注）から完成までに約48時間
も長く時間を要していた。
課題を解決するための手段 本発明の半導体装置の製造方法は、二層目の配線に必
要になる可能性がある部分のコンタクト窓、及び二層目
のアルミニウム配線層のパターンを予め形成しておき、
回路設計により実際に必要とされるアルミニウム配線が
決定された後に、不必要となったコンタクト部分に多大
な電流を流して、このコンタクト部分を絶縁物化するこ
とにより、目標とする配線パターンを形成するものであ
る。
作用 本発明の半導体装置の製造方法によれば、一層目と二
層目のアルミニウム配線層間に一定値以上の電流を流す
ことにより、配線が細くなっているコンタクト部分のア
ルミニウムを変質させて絶縁体とすることができ、結果
的にコンタクト部分を破壊することができる。
実施例 本発明の半導体装置の製造方法の一実施例を第１図に
示した工程断面図を参照して説明する。第１図において
第２図と同一部分には同一番号を付す。
まず、第１図（ａ）に示すように半導体基板の上に一
層目のアルミニウム配線層１のパターンを形成したの
ち、層間絶縁層２を形成し、しかるのち必要になる可能
性がある層間絶縁部分にコンタクト窓をあけ、アルミニ
ウム付着後、写真食刻法により二層目のアルミニウム配
線層42のパターンを形成する。
次に、第２図（ｂ）に示すように、回路設計により、
アルミニウム配線パターンが決定された後に、一層目の
アルミニウム配線層１と二層目のアルミニウム配線層42
の間の不要なコンタクト部分に、多大な電流を流すこと
によりコンタクト部分にアルミニウムが絶縁物化した部
分６を形成し、最終的に必要な配線パターンを得る。
コンタクト窓の大きさが0.5μｍ×0.5μｍで層間絶縁
層の膜厚が0.8μｍの場合、空気中で0.5A以上の電流を
流すことにより、アルミウムがアルミナAlOx（１≦ｘ≦
３）に変質し、絶縁物となる。
第３図（ｂ）に、本発明を実施した場合の工程フロー
チャートを示した。本実施例によれば、受注して配線パ
ターンの決定から約６時間の短時間で完成する。
発明の効果 本発明の方法により半導体装置を製造すると、最終的
に必要な配線のレイアウト決定後完成品を得るまでの時
間が大幅に短縮される。
【図面の簡単な説明】
第１図は本発明の半導体装置の製造方法の一実施例を示
した工程断面図、第２図は従来の製造方法の工程断面
図、第３図は従来方法及び本発明実施例の工程フローチ
ャートである。 １……一層目のアルミニウム配線層、２……層間絶縁
層、3,5……ホトレジスト、４……アルミニウム、41,42
……二層目のアルミニウム配線層、６……アルミニウム
が絶縁物化した部分。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】共通の素子配置を形成した半導体基板に、
    異なる配線パターンを用いることによって最終的に異な
    る機能を有する複数の種類の半導体装置を製造する方法
    において、異なる配線パターンを得るにあたり、予め、
    複数の配線パターンのいずれにも対応可能な、コンタク
    ト窓あけを行なって共通の配線層を形成しておき、回路
    設計により不必要となった前記コンタクト部分の所定の
    箇所に多大な電流を流して前記コンタクト部分の配線材
    料を絶縁物化することによって、最終的に所望の配線パ
    ターンを形成することを特徴とする半導体装置の製造方
    法。
JP1095788A 1989-04-14 1989-04-14 半導体装置の製造方法 Expired - Lifetime JP2538048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1095788A JP2538048B2 (ja) 1989-04-14 1989-04-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1095788A JP2538048B2 (ja) 1989-04-14 1989-04-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02273928A JPH02273928A (ja) 1990-11-08
JP2538048B2 true JP2538048B2 (ja) 1996-09-25

Family

ID=14147196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1095788A Expired - Lifetime JP2538048B2 (ja) 1989-04-14 1989-04-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2538048B2 (ja)

Also Published As

Publication number Publication date
JPH02273928A (ja) 1990-11-08

Similar Documents

Publication Publication Date Title
US4875971A (en) Fabrication of customized integrated circuits
US4317700A (en) Method of fabrication of planar bubble domain device structures
JP2538048B2 (ja) 半導体装置の製造方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
US20060121257A1 (en) Method for producing a rewiring printed circuit board
JPS5935165B2 (ja) 多層薄膜コイルの製法
JP2809274B2 (ja) 半導体装置の製造方法
JPH0587973B2 (ja)
JPH0567687A (ja) 半導体装置及びその製造方法
KR960008559B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR950000850B1 (ko) 반도체 장치의 제조방법
JPH0685068A (ja) 半導体装置の製造方法
JPS6146973B2 (ja)
JPH02285659A (ja) 半導体装置
JPS6334928A (ja) スル−ホ−ルの形成方法
JPS61137345A (ja) 半導体装置の製造方法
JPH03184342A (ja) 半導体装置およびその製造方法
JPS59940A (ja) 半導体装置の製造方法
JPS6226843A (ja) 電極金属配線パタ−ンの形成方法
JPS61187235A (ja) 半導体装置の製造方法
JPH03291936A (ja) 半導体装置の製造方法
JPS62243341A (ja) 半導体装置の製造方法
JPS60124846A (ja) 半導体装置の製造方法
JPS60251645A (ja) 半導体基板の多層配線形成方法
JPH0319228A (ja) 半導体集積回路装置の製造方法