JPS61137345A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61137345A JPS61137345A JP26036184A JP26036184A JPS61137345A JP S61137345 A JPS61137345 A JP S61137345A JP 26036184 A JP26036184 A JP 26036184A JP 26036184 A JP26036184 A JP 26036184A JP S61137345 A JPS61137345 A JP S61137345A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wirings
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係シ、特に多層配線Ｓ
造における層間接続孔の形成方法に関するものである。
造における層間接続孔の形成方法に関するものである。
半導体集積回路の高集積化に伴い、多層配線が不可欠と
なり、微細かつ精度の良い層間接続孔（以下、スルーホ
ールと称す）の形成が重要な点になってきた。そこで、
従来のスルーホール形成方法に関して、二層配線の場合
を例として説明する。
なり、微細かつ精度の良い層間接続孔（以下、スルーホ
ールと称す）の形成が重要な点になってきた。そこで、
従来のスルーホール形成方法に関して、二層配線の場合
を例として説明する。
最初に、第６図ｔａｌ 、 ４６図［ｂｌに示すごとく
、半導体基板１の一主表面上（、絶縁膜２を形成する。
、半導体基板１の一主表面上（、絶縁膜２を形成する。
次に第７図（噂、第７図（ｂ）に示すごとく、配線材の
アルミニウムを被着パターン化して、第１のアルミニウ
ム配線３を形成する。そして、第８図（ａ）。
アルミニウムを被着パターン化して、第１のアルミニウ
ム配線３を形成する。そして、第８図（ａ）。
第８図（ｂ）に示すごとく、第１のアルミニウム配線３
を覆って、絶縁膜２上に層間絶縁膜４ｔ−被着する。そ
の後、その上にホトレジスト５ｔ−塗布し、スルーホー
ルパターンを転写する。ここにおいて、第１のアルミニ
ウム配線３の表面３Ｓは、アルミニウムのグレインや層
間絶縁膜４の形成時の熱によるヒロック等で必らずしも
平担ではないため、第８図（ａｌの如く、表面３Ｓの乱
反射でスルーホールバタンか、第１のアルミニウム配線
３からはみ出すことになる。そして、ホトレジスト５ｔ
−保護膜として、層閲絶Ｒ膜４ｔ−エツチングする４４
により、第９図（ａ）、第９図（ｂ）の如く、スルーホ
ール６を形成する。最後に、第１０図（ａ）、第１０図
（ｂ）の如く、配線材のアルミニウム１１１着バタン化
し、第２のアルミニウム配置１１７ｔ−形成する。
を覆って、絶縁膜２上に層間絶縁膜４ｔ−被着する。そ
の後、その上にホトレジスト５ｔ−塗布し、スルーホー
ルパターンを転写する。ここにおいて、第１のアルミニ
ウム配線３の表面３Ｓは、アルミニウムのグレインや層
間絶縁膜４の形成時の熱によるヒロック等で必らずしも
平担ではないため、第８図（ａｌの如く、表面３Ｓの乱
反射でスルーホールバタンか、第１のアルミニウム配線
３からはみ出すことになる。そして、ホトレジスト５ｔ
−保護膜として、層閲絶Ｒ膜４ｔ−エツチングする４４
により、第９図（ａ）、第９図（ｂ）の如く、スルーホ
ール６を形成する。最後に、第１０図（ａ）、第１０図
（ｂ）の如く、配線材のアルミニウム１１１着バタン化
し、第２のアルミニウム配置１１７ｔ−形成する。
しかしながら、このスルーホール６は、一部において第
１のアルミニウム配線３からはみ出しているため、この
部分での第２のアルミニウムのステップ・カバレッジが
悪くなる。その結果、半導体装置のクエハ歩留シの低下
や品質の低下等に至る。したがって、従来方法によると
、このような不具合を避ける九めにスルーホールと、第
１のアルミニウム配線との目合せ余裕を大きくとる必要
があり、半導体装置の高集積化が計られない。
１のアルミニウム配線３からはみ出しているため、この
部分での第２のアルミニウムのステップ・カバレッジが
悪くなる。その結果、半導体装置のクエハ歩留シの低下
や品質の低下等に至る。したがって、従来方法によると
、このような不具合を避ける九めにスルーホールと、第
１のアルミニウム配線との目合せ余裕を大きくとる必要
があり、半導体装置の高集積化が計られない。
本発明の目的は、前述の従来の欠点をなくし、半導体装
置の高集積化に適し次スルーホール形成方法を含む半導
体装置の製造方法ｔ−提供することにある〇 〔問題点を解決するための手段〕 本発明の半導体ｆｃｔＩｔｏ製造方法の構成は、半導体
基板の一主表面上に第１の絶ｍｍを形成する工程と、前
記第１の絶縁膜上に金属膜ｔ−仮着バタン化し第１の配
線を形成する工程と、前記第１の絶縁膜上に前記第１の
配線を覆う第２の絶縁膜を形成する工程と、前記第２の
絶縁膜上に前記第１の配線表面より小さい光反射率を持
つ薄膜を形成する工程と、前記第１の配線の選択された
部位上の前記薄膜及び前記第２の絶縁膜を選択除去して
層間接続孔を形成する工程と、前記第２の絶縁膜上の前
記薄膜を除去後金属膜を被着パタン化し第２の配線を形
成する工程とを含むことｔ−特徴とする。
置の高集積化に適し次スルーホール形成方法を含む半導
体装置の製造方法ｔ−提供することにある〇 〔問題点を解決するための手段〕 本発明の半導体ｆｃｔＩｔｏ製造方法の構成は、半導体
基板の一主表面上に第１の絶ｍｍを形成する工程と、前
記第１の絶縁膜上に金属膜ｔ−仮着バタン化し第１の配
線を形成する工程と、前記第１の絶縁膜上に前記第１の
配線を覆う第２の絶縁膜を形成する工程と、前記第２の
絶縁膜上に前記第１の配線表面より小さい光反射率を持
つ薄膜を形成する工程と、前記第１の配線の選択された
部位上の前記薄膜及び前記第２の絶縁膜を選択除去して
層間接続孔を形成する工程と、前記第２の絶縁膜上の前
記薄膜を除去後金属膜を被着パタン化し第２の配線を形
成する工程とを含むことｔ−特徴とする。
次に図面を参照しながら本発明の詳細な説明する。
第１図（ａｌ 、 ［ｂｌ乃至第５図（ａ） 、 （ｂ
）は本発明の実施例の半導体装置の製造方法を工程順に
示す平面図又は断面図である。本実施例の半導体装置の
製造方法は、第１図（ａ）、ｍ１図（ｂ）、第２図（ａ
）、第２図（ｂ）に示すごとく、半導体基板ｌ上に絶縁
膜２．第１のアルミニウム配線３ｔ−形成するが、ここ
までは従来例と同一である。
）は本発明の実施例の半導体装置の製造方法を工程順に
示す平面図又は断面図である。本実施例の半導体装置の
製造方法は、第１図（ａ）、ｍ１図（ｂ）、第２図（ａ
）、第２図（ｂ）に示すごとく、半導体基板ｌ上に絶縁
膜２．第１のアルミニウム配線３ｔ−形成するが、ここ
までは従来例と同一である。
次に、第３図（ａ）、第３図（ｂｌに示すごとく、第１
のアルミニウム配線３ｔ−榎って、絶縁膜２上に層間絶
縁に４ｔ−被着し、その上にさらに光反射防止用のシリ
コン膜８ｔ−する。その後、ホトレジスト５ｔ−塗布し
、スルーホールパタンを転写する。ここにおいて、層間
絶縁膜４上には、光反射防止用のシリコン膜８が存在す
るために、スルーホールパターンが第１のアルミニウム
配線３からはみ出す事なく、正確に転写される。そして
、ホトレジスト５を保護膜として、シリーン膜８及び層
間絶縁膜４′ｔ−エツチングし、ホトレジスト５及びシ
リコン膜８を除去する事により、第４図（ａ）、第４図
ｔｂ）の如く、スルーホール６を形成する。最後に、第
５図（場、第５図（ｂ）のｙ口く、配線材のアルミニウ
ムを被着バタン化し、第２のアルミニウム配線７を形成
する。
のアルミニウム配線３ｔ−榎って、絶縁膜２上に層間絶
縁に４ｔ−被着し、その上にさらに光反射防止用のシリ
コン膜８ｔ−する。その後、ホトレジスト５ｔ−塗布し
、スルーホールパタンを転写する。ここにおいて、層間
絶縁膜４上には、光反射防止用のシリコン膜８が存在す
るために、スルーホールパターンが第１のアルミニウム
配線３からはみ出す事なく、正確に転写される。そして
、ホトレジスト５を保護膜として、シリーン膜８及び層
間絶縁膜４′ｔ−エツチングし、ホトレジスト５及びシ
リコン膜８を除去する事により、第４図（ａ）、第４図
ｔｂ）の如く、スルーホール６を形成する。最後に、第
５図（場、第５図（ｂ）のｙ口く、配線材のアルミニウ
ムを被着バタン化し、第２のアルミニウム配線７を形成
する。
以上説明した様に、本発明によれば、スルーホールと第
１のアルミニウム配線との目合せ余裕が、従来方法より
少くて艮いために、半導体装置の高集積化が計られる等
の効果が得られる。
１のアルミニウム配線との目合せ余裕が、従来方法より
少くて艮いために、半導体装置の高集積化が計られる等
の効果が得られる。
第１図（→は本発明の実施例の半導体装置の製造方法Ｏ
第１工程を示す平面図、第１図（ｂ）は第１図（ａ）の
八−人！線に沿って切断して矢印方向に見た断面図、第
２図（（転）は第１図（ａ）の次工程を示す平面図、第
２図（ｂ）は第２図（ａ）のＡ−Ａ’線矢視断面図、第
３図１８）は第２図（ａ）の次工程を示す平面図、第３
図（ｂｌは第３図（ａ）のＡ−Ａ’線矢視断面図、第４
図（ａ）は第３図（ａｌの次工程を示す平面図、第４図
（ｂ）は第４図（ａ）ＯＡ−Ａ’線矢視断面図、第５図
（ａ）は第４図（ａｇｏ久工Ｓを示す平面図、第５図（
ｂ）は第５図ｔａ）のＡ−Ａ’ 廁矢視断面図、第６図
（場は従来の半導体装置の製造方法の第１工程を示す平
面図、第６図（ｂｌは第６図（ａ）の人−Ａ′縁矢視断
面図、第７図（ａ）はｉ＠６図（ａ）の仄工６＆を示す
平面図、第７図（ｂ）は第７図（ａ）の八−人′線矢視
断面図、第８図１８）は第７図（１）の次工程を示す平
面図、第８図１ｂ）は第８図（ａ）のＡ−Ａ’線矢視断
面図、第９図（ａ）は第８図ｔａ）の次工程を示す平面
図、第９図ｔｂ）は第９図（ａ）のＡ−Ａ’線矢視断面
図、第１０図（ａ）は第９図（ａ）の次工程を示す平面
図、第１０図（ｂ）は第１０図（ａｌ。 人−人′線矢視断面図である。 面図において、１・・・・・・半導体基板、２・・・・
・・絶縁膜、３・・・・・・第１のアルミニウム配線、
３Ｓ・・・・・・第１のアルミニウム表面、４・・・・
・・層間絶縁膜、５・・・・・・ホトレジスト、６・・
・・・・スルーホール、７・・・・・・第２のアルミニ
ウム配線、８・・・・・・７リコン膜。
第１工程を示す平面図、第１図（ｂ）は第１図（ａ）の
八−人！線に沿って切断して矢印方向に見た断面図、第
２図（（転）は第１図（ａ）の次工程を示す平面図、第
２図（ｂ）は第２図（ａ）のＡ−Ａ’線矢視断面図、第
３図１８）は第２図（ａ）の次工程を示す平面図、第３
図（ｂｌは第３図（ａ）のＡ−Ａ’線矢視断面図、第４
図（ａ）は第３図（ａｌの次工程を示す平面図、第４図
（ｂ）は第４図（ａ）ＯＡ−Ａ’線矢視断面図、第５図
（ａ）は第４図（ａｇｏ久工Ｓを示す平面図、第５図（
ｂ）は第５図ｔａ）のＡ−Ａ’ 廁矢視断面図、第６図
（場は従来の半導体装置の製造方法の第１工程を示す平
面図、第６図（ｂｌは第６図（ａ）の人−Ａ′縁矢視断
面図、第７図（ａ）はｉ＠６図（ａ）の仄工６＆を示す
平面図、第７図（ｂ）は第７図（ａ）の八−人′線矢視
断面図、第８図１８）は第７図（１）の次工程を示す平
面図、第８図１ｂ）は第８図（ａ）のＡ−Ａ’線矢視断
面図、第９図（ａ）は第８図ｔａ）の次工程を示す平面
図、第９図ｔｂ）は第９図（ａ）のＡ−Ａ’線矢視断面
図、第１０図（ａ）は第９図（ａ）の次工程を示す平面
図、第１０図（ｂ）は第１０図（ａｌ。 人−人′線矢視断面図である。 面図において、１・・・・・・半導体基板、２・・・・
・・絶縁膜、３・・・・・・第１のアルミニウム配線、
３Ｓ・・・・・・第１のアルミニウム表面、４・・・・
・・層間絶縁膜、５・・・・・・ホトレジスト、６・・
・・・・スルーホール、７・・・・・・第２のアルミニ
ウム配線、８・・・・・・７リコン膜。
Claims (4)
- （１）半導体基板の一主表面上に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜上に金属膜を被着パターン
化し第１の配線を形成する工程と、前記第１の絶縁膜上
に前記第１の配線を覆う第２の絶縁膜を形成する工程と
、前記第２の絶縁膜上に前記第１の配線表面より小さい
光反射率を持つ薄膜を形成する工程と、前記第１の配線
の選択された部位上の前記薄膜及び前記第２の絶縁膜を
選択除去して層間接続孔を形成する工程と、前記第２の
絶縁膜上の前記薄膜を除去後金属膜を被着パタン化し第
２の配線を形成する工程とを含むことを特徴とする半導
体装置の製造方法。 - （２）第１の絶縁膜が多層絶縁膜からなることを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。 - （３）第２の絶縁膜が多層絶縁膜からなることを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。 - （４）第１の絶縁膜及び第２の絶縁膜が共に多層絶縁膜
からなることを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26036184A JPS61137345A (ja) | 1984-12-10 | 1984-12-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26036184A JPS61137345A (ja) | 1984-12-10 | 1984-12-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61137345A true JPS61137345A (ja) | 1986-06-25 |
Family
ID=17346868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26036184A Pending JPS61137345A (ja) | 1984-12-10 | 1984-12-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61137345A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133646A (ja) * | 1986-11-26 | 1988-06-06 | Nec Corp | 半導体装置の製造方法 |
| JPH05145770A (ja) * | 1991-11-18 | 1993-06-11 | Matsushita Graphic Commun Syst Inc | 符号・復号化装置 |
-
1984
- 1984-12-10 JP JP26036184A patent/JPS61137345A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133646A (ja) * | 1986-11-26 | 1988-06-06 | Nec Corp | 半導体装置の製造方法 |
| JPH05145770A (ja) * | 1991-11-18 | 1993-06-11 | Matsushita Graphic Commun Syst Inc | 符号・復号化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61137345A (ja) | 半導体装置の製造方法 | |
| JPH06120211A (ja) | 半導体装置の製造方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPH01207949A (ja) | 集積回路装置の電極形成法 | |
| JP2538048B2 (ja) | 半導体装置の製造方法 | |
| JPS63292653A (ja) | 半導体装置の製造方法 | |
| JPH02312235A (ja) | 半導体装置の製造方法 | |
| JPH0590418A (ja) | 半導体装置の製造方法 | |
| JPH04299831A (ja) | 半導体装置の製造方法 | |
| JPH0684897A (ja) | 半導体装置の製造方法 | |
| JPS6034038A (ja) | 半導体装置の製造方法 | |
| JPH0258212A (ja) | 半導体装置の製造方法 | |
| JPH05347365A (ja) | 半導体装置およびその製造方法 | |
| JPS61193451A (ja) | 半導体装置の製造方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPS58188134A (ja) | 集積回路の製造方法 | |
| JPS60124846A (ja) | 半導体装置の製造方法 | |
| JPS63219141A (ja) | 半導体素子の多層配線形成方法 | |
| JPS60177627A (ja) | パタ−ン形成法 | |
| JPS63133646A (ja) | 半導体装置の製造方法 |