JPH0590418A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0590418A
JPH0590418A JP24937191A JP24937191A JPH0590418A JP H0590418 A JPH0590418 A JP H0590418A JP 24937191 A JP24937191 A JP 24937191A JP 24937191 A JP24937191 A JP 24937191A JP H0590418 A JPH0590418 A JP H0590418A
Authority
JP
Japan
Prior art keywords
film
pattern
interlayer insulating
insulating film
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24937191A
Other languages
English (en)
Inventor
Yoshio Ito
由夫 伊東
Takayuki Kondo
高行 近藤
Hideo Nagata
秀夫 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP24937191A priority Critical patent/JPH0590418A/ja
Publication of JPH0590418A publication Critical patent/JPH0590418A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 本発明は被コンタクト部からの反射の影響を
低減させた精度の高いコンタクト孔の形成が可能となる
半導体装置の製造方法を提供することを目的とする。 【構成】 半導体基板上に配線パターンと接続されるコ
ンタクト部として素子分離領域1、ゲート電極3及び第
1の配線パターン6が形成されている。これらの上に
は、層間絶縁膜7が形成されていて、この上には反射防
止膜8が形成されている。この反射防止膜8上にホトレ
ジストパターン9を形成し、次に、素子分離領域1、ゲ
ート電極3及び第1の配線パターン6に対して同時にコ
ンタクト孔10a′,10b′,10c′を形成するた
めに露光するようにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に多層配線の形成方法に関する。
【0002】
【従来の技術】従来LSIは高集積化、高速化の要求に
より個々の回路パターンの微細化と同時に、配線パター
ンの形成においては、一層構造のものから2層構造や3
層構造といったいわゆる多層配線形成技術の重要性が増
大している。
【0003】特に0.5〜0.6μm程度の寸法を有す
る最小の回路パターンの形成を必要とされるLSIで
は、例えばロジックLSI(例えばマイクロコンピュー
タ等)やメモリLSI(例えばダイナミックRAM等)
のいずれもが、微細な寸法を有した多層配線形成技術
は、高集積化、高速化を実現させていくうえでどうして
も必要となってきている。
【0004】従来の多層配線の形成方法につき図3を用
いて説明する。
【0005】図3(a)に示すように、1はシリコン基
板表面に形成されている素子領域、2は素子分離領域で
あり例えば3000〜8000Å程度のフィールド酸化
膜及び図示はしないが、その直下の基板内に素子分離用
不純物拡散領域(チャンネルストッパ)で形成されてい
る。
【0006】3は例えば1500〜4000Å程度の膜
厚を有するポリシリコン膜や、タングステン(W)、モ
リブデン(Mo)、チタン(Ti)等の高融点金属膜
や、それらの金属とシリコン(Si)との共晶膜とによ
って形成されたゲート電極形成パターンである。4は例
えば1000〜4000Å程度の膜厚のシリコン酸化膜
(SiO2 膜)で形成されている第1の層間絶縁膜であ
る。5は例えば2000〜8000Å程度の膜厚を有す
る酸化膜で形成されている第2の層間絶縁膜である。6
は例えば1500〜4000Å程度の膜厚を有するポリ
シリコン膜や高融点金属膜や、それらの金属とシリコン
との共晶膜によって形成された第1の配線パターンであ
る。7は例えば2000〜8000Å程度の膜厚を有す
る酸化膜で形成されている第3の層間絶縁膜である。1
9はホトレジストパターンであり、素子領域1上、ゲー
ト電極3上、第1の配線パターン6上にそれぞれコンタ
クト孔20a,20b,20cが形成されている。
【0007】さらに図3(b)に示すように、ホトレジ
ストパターン19をエッチングマスクとしてエッチング
処理が施こされホトレジストパターン19は除去されて
いる。ホトレジスト19の開孔部20a,20b,20
cに対応して層間絶縁膜にコンタクト孔20a′,20
b′,20c′が形成されている。
【0008】さらに図3(c)に示すように、例えば3
000〜10000Å程度の膜厚を有するアルミ等を主
成分とする薄膜で形成された第2の配線パターン11が
形成されている。
【0009】第2の配線パターン11は深さが異なるコ
ンタクト孔20a′,20b′,20c′内においても
充分に埋込まれ、素子領域1,ゲート電極3,第1の配
線パターン6と充分に電気的な導通が得られる必要があ
り図示はしていないが、例えばポリシリコンや、タング
ステン等の材料をあらかじめ埋込まれている場合もあ
る。
【0010】さらに例えば3000〜15000Å程度
の膜厚を有する酸化膜で形成された第4の層間絶縁膜1
3が形成され、その第4の層間絶縁膜上に第2のホトレ
ジストパターン21が形成されている。このホトレジス
トパターン21は第2の配線パターン11上にコンタク
ト孔を形成するために用いられる。このコンタクト孔に
は、図示しないが、アルミ等を主成分とする第3の配線
パターンが形成される。
【0011】
【発明が解決しようとする課題】しかしながら、上述の
多層配線の形成方法においては、以下のような問題点が
あった。
【0012】ホトレジストパターン19,21の形成時
に用いられる露光処理には例えばg線(波長436n
m)もしくはi線(波長365nm)といった紫外領域
の単波長光が用いられていて、その領域の光は、シリコ
ン酸化膜(SiO2 膜)に対して透過率が高いため、よ
って層間絶縁膜は光学的な透明膜となってしまう。従っ
て、素子領域1上のコンタクト孔20aは、下地が素子
領域1つまりシリコン基板であるのに対してゲート電極
20b及び第1の配線パターン20cは、下地が高融点
金属を主成分とする材質の表面であるため、その場合の
露光処理に際した下地からの反射率が異なってしまう。
【0013】例えばi線の光を露光処理に用いた場合素
子領域1上の反射率が例えば40〜45%程度であった
場合、それと比較して、ゲート電極3上もしくは第1の
配線パターン6上での反射率はかなり高い値であり例え
ば50〜60%程度になってしまう場合がある。この下
地の反射率がちがう事によりパターンの設計上では同一
の寸法にて形成すべきコンタクト孔の寸法が異なってき
てしまう。また、図3(c)に示すように、露光処理で
22に示す光が照射されているが、その光は、第4の膜
間絶縁膜13を通過し、アルミ等を主成分とする第2の
配線パターンの表面にて反射する。第2の配線パターン
11の表面はさらに、その下地パターンの影響にて凸凹
形成を有しており又、露光処理に用いられるi線の光に
対する反射率は例えば90%前後といった非常に高い値
を示すため一般にはハレーションやノッチングと称され
ている下地からの反射によるレジストパターン21の部
分的な変形21′を発生してしまう。
【0014】上述したような下地の回路パターンの表面
反射率が異なる箇所において回路設計上同一な寸法に形
成すべき回路パターンの寸法が、その下地からの反射率
のちがいにより異なってしまうといった問題や下地の回
路パターンの表面反射率が高い値を有する材質であり、
さらに構造上その高い表面反射率を有する回路パターン
表面に凸凹を有しているといった箇所で回路パターンを
形成していく場合、その下地回路からの反射の影響によ
りいわゆるハレーションやノッチングと称されている局
部的にかつ不規則に寸法のバラツキ、回路パターンの変
形といった問題について鑑み成されたものであり、下地
パターンからの反射の影響を低減させた精度の高いコン
タクト孔の形成が可能となる半導体装置の製造方法を提
供することを目的とする。
【0015】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の所定部に第1の被コンタクト
部を形成し、この第1の被コンタクト部を覆うようにS
iを含む第1の層間絶縁膜を形成し、この第1の層間絶
縁膜上に第1の被コンタクト部とは光反射率の異なる第
2の被コンタクト部を形成し、この第2の被コンタクト
部を第1の層間絶縁膜上にSiを含む第2の層間絶縁膜
を形成し、この第2の層間絶縁膜上に反射防止膜を形成
し、この反射防止膜上にホトレジスト膜を形成し、次
に、第1及び第2の被コンタクト部に対して同時にコン
タクト孔を形成するために露光するようにした。
【0016】
【作用】本発明の半導体装置の製造方法によれば、異な
る光反射率を有する複数の被コンタクト部に対して、コ
ンタクト孔を同時に形成する際、配線パターンの反射率
の違いによるコンタクト孔の寸法のバラツキ、ハレーシ
ョン及びノッチングがなくなる。
【0017】
【実施例】図1及び図2を用いて、本発明の半導体装置
の製造方法につき説明する。なお、従来技術と同一の構
成について同一の符号を用いる。
【0018】図1(a)に示すように、1は配線パター
ンと接続されるコンタクト部となる素子領域、2はフィ
ールド酸化膜、3はゲート電極であり、この表面はコン
タクト部となる。4は第1の層間絶縁膜、5は第2の層
間絶縁膜、6は第1の配線パターンであり、この表面は
コンタクト部となる。7は第3の層間絶縁膜でありその
表面に、例えば400〜1500Å程度の膜厚を有する
反射防止膜である、タングステン膜8が全面に形成され
ている。タングステン膜8上にホトレジストパターン9
が形成されている。
【0019】この状態においてホトレジストパターン9
に形成されている開孔部10a,10b,10cに関し
て、まず素子領域1上に形成される開孔部10a,ゲー
ト電極3上に形成される開孔部10b,第1の配線パタ
ーン6上に形成されている開孔部10cはそのいずれも
下地からの反射は、タングステン膜8が形成されている
事により例えば露光処理にi線の単波長光が用いられた
場合、約55%前後の一定の値を示す様になりよって下
地からの反射率のちがいによるパターン寸法のバラツキ
は著しく低減させる事が容易に可能となる。図1(b)
エッチング処理が施こされ、ホトレジストパターン9が
除去される。さらに図1(c)に示す様に第2の配線パ
ターン11が形成される。
【0020】ここで深さの異なるコンタクト孔10
a′,10b′,10c′内に配線パターン11が充分
にうめ込まれるために、例えば、タングステン等のうめ
込み処理が施こされる。このうめ込み処理を施こすため
に図示はしていないが、図1(b)に示す状態からさら
にCVD法等により全面に例えば、5000〜2000
0Å程度の膜厚を有するタングステン膜を全面に形成
し、完全に各コンタクト孔10a′,10b′,10
c′内にうめ込んだ後に、全面にエッチバック処理が、
施こされる。
【0021】この全面にエッチバック処理が施こされる
工程にて図1(b)に示すコンタクト孔10a′,10
b′,10c′の形成後に残ったタングステン膜8も同
時に除去されてしまうため、図1(c)に示す配線パタ
ーン11の形成後においては従来の実施例と構造上何ら
変わるところはなく、かつコンタクト孔10a′,10
b′,10c′のパターン寸法にバラツキがなく高精度
に形成していく事が容易に可能となる。
【0022】この場合第3の層間絶縁膜7上に形成すべ
き薄膜にタングステン膜8を用いさらにコンタクト孔1
0a′,10b′,10c′にうめ込まれる材料として
同じタングステンを用いる事で特に工程を変える事なし
に実施できる。他の例として、タングステンのかわりに
アモルファスシリコン、TiW、TiNを形成しても同
様の効果が期待できる。
【0023】第3の層間絶縁膜7上の薄膜にタングステ
ンを用い、コンタクト孔10a′,10b′,10c′
に埋込まれる材料に多結晶シリコン(以下、ポリシリコ
ン)を用いる場合、第1の例としては、図1(b)に示
す状態にて、コンタクト孔10a′,10b′,10
c′の形成後に残ったタングステン膜8を全面エッチン
グ処理にて、除去してしまう方法と、第2の例としては
コンタクト孔10a′,10b′,10c′内に充分に
ポリシリコンがうめ込まれた後の全面エッチバック処理
において、コンタクトパターン10a′,10b′,1
0c′の形成後に残されたタングステン膜8が、露出す
るまで施こされ、その後、タングステン膜8に対してエ
ッチング処理にて除去してしまう方法であり、この方法
エッチング条件の設定により全面のエッチバック処理に
おいてタングステン膜8をエッチングのストッパとして
用いる事も期待できる。第3の例としては、第2の例に
示す方法でのコンタクト孔10a′,10b′,10
c′の形成後に残ったタングステン膜8が露出した状態
にてタングステン膜の全面エッチング処理は施こさず
に、第2の配線材料である例えばアルミを主成分とする
膜を形成し第2の配線パターン11の形成時に、アルミ
を主成分とする膜のエッチング処理が終了後に連続して
タングステン膜8のエッチング処理が施こされ除去して
しまう方法が考えられる。
【0024】さらに第3の例においては例えば第2の配
線パターン11が、下層にタングステン膜8、上層にア
ルミを主成分とする膜の2層構造となるため、第2の配
線パターン11の配線強度を向上させる事ができるとい
う他の効果をも期待できる。次に図1(d)に示す様に
第4の層間絶縁膜12が形成されその第4の層間絶縁膜
12の表面には、やはり例えば400〜1500Å程度
の膜厚を有するタングステン膜13が全面に形成されて
いる。タングステン膜13上にホトレジストパターン1
4が形成されている。このレジストパターン14は下地
パターンである第2の配線パターン11の表面からの反
射の影響はタングステン膜13が形成されているため、
やはりi線の単波長光を用いて露光が施こされた場合5
0〜60%程度の反射率となり、さらには下地である第
2の配線パターン11の表面形状と比べると第4の層間
絶縁膜12の形成で、その表面は平坦化されているので
それらの2つの要因による効果で従来の場合と比較して
ハレーションやノッチングと称されている問題点、つま
り下地パターン表面からの反射による寸法のバラツキや
回路パターンの変形といった問題発生を解決していく事
が容易になる。
【0025】この場合でもやはりコンタクトホール内に
うめ込み材料を形成する場合にはそのエッチバック処理
にて同時に第4の層間絶縁膜12上に残されたタングス
テン膜13は同時に除去される。
【0026】なお、上記の第1,2,3,4の層間絶縁
膜は、Siを主成分とする膜から成り、例えば、SiO
2 膜、Si3 4 膜等が挙げられる。
【0027】次に、本発明の他の実施例として第2の配
線パターン11上に例えば、高融点金属を主成分とする
膜15が、配線パターン11と同じ形状に形成されてい
る場合が考えられる。
【0028】それは一般にはキャップメタルと称され、
特に配線パターン11の強度を向上させたり、配線パタ
ーン11がアルミを主成分としている事よりアルミの結
晶が、その後の熱処理等によって局部的に異状成長して
しまうといった一般にヒロックと称されている問題を解
決するために用いられているものであり、高融点金属の
材料や、膜厚を設定していく事でやはり表面反射率を低
くしていく事が期待されている。キャップメタル15を
有する事で第2の配線パターン11の表面からの反射は
かなり低下させる事が可能とはなるが、表面の凸凹はま
ったく改善されていないために、コンタクトパターンの
形成工程においてはハレーションやノッチングに対する
効果は充分とはなりにくく、よってこの発明を合わせ持
つ事で充分な効果を期待する事ができる。この場合にお
いても図2(b)に示す様にやはりコンタクトホールパ
ターン16内の露出された第2の配線パターン11の表
面のキャップメタル11をエッチングにて除去してしま
う工程にて第4の層間絶縁膜12上に残ったタングステ
ン膜13をも同時に除去してしまう事が可能となる。
【0029】又図示はしていないが、コンタクトホール
パターンのエッチング処理後、使用済のホトレジストパ
ターン14を除去しその後、エッチング処理にて第4の
層間絶縁膜12上に残っているタングステン膜13を除
去する方法や、さらには残ったタングステン膜13を除
去せずに、図示はしていないが、第3の配線材料である
例えばアルミを主成分とする膜を形成し第3の配線パタ
ーンの形成時に、そのアルミを主成分とする膜のエッチ
ング処理の終了後に連続して残ったタングステン膜13
のエッチング処理を施こして除去してしまう方法も考え
られる。
【0030】やはりその場合は第3の配線パターンが下
層にタングステン膜13、上層にアルミを主成分とする
膜の2層構造となるために第3の配線パターンの配線強
度を向上させる事ができるという他の効果をも期待でき
る。
【0031】
【発明の効果】上述の説明からも明らかなように、本発
明の半導体装置の製造方法によれば、露光処理の際、S
iを主成分とする層間絶縁膜の下に形成された異なる反
射率を有する複数の被コンタクト部に同時に同一の寸法
にてコンタクト孔を形成することができると共に、反射
によって発生してしまうハレーションや、ノッチング現
象、つまり、不規則にかつ局部的にパターンの寸法が異
なってしまったり、パターンの形状が変形してしまうと
いった問題を容易に解決できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法を説明するため
の図。
【図2】本発明の他の実施例を説明するための図。
【図3】従来の多層配線の形成方法を説明するための
図。
【符号の説明】
1 素子領域 2 フィールド酸化膜 3 ゲート電極 4 第1の層間絶縁膜 5 第2の層間絶縁膜 6 第1の配線パターン 7 第3の層間絶縁膜 8,13 タングステン膜 9,14 ホトレジストパターン 10a,b,c 開孔部 10a′,b′,c′ コンタクト孔 11 第2の配線パターン 12 第4の層間絶縁膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上の第1の被コンタクト部を
    覆うように第1の層間絶縁膜を形成する工程と、 前記第1の層間絶縁膜上に前記第1の被コンタクト部と
    は異なる光反射率を有する第2の被コンタクト部を形成
    する工程と、 前記第2の被コンタクト部と前記第1の層間絶縁膜上に
    第2の層間絶縁膜を形成する工程と、 前記第2の層間絶縁膜上に反射防止膜を形成する工程
    と、 前記反射防止膜上にホトレジスト膜を形成する工程と、 前記第1の被コンタクト部と前記第2の被コンタクト部
    に対して同時にコンタクト孔を形成するために露光する
    工程と、 を含むことを特徴とする半導体装置の製造方法。
JP24937191A 1991-09-27 1991-09-27 半導体装置の製造方法 Pending JPH0590418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24937191A JPH0590418A (ja) 1991-09-27 1991-09-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24937191A JPH0590418A (ja) 1991-09-27 1991-09-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0590418A true JPH0590418A (ja) 1993-04-09

Family

ID=17192030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24937191A Pending JPH0590418A (ja) 1991-09-27 1991-09-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0590418A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115128A (ja) * 1993-10-15 1995-05-02 Nippondenso Co Ltd 絶縁物分離半導体装置
US7777978B2 (en) 2006-12-18 2010-08-17 Canon Kabushiki Kaisha Lens barrel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115128A (ja) * 1993-10-15 1995-05-02 Nippondenso Co Ltd 絶縁物分離半導体装置
US7777978B2 (en) 2006-12-18 2010-08-17 Canon Kabushiki Kaisha Lens barrel

Similar Documents

Publication Publication Date Title
US6136679A (en) Gate micro-patterning process
US5302538A (en) Method of manufacturing field effect transistor
JP3239843B2 (ja) 半導体装置の製造方法
JPH0590418A (ja) 半導体装置の製造方法
JPH06120211A (ja) 半導体装置の製造方法
US5897376A (en) Method of manufacturing a semiconductor device having a reflection reducing film
JPH04144230A (ja) 半導体装置及びその製造方法
JPH05129549A (ja) 半導体装置およびその製造方法
JPH08330249A (ja) 半導体装置の製造方法
KR940008021B1 (ko) 반도체장치의 배선형성법
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
JPS62195125A (ja) 微細パタ−ンの形成方法
JPH0555130A (ja) 半導体装置の製造方法
KR100214261B1 (ko) 반도체 소자의 금속배선 제조방법
JPH03239332A (ja) 半導体装置の製造方法
KR0144019B1 (ko) 반도체 소자의 금속배선 형성방법
JPH09181077A (ja) 半導体装置およびその製造方法
KR100329605B1 (ko) 반도체소자의금속배선제조방법
JPH04109654A (ja) 半導体装置及びその製造方法
JPH0258212A (ja) 半導体装置の製造方法
JPH09186221A (ja) 半導体ウエハの位置合わせ用マーク構造及びその製造方法
JPH04348054A (ja) 半導体装置の製造方法
JPS61137345A (ja) 半導体装置の製造方法
JPH0574951A (ja) 半導体装置の製造方法
JPH0230113A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001017