JPS62195125A - 微細パタ−ンの形成方法 - Google Patents

微細パタ−ンの形成方法

Info

Publication number
JPS62195125A
JPS62195125A JP3793186A JP3793186A JPS62195125A JP S62195125 A JPS62195125 A JP S62195125A JP 3793186 A JP3793186 A JP 3793186A JP 3793186 A JP3793186 A JP 3793186A JP S62195125 A JPS62195125 A JP S62195125A
Authority
JP
Japan
Prior art keywords
film
resist
etched
pattern
fine pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3793186A
Other languages
English (en)
Inventor
Toshihiko Sakashita
俊彦 阪下
Noboru Nomura
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3793186A priority Critical patent/JPS62195125A/ja
Publication of JPS62195125A publication Critical patent/JPS62195125A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、光、電子ビーム、X線ビーム、イオンビーム
々どに感応する感応性レジスト膜を用いて微細パターン
を形成する方法に関するものであ2ペーノ るO 従来の技術 半導体集積回路装置などの製造工程においては、半導体
基板の主面上、あるいは主面上の膜にエツチングによっ
て微細パターンを形成するために、被エツチング膜の表
面上に、光、電子ビーム、X線またはイオンビームなど
に感応する感応性レジスト膜を形成したのち、被エツチ
ング膜の微細パターンケ形成すべき部分の感応性レジス
ト膜が残るように、光、電子ビーム、X線またはイオン
ビームを照射し現像してエツチングマスクとなるレジス
ト膜を形成し、このレジスト膜からなるパターンをエツ
チングにより被エツチング膜に転写し微細パターンを形
成する工程がある。
しかし、このような方法では、非常に段差の多い半導体
集積回路装置などにおいて、感応性レジストを形成する
際、段差の上面では感応性レジスト膜の厚さが薄く、下
面では厚くなり、エツチングマスクとなるレジスト膜を
精度よく形成することは困難であった。
このような問題点を解決するために、三層レジスト法と
呼ばれるものがある。第2図(a)〜(f)は、三層レ
ジスト法によるパターン形成方法の一例を示すものであ
る。
まず、第2図(a)のように、半導体基板1の主面上の
被エツチング膜2の表面上にフォトレジストなどの有機
膜3を形成する。次に有機膜3の表面上に絶縁膜(例え
ば二酸化シリコン8102 )や高融点金属膜(例えば
タングステンW)力どの中間膜4を形成する。さらに、
中間膜4の表面上に、光、電子ビーム、イオンビームや
X線に感応する感応性レジスト膜5を形成する。
次に、第2図(b)に示すように被エツチング膜2の微
細パターンを形成すべき部分の感応性レジスト膜5が残
るように、光、電子ビーム、X線またはイオンビームを
感応性レジスト膜6に照射し現像してエツチングマスク
となるレジスト膜6aよりなるパターンを形成する。
次に、第2図(C)に示すように、レジスト膜6a゛を
エツチング用マスクとして中間膜4をエツチングし、レ
ジスト膜5aよりなるパターンを中間膜4に転写し、中
間膜4aよりなるパターンを形成する。
次に、第2図(d)に示すように、レジスト膜5aと中
間膜4aをエツチング用マスクとして、有機膜3をエツ
チングし、中間膜4aよりなるパターンを有機膜3に転
写し、有機膜3aよりなるパターンを形成する。
次に、第2図(e)に示すように、レジスト膜5aと中
間膜4a、有機膜3aをエツチング用マスクとして、被
エツチング膜2をエツチングし、有機膜3aよりなるパ
ターンを被エツチング膜2に転写し、被エツチング膜2
aよりなるパターンを形成する。
最後に第2図(f)に示すように、レジスト膜5a。
中間膜4aおよび有機膜3a’(H除去することにより
、微細パターンを形成することができる。
発明が解決しようとする問題点 しかし、この従来例の三層レジストプロセスでは、特に
電子ビームを照射して現像する場合、中5へ−7 間膜4としてS i02などの絶縁膜を用いると、電子
の帯電効果により電子ビームが偏向し、微細なパターン
が形成できないという問題があった。一方、中間膜4と
して、W彦どの高融点金属膜を用いた場合には帯電効果
はなくなる。しかし、一般的には有機膜3として、レジ
スト膜を用いるため、Wなどの高融点金属膜を形成する
際、レジスト膜(有機膜3)がダメージを受は中間膜4
としての高融点金属膜の形成がむずかしいという問題が
あった0 問題点を解決するための手段 本発明は上記問題点を解決するために、中間膜4を二層
構造とし、有機膜3上に中間層が形成しやすいようにし
、微細パターンが容易に形成できるようにしたものであ
る。
作  用 本発明の作用は次のとおりである。すなわち、三層レジ
ストプロセスにおいて、中間膜4が有機膜3上に形成が
むずかしい場合に、中間膜4全二層構造とし、第1図に
示すように下層の中間膜416α−/ とじて有機膜3上に形成しやすく、かつ上層の中間膜4
2の形成しやすいものを選ぶことにより、上層の中間膜
42に三層レジスト法本来の目的をもたせ、下層の中間
膜41は上層の中間膜42を形成するだめの膜としての
役目をもたせるものである。
このようにすれば有機膜3上に形成しにくい中間膜でも
容易に形成でき微細パターンを形成することができる。
実施例 以下に本発明の実施例における微細パターンの形成方法
を図面を用いて詳細に説明する。第1図(、)〜((1
)は本発明の一実施例を説明するだめの図面であり、工
程順に図示しである。
第1図(a)に示すように、半導体基板1の上のSiO
2絶縁膜等の被エツチング膜2の表面上に有機膜3とし
てフォトレジスト膜を1μm形成する。
有機膜3の表面上に下層の中間層41として、二酸化シ
リコン5102 f 1000人 スパッタリング・法
で形成する。二酸化シリコンSio2′f:フォトレ7
、、−。
シスト3上にスパッタリング法により形成すれば容易に
形成できる。さらに、上層の中間膜42としてタングス
テンwlスパッタリング法により1000人 下側の中
間膜41の上に連続形成する。
下層中間膜41としての二酸化シリコンS 102上に
は上層中間膜42としてのタングステンWは容易に形成
することができる。さらに、上層中間膜42の上側に電
子ビームに感応するレジスト膜5を60oo人形成する
次に、第1図Φ)に示すように被エツチング膜2の微細
パターンを形成すべき部分のレジスト膜5が残るように
電子ビームをレジスト膜5に照射し現像してエツチング
マスクとなるレジスト膜6aのパターンを形成する。
次に第1図(C)に示すように、レジスト膜5aiエツ
チング用マスクとして、タングステンWよりなる上層中
間膜42をエツチングし、レジスト膜5aよりなるパタ
ーンをタングステンWよりなる上層中間膜42に転写し
、タングステンWよりなる上層中間膜42aのパターン
を形成する。
次に第1図(d)に示すように、レジスト膜5aとタン
グステンWより々る上層中間膜42 aff:エツチン
グ用マスクとして、二酸化シリコンSi○2よりなる下
層中間膜41をエツチングし、上層中間膜42aよりな
るパターンを二酸化シリコンS 102よりなる下層中
間膜41に転写し、二酸化シリコンS 102よりなる
下層中間膜41aのパター ンf形成する。
次に第1図(e)に示すように、レジスト膜6aとタン
グステンWよりなる上層中間膜42aと二酸化シリコン
S 102よりなる下層中間膜41 a((エツチング
用マスクとして、フォトレジストよりなる有機膜3をエ
ツチングし、二酸化シリコンS 102よりなる下層中
間膜41aのパターンをフォトレジストよりなる有機膜
3に転写し、フォトレジストよりなる有機膜3aのパタ
ーンを形成する。
次に第1図(f)に示すように、レジスト膜6aとタン
グステンWよりなる上層中間膜42aと二層9ぺ一/ マスクとして、被エツチング膜2をエツチングし、フォ
トレジストよりなる有機膜3aのパターンを被エツチン
グ膜2に転写し、被エツチング膜2aのパターンを形成
する。
最後に、第1図(q)に示すように、レジスト膜5a。
タングステンWよりなる上層中間膜42a、二酸化シリ
コンSio2よりなる下層中間膜41a、フォトレジス
トよりなる有機膜38を除去することにより微細パター
ンを形成することができる。
本実施例では、電子ビーム露光の場合を用いて説明しだ
が、他の光dオンビーム、X線露光でも可能である。下
層中間膜として二酸化シリコン5102 f上層中間膜
としてタングステンWを用いて説明したが、他の組み合
せを用いても可能であり、中間膜として二層を例にして
説明しだが三層以上の多層構造でも可能である。1だ中
間膜をスパッタリング法により形成しているが他の方法
でも可能である。
発明の効果 以上述べてきたように、本発明によれは非常に10ペー
ジ 簡単な方法により、有機膜上に形成がむずかしい中間膜
を容易に形成することができ、微細パターンを形成でき
る。
【図面の簡単な説明】
第1図は本発明の一実施例における微細パターンの形成
方法を示すだめの工程断面図、第2図は従来の微細パタ
ーンの形成方法を示すだめの工程断面図である。 1・・・・・・半導体基板、2・・・・・・被エツチン
グ膜、3・・・・・・有機膜、41・・・・・・下層中
間膜、42・・・・・・上層中間膜、6・・・・・・レ
ジスト膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名a)
〜  \               σリ \凶 
  − 第2図 (0−ン 第2図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の一主面上に形成された被エッチング膜の表
    面上に順次有機膜、中間膜および感応性レジスト膜を形
    成し、上記被エッチング膜の微細パターンを形成すべき
    部分上の感応性レジスト膜を感応させ現像してエッチン
    グマスク用のレジスト膜よりなるパターンを形成し、上
    記レジスト膜よりなるパターンをエッチングによって順
    次下層に転写して、上記被エッチング膜に微細パターン
    を形成し、上記中間膜として、絶縁膜や高融点金属膜な
    どの多層膜を用いてなる微細パターンの形成方法。
JP3793186A 1986-02-21 1986-02-21 微細パタ−ンの形成方法 Pending JPS62195125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3793186A JPS62195125A (ja) 1986-02-21 1986-02-21 微細パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3793186A JPS62195125A (ja) 1986-02-21 1986-02-21 微細パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS62195125A true JPS62195125A (ja) 1987-08-27

Family

ID=12511298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3793186A Pending JPS62195125A (ja) 1986-02-21 1986-02-21 微細パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS62195125A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0396286A (ja) * 1989-09-08 1991-04-22 Nippon Telegr & Teleph Corp <Ntt> パターン化酸化物超伝導膜形成法
JPH03235380A (ja) * 1990-02-13 1991-10-21 Sumitomo Cement Co Ltd 超伝導薄膜パターンの製造方法
US6679997B2 (en) 1998-08-12 2004-01-20 Nec Compound Semiconductor Devices, Ltd. Organic insulation film formation method
US10877372B2 (en) 2018-07-06 2020-12-29 Toshiba Memory Corporation Pattern forming method and semiconductor device manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0396286A (ja) * 1989-09-08 1991-04-22 Nippon Telegr & Teleph Corp <Ntt> パターン化酸化物超伝導膜形成法
JPH03235380A (ja) * 1990-02-13 1991-10-21 Sumitomo Cement Co Ltd 超伝導薄膜パターンの製造方法
US6679997B2 (en) 1998-08-12 2004-01-20 Nec Compound Semiconductor Devices, Ltd. Organic insulation film formation method
US10877372B2 (en) 2018-07-06 2020-12-29 Toshiba Memory Corporation Pattern forming method and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
KR100287130B1 (ko) 포토레지스트막 및 그의 패턴형성방법
JPS62195125A (ja) 微細パタ−ンの形成方法
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
KR100310541B1 (ko) 스텐실 마스크
JPH06204130A (ja) パターンの形成方法
US6849538B2 (en) Semiconductor device and a fabrication method thereof
JP2001093977A (ja) 半導体装置の製造方法
JPS609342B2 (ja) パタ−ンの作製法
JPS6333820A (ja) 微細パタ−ンの形成方法
JPH0744147B2 (ja) アスペクト比の高い吸収体パターンを含む解像力の高いx線マスク
JPH0670954B2 (ja) 半導体装置の製造方法
JPH0312452B2 (ja)
JPS63307739A (ja) 半導体装置の製造方法
JPH05175193A (ja) 半導体装置の回路パターン形成方法
JPH0658875B2 (ja) X線マスク及びそれを用いたパタン形成方法
JPH0590418A (ja) 半導体装置の製造方法
JPH0210358A (ja) 微細パターン形成方法
JPH05243125A (ja) X線マスクおよびその製造方法
JPH05299325A (ja) レジストパターン形成方法
JP2003163272A (ja) 半導体装置の製造方法
JPH02106756A (ja) 微細パターンの形成方法
JPH08139073A (ja) 半導体装置の製造方法
JPH0429311A (ja) 微細パターン形成方法
JPS59172727A (ja) 微細幅の厚膜パタ−ンの形成方法
JPS63296342A (ja) パタ−ン形成方法