JPH0210358A - 微細パターン形成方法 - Google Patents

微細パターン形成方法

Info

Publication number
JPH0210358A
JPH0210358A JP63161643A JP16164388A JPH0210358A JP H0210358 A JPH0210358 A JP H0210358A JP 63161643 A JP63161643 A JP 63161643A JP 16164388 A JP16164388 A JP 16164388A JP H0210358 A JPH0210358 A JP H0210358A
Authority
JP
Japan
Prior art keywords
resist
pattern
layer
film
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63161643A
Other languages
English (en)
Inventor
Kazuhiko Hashimoto
和彦 橋本
Kenji Kawakita
川北 憲司
Noboru Nomura
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63161643A priority Critical patent/JPH0210358A/ja
Publication of JPH0210358A publication Critical patent/JPH0210358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は微細パターン形成方法に関するものであシ、特
に二層レジストの上層レジストとして用いられる耐ドラ
イエッチ性の高いレジストに関するものである。
従来の技術 従来、IC及びI、SI等の製造においては、紫外線を
用いたホl−’Jソゲラフイーによってバタン形成を行
なっている。素子の微細化にともない、ステッパーレン
ズの高NA化や、短波長光源の使用等がすすめられてい
るが、それによって焦点深度が浅くなるという欠点があ
る。また、LSI素子のパターン寸法の微細化、ASI
Cの製造等にともない、電子ビームリソグラフィーも用
いられるようになってきている。電子ビームリソグラフ
ィーにおいては、電子ビームレジストの耐ドライエッチ
性の悪さ、また、近接効果によるパターンへの影響等の
欠点がある。これらの欠点をおぎなうために、レジスト
の働きを感光層と平坦化層とに分けた多層レジスト法は
非常に有効な方法である。
第4図は三層レジストプロセスを説明する図である。基
板40上の下層に平坦化層として有機膜41を、中間層
としてSiO2等の無機膜42あるいはSOGを、上層
としてホトレジスト43又はEBレジストを形成する(
第4図(a))。露光、現像後(第4図(b)、レジス
トパターンをマスクとして中間層のドライエツチングを
行ない(第4図(C))、次に中間層をマスクとして下
層のドライエツチングを行なう(第4図(d))。
以上のような三層レジストプロセスを用いることにより
、微細パターンを高アスペクト比で形成することができ
る。この三層レジストの上層と中間層の働きをかねそな
えたレジストを用いることによって、簡便な二層レジス
トプロセスを行なうことができる。第5図は二層レジス
トプロセスを説明する図である。基板5o上に、下層に
有機膜61を、上層に耐ドライエッチ性の高ハレジスト
52を形成する(第5図(a))。露光、現像後(第5
図(b))、上層レジストパターンをマスクトシて下層
のドライエツチングを行なう(第5図(C))。
このように二層レジストプロセスは三層レジストプロセ
スに比べて、高スループツトで微細ノくターンを形成す
ることができる。
発明が解決しようとする課題 上記の様に、二層レジストプロセスは非常に有効な方法
であるが、用いるレジストに問題がある。
耐ドライエツチ性が高く、レジストとして作用しなけれ
ばならない。現在、二層レジストの上層レジストとして
用いているレジストとしては有機ポリシロキサン又は有
機ポリシラン系のシリコン含有レジストがある。しかし
ながら、これらのレジストは感度、解像度ともにあまシ
良くなく、また、耐ドライエツチ性も十分高いものであ
るとはいえない。
課題を解決するための手段 本発明は、二層レジストプロセスにおいて用いられる耐
ドライエツチ性の高いレジストを提供するものである。
このレジストを用いて微細パターンの形成が可能である
このレジストは耐ドライエツチ性の高いS Lo 2粒
子を芯に感光性材料で包まれた高分子物質から成るもの
である。S s O2粒子を含んでいるので、従来のシ
リコン含有レジストよりmドライエッチ性が高くなる。
また、金属粒子を芯に感光性材料で包まれた高分子物質
を用いることもできる。金属粒子を含んでいるので耐ド
ライエツチ性は十分に高いもので、このレジストを用い
ることによって正確な微細パターンを形成することがで
きる。
作  用 本発明は前記したレジストを二層レジストプロセスの上
層レジストとして用いることによシ、微細なレジストパ
ターンが形成でき、耐ドライエツチ性も非常に高いので
、正確なパターン転写を行なうことができ、垂直なパタ
ーン形状が得られる。
従って、前記レジストを用いて二層レジストプロセスを
行なう時、正確なパターン形成に有効に作用する。
実施例 本発明の一実施例を第1図に示す。半導体基板1上に下
層膜2として高分子有機膜を塗布し、200℃、20分
でベーキングを行なう。次に、上層レジストとしてS 
iO2粒子を芯にPMMA(ポリメチルメタクリレート
)で包まれた高分子物質ラスピンコートし、ベーキング
を行なう(第1図(a))。加速電圧20 KeV 、
ドーズ量1ooμC/ crdで電子線6による露光を
行ない、MIBK(メチルイソブチルケトン)とIPA
(イソプロピルアルコ−A/)の混合液で60秒間現像
を行ない。
微細パターンを形成する(第1図(b))。このレジス
トパターン4は耐ドライエツチ性が高いので、このパタ
ーン4をマスクとして下層膜2のドライエツチングを行
なうことができる。o2ガス40sCam、圧力1PO
,パワー100Wで下層膜2のエツチングを行なうと、
選択比は100以上得られるので、正確な垂直パターン
形状を得ることができる(第1図(C))。
次に本発明の第2の実施例を第2図に示す。半導体基板
11上に下層膜12として高分子有機膜を塗布し、2o
o”c 、2o分のベーキングを行なう。次に、上層レ
ジスト13として、Sn金属粒子を芯にクロロメチル化
ポリスチレンで包まれた高分子物質をスピンコードとベ
ーキングを行なう(第2図(a))。加速電圧20Ke
V 、ドーズ量4μCトゞエチルセロソルブの混合液で
60秒間現像を行ない、ネガ型の微細パターンを形成す
る(第2図(b))。このレジストパターン14をマス
クトシて、02ガス408ccm、圧力1Po、パワー
100Wで下層膜のエツチングを行なうと、選択比は1
00以上得られるので、正確な垂直パターン形状を得る
ことができる(第2図(C))。
発明の詳細 な説明したように、本発明によれば、二層レジストプロ
セスの上層レジストとして、5L02粒子または、金属
粒子を芯に感光性材料で包まれた高分子物質を用いるこ
とによって、耐ドライエツチ性の高いレジストパターン
を形成することができる。そして、このパターンをマス
クとして下層膜のエツチングを行なうことによって正確
なパターン転写と、垂直なパターン形状を得ることがで
き、超高密度集積回路の製造に大きく寄与することがで
きる。
【図面の簡単な説明】
第1図は本発明における第一の実施例の工程断面図、第
2図は同第二の実施例の工程断面図、第3図は本発明に
おけるレジストの模式図、第4図は従来の三層レジスト
法の工程断面図、第6図は従来の二層レジスト法の工程
断面図である。 1・・・・・・半導体基板、2・・・・・・下層膜、3
・・・・・・上層レジスト、4・・・・・・レジストパ
ターン、6・・・・・・電子線。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名1図 第2図 第 図 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に高分子有機膜を塗布し熱処理する
    工程と、上記高分子有機膜上にシリコン含有レジストを
    塗布し熱処理する工程と、上記レジスト膜にパターンを
    描画し現像する工程と、上記レジストパターンをマスク
    として上記高分子有機膜をエッチングする工程からなる
    微細パターン形成方法において、上記シリコン含有レジ
    ストとしてSiO_2粒子を核として感光性材料で吸着
    して包まれた高分子物質を用いることを特徴とする微細
    パターン形成方法。
  2. (2)半導体基板上に高分子有機膜を塗布し熱処理する
    工程と、上記高分子有機膜上に金属含有レジストを塗布
    し熱処理する工程と、上記レジスト膜にパターンを描画
    し現像する工程と、上記レジストパターンをマスクとし
    て上記高分子有機膜をエッチングする工程からなる微細
    パターン形成方法において、金属含有レジストとして金
    属粒子を核として感光性材料で吸着して包まれた高分子
    物質を用いることを特徴とする微細パターン形成方法。
JP63161643A 1988-06-29 1988-06-29 微細パターン形成方法 Pending JPH0210358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63161643A JPH0210358A (ja) 1988-06-29 1988-06-29 微細パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63161643A JPH0210358A (ja) 1988-06-29 1988-06-29 微細パターン形成方法

Publications (1)

Publication Number Publication Date
JPH0210358A true JPH0210358A (ja) 1990-01-16

Family

ID=15739081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63161643A Pending JPH0210358A (ja) 1988-06-29 1988-06-29 微細パターン形成方法

Country Status (1)

Country Link
JP (1) JPH0210358A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017141736A1 (ja) * 2016-02-17 2017-08-24 株式会社Screenホールディングス 基板処理装置および基板処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017141736A1 (ja) * 2016-02-17 2017-08-24 株式会社Screenホールディングス 基板処理装置および基板処理方法
JP2017147329A (ja) * 2016-02-17 2017-08-24 株式会社Screenホールディングス 基板処理装置および基板処理方法
CN108604536A (zh) * 2016-02-17 2018-09-28 株式会社斯库林集团 基板处理装置及基板处理方法
US10591820B2 (en) 2016-02-17 2020-03-17 SCREEN Holdings Co., Ltd. Substrate processing apparatus and substrate processing method
CN108604536B (zh) * 2016-02-17 2023-02-14 株式会社斯库林集团 基板处理装置及基板处理方法

Similar Documents

Publication Publication Date Title
US5686223A (en) Method for reduced pitch lithography
JP3355239B2 (ja) パターンの形成方法
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
JP2532589B2 (ja) 微細パタ―ン形成方法
JP3373147B2 (ja) フォトレジスト膜及びそのパターン形成方法
JPH04301846A (ja) 露光用マスク基板の製造方法
JPH0210358A (ja) 微細パターン形成方法
JPH03283418A (ja) レジストパターン形成方法
GB2252449A (en) Forming micropatterns in semiconductor substrates
JPS62245251A (ja) レジストパタ−ン形成方法
JPS62195125A (ja) 微細パタ−ンの形成方法
JPH02140914A (ja) 半導体装置の製造方法
JPH0744147B2 (ja) アスペクト比の高い吸収体パターンを含む解像力の高いx線マスク
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
JP2001093977A (ja) 半導体装置の製造方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
JPH0950115A (ja) Sogからなる位相シフト層を有する位相シフトフォトマスクの製造方法
JPS58101427A (ja) 半導体装置の製造方法
JPS63117422A (ja) 半導体装置の製造方法
JPH03261129A (ja) 半導体装置の製造方法
JPS63202025A (ja) 半導体装置の製造方法
JPH03179444A (ja) レジストパターン形成方法
JPH0683025A (ja) フォトマスクとその形成方法
JPS62133455A (ja) パタ−ン形成方法
JPH05144718A (ja) 半導体装置製造用の遮光性レジスト及び多層レジスト