JPH03261129A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03261129A
JPH03261129A JP5928290A JP5928290A JPH03261129A JP H03261129 A JPH03261129 A JP H03261129A JP 5928290 A JP5928290 A JP 5928290A JP 5928290 A JP5928290 A JP 5928290A JP H03261129 A JPH03261129 A JP H03261129A
Authority
JP
Japan
Prior art keywords
layer
pattern
film
resist
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5928290A
Other languages
English (en)
Inventor
Kazumasa Shigematsu
重松 和政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5928290A priority Critical patent/JPH03261129A/ja
Publication of JPH03261129A publication Critical patent/JPH03261129A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [1a要] 多層レジストプロセスによる微細レジストパターンの形
成方法に関し、 多層レジスト法を用い、紫外線露光法によって0.4μ
mあるいはそれ以下の微細パターンを高精度に形成する
ことを目的とし、 被エツチング膜上に第1層として酸素イオンエツチング
の可能な有機樹脂膜を塗布して固化し、第2層として感
光性レジスト膜、第3層としてシリコン化合物を含有し
た膜、第4層として前記第2層と同じ感光性レジスト膜
を順次に塗布して固化し、 次いで、光照射によって前記第41mを選択的に露光し
て、第4層を現像した後、該第4層をマスクにして第3
層をイオンエツチングして第3層パターンを形成し、 次いで、前記第3層および第4層をマスクにして前記第
2層および第1層をパターンニングして、第3層、第2
層および第1層からなるレジストパターンを形成する工
程が含まれることを特徴とする。
[産業上の利用分野] 本発明は半導体装置の製造方法のうち、特に、多層レジ
ストプロセスによる微細レジストパターンの形成方法に
関する。
LSIなどの高集積化ICにおいては、微細パターンを
高精度に形成しなければならないため、多層レジストプ
ロセスによってパターンニングする方法が重用されてい
る。
しかし、このような多層レジストプロセスによるパター
ン形成にも限度があって、更に微細なパターンの高精度
な形成法が望まれている。
[従来の技術] 近年、サブミクロン・パターンが要求されて、線幅が0
.5μm前後のレジストパターンを形成しなければなら
なくなっている。しかし、微細パターンを高精度に形成
するためにはマスクとなるレジストパターンの形状を方
形に近い形状に保って、しかも、ドライエッチに耐性の
ある厚みを必要とする。しかし、従来の露光法による0
、5μm以下のパターンは、単層レジストではそのよう
な形状を保持することが困難になってきた。そこで、パ
ターンニングのレジストの厚みを軽減した多層レジスト
プロセスによる多層レジストパターンの形成法が開発さ
れている。
その多層レジストプロセスにおいて、特に汎用されてい
る方法に3層レジスト法(トリレベル法; tri−1
evel法)があり、第3図(a) 〜(f)に3層レ
ジスト法による従来の形成方法の工程順断面図を示して
いる。
第3図(a)参照;まず、半導体基板1に設けた被エツ
チング膜2上に下層3を平坦化するまで厚く(膜厚1.
5〜2μm程度)塗布し、ベーキングして固化する。こ
の下層3は非感光性の有機樹脂膜であるが、また、ネガ
型レジスト膜を全面露光してベーキングして使用しても
良い。
第3図(b)参照:次いで、その上に、中間層4(膜厚
0.1〜0.2μm程度)を塗布して固化する。この中
間層4はシリコンを含有した膜で、例えば、0CDI!
(商品名;スピンオングラス(SOG)膜の一種)であ
り、塗布後に加熱して固化させる。
第3図(C)参照;更に、その上に上層5 (膜厚0.
3〜0.5μm程度)を塗布して固化する。この上層は
高感度な解像性の良い感光性のレジスト膜(例えばポジ
型)で、固化のために温度100″C程度でベーキング
する。
第3図(イ)参照:しかる後、紫外線露光法によって上
層5を選択的に露光し、現像して上層5のパターンを形
成する。この露光に用いる紫外光はg線(波長436n
ig )またはi線(波長365nIll)のような短
い波長の光線を用いるが、それは解像度が向上するから
である。
第3図(e)参照;次いで、その上層5のパターンをマ
スクにして、中間層4をドライエンチングして中間層4
のパターンを形成する。
第3図(f)参照;次いで、その中間層4パターンをマ
スクにして、下層3を酸素(0□)ガスで垂直にリアク
ティブイオンエツチングし、このようにして3層のパタ
ーンが形成される。
この3層レジスト法は中間層4パターンが耐酸素ドライ
エツチング性が良いために膜厚の厚い下層3パターンが
精度良く形成され、そのために、サブミクロン・パター
ンの形成に好適なものである。なお、第3図(f)に上
層5のパターンを図示していないが、この上層5のパタ
ーンはイオンエツチングなどの際に消滅することが多い
からである。
[発明が解決しようとする諜B] ところで、上記した3層レジスト法を用いると、最近の
光露光技術の向上とレジスト材料の改良とが相まって0
.5μm程度のレジストパターンを形成することが可能
であり、それは露光装置の高NAにューメリカルアバー
チャ;レンズの開口係数が大きくなること)化とレジス
トの改良によるためで、例えば、露光光線としてg線(
波長436n−)を用いて、開口係数0.54のレンズ
を用いると、線幅0.4〜0.5μmのパターンを形成
することができる。また、i線(波長365nm ) 
と開口係数0゜45のレンズを用いると、同程度のパタ
ーンを形成することができる。
しかし、それ以上に狭い線幅を形成することは露光光線
としてg線、i線を使用しても困難で、精々0.4μm
が限度である。また、この0.4μmパターンも技術的
に可能であっても、生産面ではパターン精度が低下して
無理である。
そこで、従来の3層レジスト法によって線幅0゜4μm
の方形パターンを形成する過程を検討すると、上層5の
パターンは解像力は十分であるが、パターンプロファイ
ルが悪い欠点があり、その際、露光量を増やすとパター
ン精度が低下しく例えば、方形パターンの隅部分が丸く
なり)、また、露光量を少なくすると露光不足のために
パターンが抜けなくなる状態になる。そのため、従来の
3層レジスト法によって上層5パターンを高精度に形成
する制御が不可能であり、従って、線幅0.4μm程度
あるいはそれ以下のパターンは形成できない。
一方、電子ビーム露光法を用いれば、線幅0.4μm以
下の微細パターンの形成はできるが、量産性が良くない
問題があって、そのため、0.4μmや0.35μmと
いった微細パターンをg線、i線を用いた紫外線露光法
によって形成する方法が望まれている。
従って、本発明は上記のような多層レジスト法を用いて
、紫外線露光法により0.4μmあるいはそれ以下の微
細パターンを高精度に形成することを目的とした製造方
法を提案するものである。
[l[!lを解決するための手段] その課題は、第1図に示す実施例のように、被エツチン
グ膜2上に第1層11として酸素イオンエツチングの可
能な有機樹脂膜を塗布して固化し、第2層12として感
光性レジスト膜、第3層13としてシリコン化合物を含
有した膜、第4層14として前記第2層と同じ感光性レ
ジスト膜を順次に塗布して固化し、 次いで、光照射によって前記第4層14と第2層12と
を選択的に露光して、第4層を現像した後、該第4層を
マスクにして第3N13をイオンエツチングして第3層
パターンを形成し、 次いで、前記第3層および第4層をマスクにして前記第
2層12および第1層11とをパターン精度グして、第
3層、第2層および第1層からなるレジストパターンを
形成する工程が含まれる製造方法によって解決される。
[作用] 即ち、本発明は、同じ感光性レジスト膜からなる第4層
14および第2層12の間に、シリコン化合物を含有し
た膜からなる第3層13を挟持した多層レジスト膜を形
成する。そして、第2層と第4層との合計膜厚を従来法
における上層の膜厚より厚く形成する。そうして、露光
量を制御すれば第4層のパターンプロファイルが良くな
り、例えば、方形パターンの隅部分もパターンに忠実に
形成されて、パターンニング精度が向上する。
従って、第4層の高精度なパターンによって、第1層ま
で精度良いパターンが形成できて、線幅0.4μm以下
の微細パターンの形成も可能になる。
[実施例コ 以下、図面を参照して実施例によって詳細に説明する。
第1図(a)〜(ロ)は本発明にかかる形成方法の工程
順断面図を示している。
第1図(a)参照:半導体基板1の被エツチングl!2
上に第1層11として酸素イオンエツチングの可能な非
感光性有機樹脂膜を膜厚1.5〜2μm程度に塗布して
固化させる。この非感光性有機樹脂膜には例えば、OB
C(商品名;東京応化型)を用いる。
第1図(ロ)参照;次いで、第1層11の上に第2N1
2として感光性レジスト膜を膜厚0.5〜0.6μm程
度に塗布して固化させるが、この感光性レジスト膜とし
ては優れた解像性をもつポジ型レジストのTSMR−V
3 (商品名;東京応化型)を用いる。
第1図(C)参照;次いで、第2層12の上に第3層1
3としてシリコン化合物を含有した膜を膜厚0.05〜
0.1 μm程度に塗布してベーキング温度120°C
以下で固化させる。この膜厚は従来の膜厚と同程度か、
または、やや薄<シた第2層のレジストとインターミッ
クス(混合)しない従来と同様の0CD(商品名;東京
応化製ニスピンオングラスの一種)を用いる。
第1図(d)参照;さらに、第3層13の上に第4層1
4として、第2層12と同じ感光性レジスト膜を膜厚0
.05〜0.1μm程度に塗布して固化させる。即ち、
この感光性レジスト膜は第2Nと同じポジ型レジストの
TSMR−V3を用いるが、その膜厚は従来法における
上層よりもやや厚く、且つ、第2層と第4層との合計膜
厚を1μm程度(第2層、第3層および第4層の合計膜
厚を1.2μm程度)に厚く形成する。これは従来法に
おける上層の膜厚0.3〜0.5μm(中間層と上層と
の合計膜厚0.4〜0.7 μm)程度より十分に厚い
感光性レジスト膜の膜厚である。
第1図(e)参照;しかる後、g線またはi線を用いた
紫外線露光によって第4層14を選択的に露光する。そ
の際、この紫外線露光によって透明な第3層を透過して
第2層12も表面が一部露光される。
第2図にその本発明にかかる形成方法の露光状態を示し
ており、露光部分を点線で示している。
第1図(f)参照;次いで、その第4層14のパターン
をマスクにして、第3層13をドライエツチングして第
3層13のパターンを形成する。エツチングガスとして
はCF、などのフレオン系ガスを用い、リアクティブイ
オンエツチング(RIE)をおこなう。
第1図(g)参照;次いで、再び現像して第2層12の
表面の露光部分を除去し、まだ下部に残りのレジストを
有する第2層12のパターンを形成する。即ち、第4層
14の現像時はまだ第3層13が介在するために現像し
てもパターンニングされていないから、再び現像して第
2層12の露光された表面部分を除去する。しかし、第
1図(e)の工程で説明した紫外線露光では完全に下部
まで露光されず、第21ti12の露光下部にレジスト
残部12R(未露光部分)が残っている。
第1図(ロ)参照:次いで、第3層13および第4層1
4のパターンをマスクにして、第2層の残部12Rと第
1層11を一緒に酸素(02)イオンで垂直にリアクテ
ィブイオンエツチング(RIE)して、第3層13.第
2層12および第1層11からなるパターンを形成する
なお、上記第1図(g)に説明した第2層12の露光部
分の現像工程を省き、第2層12すべてを第1層11と
共にイオンエツチングのみにてエツチング除去する方法
を採っても良い。
以降は、この多層レジストパターンをマスクにして被エ
ッチ゛/グ膜2をエツチングして、高精度な微細パター
ンを精度良く形成する。
上記のような多層レジスト法によって多層レジストパタ
ーンを形成すれば、露光光線としてgvAまたはi線を
用いた紫外線露光法によっても線幅0.4μm以下の微
細パターンを精度良く形成することができる。
なお、この実施例は感光性レジスト膜としてポジ型を用
いた例であるが、解像度、コントラストの良いネガ型の
感光性レジスト膜であれば、同様に0.4μm以下の微
細パターンを精度良く形成することができる。
[発明の効果] 以上の説明から明らかなように、本発明にかかる製造方
法によれば紫外線露光法を用いて線幅0゜4μm以下の
微細パターンを精度良く形成することが可能になり、L
SIなど微細なサブミクロンパターンが必要な半導体装
置の量産化に大きく役立つものである。
【図面の簡単な説明】
第1図(a)〜(ロ)は本発明にかかる形成方法の工程
順断面図、 第2図は本発明にかかる形成力法の露光を示す図、第3
図(a)〜(f)は従来の形成方法の工程順断面図であ
る。 図において、 1は半導体基板、 2は被エツチング膜、 3は下層、 4は中間層、 5は上層、 11は第1層、 12は第2層、 13は第3層、 14は第4層、 2R は残部 を示している。 +発明jiff・p・3力級ル乏ハエ粁−1タ0博第1
II(予の2) 不発朔+Jl・p・)乃塵τ造。工社吋討飴mj11 
 図 (ろ/+1) 4発EJJl=7)・Pj形形成珪の[U六T図第2s 従来/l形^゛方2にのI百惜社励図 第3図(’f/ID gi/1万2区′)「3夫の工オシ【グ費ttφ6カG
σ第  3 図   くイ^2)

Claims (1)

  1. 【特許請求の範囲】  被エッチング膜上に第1層として酸素イオンエッチン
    グの可能な有機樹脂膜を塗布して固化し、第2層として
    感光性レジスト膜、第3層としてシリコン化合物を含有
    した膜、第4層として前記第2層と同じ感光性レジスト
    膜を順次に塗布して固化し、 次いで、光照射によって前記第4層を選択的に露光して
    、第4層を現像した後、該第4層をマスクにして第3層
    をイオンエッチングして第3層パターンを形成し、 次いで、前記第3層および第4層をマスクにして前記第
    2層および第1層をパターンニングして、第3層、第2
    層および第1層からなるレジストパターンを形成する工
    程が含まれてなることを特徴とする半導体装置の製造方
    法。
JP5928290A 1990-03-09 1990-03-09 半導体装置の製造方法 Pending JPH03261129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5928290A JPH03261129A (ja) 1990-03-09 1990-03-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5928290A JPH03261129A (ja) 1990-03-09 1990-03-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03261129A true JPH03261129A (ja) 1991-11-21

Family

ID=13108881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5928290A Pending JPH03261129A (ja) 1990-03-09 1990-03-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03261129A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018051A (ja) * 2014-07-08 2016-02-01 信越化学工業株式会社 多層膜形成方法及びパターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018051A (ja) * 2014-07-08 2016-02-01 信越化学工業株式会社 多層膜形成方法及びパターン形成方法

Similar Documents

Publication Publication Date Title
JP2803999B2 (ja) 半導体装置の微細パターン製造法
JPH075675A (ja) マスク及びその製造方法
JPS63170917A (ja) 微細パタ−ンの形成方法
JPH04301846A (ja) 露光用マスク基板の製造方法
JPH03261129A (ja) 半導体装置の製造方法
JP3110855B2 (ja) 投影露光用基板の製造方法とこの基板を用いたパターン形成方法
JPH02238457A (ja) 厚膜フォトレジストパターンの形成方法
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
JPH0451151A (ja) 位相シフトレチクルの製作方法
JPS609342B2 (ja) パタ−ンの作製法
JPH02156244A (ja) パターン形成方法
JPH03283418A (ja) レジストパターン形成方法
JP2666420B2 (ja) 半導体装置の製造方法
JPH09213609A (ja) 半導体装置の製造方法
JPH04194939A (ja) マスク形成方法およびパターン形成方法
JPH0513325A (ja) パターン形成方法
JP3238921B2 (ja) 半導体装置の製造方法
JPH03104113A (ja) レジストパターンの形成方法
JPH05144718A (ja) 半導体装置製造用の遮光性レジスト及び多層レジスト
JPS62183449A (ja) パタ−ン形成方法
JPS6236823A (ja) レジストパタ−ン形成方法
JPS62133455A (ja) パタ−ン形成方法
JPH0210358A (ja) 微細パターン形成方法
JPS6286824A (ja) 高解像度レジストパタ−ンニング方法
JPH03179444A (ja) レジストパターン形成方法