JPH06204130A - パターンの形成方法 - Google Patents

パターンの形成方法

Info

Publication number
JPH06204130A
JPH06204130A JP34756592A JP34756592A JPH06204130A JP H06204130 A JPH06204130 A JP H06204130A JP 34756592 A JP34756592 A JP 34756592A JP 34756592 A JP34756592 A JP 34756592A JP H06204130 A JPH06204130 A JP H06204130A
Authority
JP
Japan
Prior art keywords
film
antireflection film
silicon oxide
pattern
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34756592A
Other languages
English (en)
Inventor
Akira Tokui
晶 徳井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP34756592A priority Critical patent/JPH06204130A/ja
Publication of JPH06204130A publication Critical patent/JPH06204130A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 簡略なプロセスで寸法精度の高いレジストパ
ターンを得る。 【構成】 シリコン酸化膜11が形成される。シリコン
酸化膜11上にシリコン系有機材料よりなる反射防止膜
13が形成される。反射防止膜13上に所定のパターン
に従ってレジストパターン15が形成される。レジスト
パターン15をマスクとして反射防止膜13の露出部1
3bに酸素プラズマ処理が施される。レジストパターン
15をマスクとして反射防止膜13の露出部13aとシ
リコン酸化膜11とが同時に除去される。レジストパタ
ーン15と反射防止膜13の残存部13aとが同時に除
去される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パターンの形成方法に
関し、特に上層にシリコン酸化物を含む層をフォトリソ
グラフィを用いてパターニングするパターンの形成方法
に関するものである。
【0002】
【従来の技術】従来のパターン形成方法においては、基
板上にレジストをスピンコート(回転塗布)した後、レ
ジストに光を照射することによりレジストパターンが形
成される。このレジストパターンを用いて下層にエッチ
ングを施すことにより、下層が所定の形状に従ってパタ
ーニングされる。
【0003】ところが、基板上に凹凸があり、その凹凸
が非常に大きい場合には、レジストに光を照射する際、
光がレジスト下層の段差(下地段差)で反射などされる
ことによりレジストパターンの寸法精度が劣化する。か
かる下地段差によるレジストパターンの寸法精度への影
響を少なくするために、たとえば多層レジストプロセス
が用いられる。
【0004】図11は、多層レジストプロセスにおける
一工程を示す概略断面図である。図11を参照して、た
とえば、MOS(Metal Oxide Semiconductor )トラン
ジスタのゲート電極を形成する際には、まず素子分離酸
化膜203が形成されたシリコン基板201の表面上に
シリコン酸化膜205、多結晶シリコン膜207、金属
材料膜209およびシリコン酸化膜(SiO2 )211
が順次積層して形成される。このシリコン酸化膜211
の表面上に下層レジスト213と、その上に中間層21
5を介在して形成された上層レジスト217とからなる
多層レジストが形成される。
【0005】このような多層レジストプロセスにおいて
は、まず上層レジスト217が所望の形状にパターニン
グされ、この上層レジスト217のパターンがエッチン
グなどにより下層の多結晶シリコン膜207、金属材料
膜209などにトランスファーされて、ゲート電極が形
成される。この上層レジスト217は下地から分離され
た理想的条件下で露光・現像され、寸法精度の高い上層
レジストパターンが形成される。それゆえ、この上層レ
ジストパターンをマスクとして形成される多結晶シリコ
ン膜207および金属材料膜209よりなるゲート電極
も精度よく形成される。
【0006】しかし、上記の多層レジストプロセスでは
プロセスが非常に複雑となる。そこで、簡略なプロセス
で寸法精度の高いレジストパターンを形成する方法とし
て、反射防止膜の採用が考えられる。以下、反射防止膜
を採用した従来のパターンの形成方法について説明す
る。
【0007】図12〜図21は、反射防止膜を採用した
従来のパターンの形成方法を工程順に示す概略断面図で
ある。
【0008】まず図12を参照して、シリコン基板30
1の表面に各素子間を電気的に分離する素子分離酸化膜
303が形成される。この後、シリコン基板301の表
面全面に薄いシリコン酸化膜305、多結晶シリコン膜
307、金属材料膜309およびシリコン酸化膜311
が順次積層して形成される。
【0009】図13を参照して、シリコン酸化膜311
の表面全面にたとえば窒化チタン(TiN)、カーボ
ン、窒化シリコン(SiN)などの無機系材料よりなる
反射防止膜313がCVD(Chemical Vapor Depositio
n )あるいはスパッタ法により形成される。
【0010】図14を参照して、反射防止膜313の表
面全面にスピンコート法によりたとえばネガ型のフォト
レジスト膜315aが形成される。
【0011】図15を参照して、このフォトレジスト膜
315aの所望部分315bにフォトマスク321を用
いて露光光331が照射される。この露光光331の照
射時において、反射防止膜313が露光光301を吸収
するため、露光光301は下層のシリコン酸化膜311
へ透過することはない。よって、金属材料膜309が高
い反射率を有している場合でも、その影響を受けること
なくフォトレジスト膜315aの露光を行なうことが可
能となる。この後、フォトレジスト膜315aの露光さ
れた領域315b以外が除去される。
【0012】図16を参照して、これにより反射防止膜
313の表面上に所望の形状にパターニングされたレジ
ストパターン315が形成される。
【0013】図17を参照して、このレジストパターン
315をマスクとしてエッチングすることにより、無機
系材料よりなる反射防止膜313がパターニングされ
る。
【0014】図18を参照して、レジストパターン31
5を残した状態で、シリコン酸化膜311が所望の形状
にパターニングされる。
【0015】図19を参照して、さらにレジストパター
ン315を残した状態で金属材料膜309、多結晶シリ
コン膜307およびシリコン酸化膜305が順次所定の
形状にパターニングされる。この後、レジストパターン
315が除去される。
【0016】図20を参照して、無機材料よりなる反射
防止膜313がエッチングにより除去される。これによ
り図21に示すように多結晶シリコン膜307および金
属材料膜309よりなるゲート電極がゲート酸化膜30
5上に形成される。
【0017】なお、図21に示す状態からよりイオン注
入などの工程を経ることによりソース/ドレイン領域を
有するMOSトランジスタが形成される。
【0018】
【発明が解決しようとする課題】このように従来のパタ
ーン形成方法では、反射防止膜313が採用される。こ
の反射防止膜313はフォトレジスト膜315aの露光
時に露光光331を吸収する。このため、透明度の高い
シリコン酸化膜311へ光が透過することはない。ゆえ
にシリコン酸化膜311の下層にあり、露光光331の
波長に対して高い反射率を有する金属材料膜309へ露
光光331が達することはない。よって、金属材料膜3
09で反射した光により、レジストパターン315のパ
ターン形状が影響を受けることはない。したがって、寸
法精度の高いレジストパターン315を形成することが
できる。
【0019】しかし、従来のパターン形成方法において
は、反射防止膜313に窒化チタン、カーボンなどの無
機系材料が採用されている。レジストパターン315を
マスクとしてこの無機系材料の反射防止膜313および
その下層を除去する際には、一旦反射防止膜313を除
去した後、エッチング条件を変えて反射防止膜313下
層のシリコン酸化膜311を除去する必要がある。すな
わち、無機系材料よりなる反射防止膜313とシリコン
酸化膜311とは、エッチング特性が異なるため、両層
313、311を個別にエッチング除去しなければなら
ない。また、レジストパターン315の除去時において
も、一旦レジストパターン315を除去した後、エッチ
ング条件を変えて反射防止膜313を除去する必要があ
る。すなわち、レジストパターン315と反射防止膜3
13とはエッチング特性が異なるため、両層315、3
13は個別にエッチングしなければならない。このよう
に、従来のパターン形成方法では、レジストパターンを
形成した後の各膜の除去工程が煩雑になるという問題点
があった。
【0020】また、窒化チタンやカーボンなどの無機系
材料よりなる反射防止膜313はCVDあるいはスパッ
タ法により形成される。このため、反射防止膜313の
形成にはCVDあるいはスパッタのための高価な真空装
置が必要となる。
【0021】本発明は、上記のような問題点を解決する
ためになされたもので、簡略なプロセスで寸法精度の高
いレジストパターンを得ることを目的とする。
【0022】
【課題を解決するための手段】本発明は、上層にシリコ
ン酸化物を含む層をフォトリソグラフィを用いてパター
ニングするパターンの形成方法であって、以下の工程を
備えている。
【0023】まずシリコン酸化膜が形成される。そして
シリコン酸化膜上にシリコン系有機材料よりなる反射防
止膜が形成される。そして反射防止膜上に所定のパター
ンに従ってフォトレジスト膜が形成される。そしてフォ
トレジスト膜をマスクとして反射防止膜に酸素プラズマ
処理が施される。そしてフォトレジスト膜をマスクとし
てフォトレジスト膜から露出する反射防止膜とシリコン
酸化膜とが除去される。そしてマスクとして用いられた
フォトレジスト膜と残存した反射防止膜とが除去され
る。
【0024】
【作用】本発明のパターンの形成方法では、反射防止膜
上でフォトレジスト膜が所定のパターンに従って形成さ
れる。このため、フォトレジスト膜の露光時において反
射防止膜が露光光を吸収する。したがって、露光光が反
射防止膜の上層へ反射あるいは下層へ透過されることは
抑制される。従って、フォトレジスト膜の寸法精度は高
くなる。
【0025】また、反射防止膜はシリコン系有機材料よ
りなっている。この反射防止膜に酸素プラズマ処理が施
されると、反射防止膜のエッチング特性は実質的にシリ
コン酸化物と同じになる。このため、反射防止膜とその
下層のシリコン酸化物とは同一のエッチング条件で除去
できる。よって、反射防止膜とシリコン酸化膜とは同時
に除去可能となる。また、フォトレジスト膜は一般に有
機材料よりなっている。このため、フォトレジスト膜と
その下層の反射防止膜とは同一の条件で除去できる。よ
って、フォトレジスト膜と反射防止膜とは同時に除去可
能となる。このように、従来のパターン形成方法では個
別に除去されていた各層を本発明では各々同時に除去す
ることができる。したがって、パターンの形成工程の簡
略化を図ることができる。
【0026】さらに、反射防止膜に用いられるシリコン
系有機材料は、一般にフォトレジスト膜に用いられる材
料である。このため、この反射防止膜の形成においては
簡便で安定した薄膜形成法である回転塗布法を用いるこ
とができる。よって、従来のCVDあるいはスパッタの
ための高価な真空装置に比較して本発明では装置の簡便
化を図ることもできる。
【0027】
【実施例】以下、本発明のパターンの形成方法について
図を用いて説明する。
【0028】図1〜図9は、本発明の一実施例における
パターンの形成方法を工程順に示す概略断面図である。
まず図1を参照して、たとえばMOSトランジスタのゲ
ート電極の形成工程について説明する。まず分離酸化膜
3が形成されたシリコン基板1の表面上に、シリコン酸
化膜5、多結晶シリコン膜7、金属材料膜9およびシリ
コン酸化膜11が順次積層して形成される。
【0029】図2を参照して、シリコン酸化膜11の表
面上にスピンコート法によりシリコン系有機材料よりな
る反射防止膜13が形成される。この反射防止膜13に
は、たとえば
【0030】
【化1】 の組成のものが用いられる。なお、R1 、R2 、R3
4 、R5 は、炭素(C)、酸素(O)、窒素(N)、
水素(H)などよりなり、シリコン(Si)を含んでい
てもよい。
【0031】図3を参照して、反射防止膜13の表面全
面にスピンコート法によりフォトレジスト膜15aが塗
布される。
【0032】図4を参照して、フォトレジスト膜15a
の露光されるべき領域15bにフォトマスク21により
露光光31が照射される。この露光光31は、露光波長
として、たとえばKrFエキシマ光(λ=248nm)
が用いられる。この露光の際、シリコン系有機材料より
なる反射防止膜13には、上記の組成のもののうちKr
F波長に対し高い吸収特性を示すものが用いられる。こ
のため露光されるべき領域15bに照射された露光光3
1は反射防止膜13で吸収される。すなわち、反射防止
膜13に達した露光光31は、反射防止膜13の上層へ
反射あるいは下層へ透過されることはない。よって、フ
ォトレジスト膜15aの下層における露光光31の反射
や干渉の影響がなくなり、露光エネルギが安定となる。
この後、アルカリ現像によりフォトレジスト膜15aが
溶かされる。
【0033】図5を参照して、フォトレジスト膜15a
には、たとえばネガ型レジストが用いられているため、
アルカリ現像により露光部以外が溶かされ、レジストパ
ターン15が形成される。このレジストパターン15
は、露光時において、露光光の反射および干渉の影響を
受けず安定した露光エネルギで露光されるため、高い寸
法精度を有する。レジストパターン15の形成により、
反射防止膜13の表面が露出する。
【0034】図6を参照して、露出する反射防止膜13
の表面に酸素(O2 )プラズマ処理が施される。これに
より、反射防止膜13の露出部13bのみ選択的に酸化
される。この酸素プラズマ処理により反射防止膜13の
露出部13bは無機系の膜に変質し、そのエッチング特
性は、下層のシリコン酸化膜11と実質的に同等とな
る。この後、レジストパターン15をマスクとして露出
する反射防止膜13bとシリコン酸化膜11とがエッチ
ング除去される。この際、反射防止膜の露出部13bと
シリコン酸化膜11とは、エッチング特性が実質的に同
等であるため、同一のエッチング条件でエッチングする
ことが可能である。よって、同時に反射防止膜の露出部
13bとシリコン酸化膜11とを除去することができ
る。
【0035】図7を参照して、このエッチングにより、
シリコン酸化膜11が所定の形状にパターニングされ
る。
【0036】図8を参照して、レジストパターン15を
残した状態で金属材料膜9、多結晶シリコン膜7および
シリコン酸化膜5が順次エッチング除去される。これに
より、多結晶シリコン膜7と金属材料膜9とからなる所
定の形状にパターニングされたゲート電極7、9がゲー
ト酸化膜5の表面上に形成されることとなる。この後、
レジストパターン15と反射防止膜13aが除去され
る。一般にレジストパターン15は有機材料より形成さ
れる。このため、レジストパターン15とシリコン系有
機材料よりなる反射防止膜13aとを同一条件で除去す
ることが可能である。よって、レジストパターン15と
反射防止膜13aを同時に除去することができる。この
レジストパターン15と反射防止膜13aの除去により
図9に示す状態となる。
【0037】本発明のパターン形成方法においては、反
射防止膜13にシリコン系有機材料が用いられている。
このため、本発明のパターン形成方法においては、従来
例に比較して、フォトレジストのパターニング後の工程
の省略化を図ることができる。以下、そのことについて
詳細に説明する。
【0038】図10(a)、(b)は、従来例および本
発明例におけるフォトレジストのパターニング後の工程
を模式的に示すブロック図である。まず図10(a)を
参照して、従来例においては、反射防止膜に無機系材料
が用いられている。この無機系材料には、露光光の波長
に対して高い吸収特性を有する材料であることを考慮し
て、窒化チタン、カーボンなどが用いられる。このた
め、反射防止膜とシリコン酸化膜(SiO2 )膜を同時
にエッチングできない。よって、無機系反射防止膜のエ
ッチング(step112)とシリコン酸化膜(SiO
2 )膜のエッチング(step113)とは別個に行な
われる。また、反射防止膜は無機系材料よりなっている
ため、フォトレジストの除去時にフォトレジストと同時
に除去することができない。したがって、フォトレジス
トの除去(step114)と無機系反射防止膜のエッ
チング(step115)とは別個に行なわれる。
【0039】次に図10(b)を参照して、これに対し
て、本発明例においては反射防止膜にシリコン系有機材
料が用いられている。このシリコン系有機材料に酸素
(O2)プラズマ処理が施されることにより(step
102)、反射防止膜のエッチング特性がシリコン酸化
膜と実質的に同等となる。このため、反射防止膜の下層
のシリコン酸化膜(SiO2 )と同時にエッチングでき
る(step103)。また、フォトレジストは、一般
に有機系材料よりなる。このため、フォトレジストと残
存したシリコン系有機材料よりなる反射防止膜とは同時
に除去することができる(step104)。
【0040】上記より、フォトレジストのパターニング
(step101、111)後の工程において、本発明
のパターン形成方法では、従来例に比較して工程の省略
化を図ることができる。
【0041】また、反射防止膜に用いられるシリコン系
有機材料は、一般にフォトレジスト膜に用いられる材料
である。このため、この反射防止膜の形成においては、
簡便で安定した薄膜形成法である回転塗布法を用いるこ
とができる。よって、従来のCVDあるいはスパッタの
ための高価な真空装置に比較して装置の簡便化を図るこ
ともできる。
【0042】
【発明の効果】本発明のパターンの形成方法では、反射
防止膜上でフォトレジスト膜が所定のパターンに従って
形成される。この反射防止膜により露光時の露光光の反
射・透過が抑制されるため、寸法精度の高いフォトレジ
スト膜を得ることができる。
【0043】また、反射防止膜はシリコン系有機材料よ
りなっている。このため、反射防止膜とその下層のシリ
コン酸化膜とは同時にエッチング除去できる。またフォ
トレジスト膜と反射防止膜とを同時にエッチング除去す
ることも可能である。したがってパターンの形成工程の
簡略化を図ることができる。
【0044】さらに、シリコン系有機材料よりなる反射
防止膜は簡便で安定した薄膜形成法である回転塗布法に
より形成することができる。したがって、装置の簡便化
を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例におけるパターン形成方法の
第1工程を示す概略断面図である。
【図2】本発明の一実施例におけるパターン形成方法の
第2工程を示す概略断面図である。
【図3】本発明の一実施例におけるパターン形成方法の
第3工程を示す概略断面図である。
【図4】本発明の一実施例におけるパターン形成方法の
第4工程を示す概略断面図である。
【図5】本発明の一実施例におけるパターン形成方法の
第5工程を示す概略断面図である。
【図6】本発明の一実施例におけるパターン形成方法の
第6工程を示す概略断面図である。
【図7】本発明の一実施例におけるパターン形成方法の
第7工程を示す概略断面図である。
【図8】本発明の一実施例におけるパターン形成方法の
第8工程を示す概略断面図である。
【図9】本発明の一実施例におけるパターン形成方法の
第9工程を示す概略断面図である。
【図10】従来例と本発明例におけるフォトレジストの
パターニング後の工程を模式的に示すブロック図であ
る。
【図11】多層レジストプロセスの一工程を示す概略断
面図である。
【図12】従来のパターン形成方法の第1工程を示す概
略断面図である。
【図13】従来のパターン形成方法の第2工程を示す概
略断面図である。
【図14】従来のパターン形成方法の第3工程を示す概
略断面図である。
【図15】従来のパターン形成方法の第4工程を示す概
略断面図である。
【図16】従来のパターン形成方法の第5工程を示す概
略断面図である。
【図17】従来のパターン形成方法の第6工程を示す概
略断面図である。
【図18】従来のパターン形成方法の第7工程を示す概
略断面図である。
【図19】従来のパターン形成方法の第8工程を示す概
略断面図である。
【図20】従来のパターン形成方法の第9工程を示す概
略断面図である。
【図21】従来のパターン形成方法の第10工程を示す
概略断面図である。
【符号の説明】
11 シリコン酸化膜 13 反射防止膜 13a 残存部 13b 露出部 15 レジストパターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上層にシリコン酸化物を含む層をフォト
    リソグラフィを用いてパターニングするパターンの形成
    方法であって、 シリコン酸化膜を形成する工程と、 前記シリコン酸化膜上にシリコン系有機材料よりなる反
    射防止膜を形成する工程と、 前記反射防止膜上に所定のパターンに従ってフォトレジ
    スト膜を形成する工程と、 前記フォトレジスト膜をマスクとして前記反射防止膜に
    酸素プラズマ処理を施す工程と、 前記フォトレジスト膜をマスクとして前記フォトレジス
    ト膜から露出する前記反射防止膜と前記シリコン酸化膜
    とを除去する工程と、 前記マスクとして用いられた前記フォトレジスト膜と残
    存した前記反射防止膜とを除去する工程とを備えた、パ
    ターンの形成方法。
JP34756592A 1992-12-28 1992-12-28 パターンの形成方法 Withdrawn JPH06204130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34756592A JPH06204130A (ja) 1992-12-28 1992-12-28 パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34756592A JPH06204130A (ja) 1992-12-28 1992-12-28 パターンの形成方法

Publications (1)

Publication Number Publication Date
JPH06204130A true JPH06204130A (ja) 1994-07-22

Family

ID=18391085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34756592A Withdrawn JPH06204130A (ja) 1992-12-28 1992-12-28 パターンの形成方法

Country Status (1)

Country Link
JP (1) JPH06204130A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869365A (en) * 1996-10-03 1999-02-09 Nec Corporation Method of forming T electrode in field effect transistor
US5981359A (en) * 1996-10-21 1999-11-09 Nec Corporation Method of manufacturing semiconductor device having isolation film on SOI substrate
US6701941B1 (en) 1997-05-09 2004-03-09 Semitool, Inc. Method for treating the surface of a workpiece
US6830628B2 (en) 1997-05-09 2004-12-14 Semitool, Inc. Methods for cleaning semiconductor surfaces
US6869487B1 (en) 1997-05-09 2005-03-22 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
US7264680B2 (en) 1997-05-09 2007-09-04 Semitool, Inc. Process and apparatus for treating a workpiece using ozone
US7404863B2 (en) 1997-05-09 2008-07-29 Semitool, Inc. Methods of thinning a silicon wafer using HF and ozone
JP2010109373A (ja) * 2008-11-03 2010-05-13 Lam Res Corp 二重層マスク、三重層マスクのcd制御

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869365A (en) * 1996-10-03 1999-02-09 Nec Corporation Method of forming T electrode in field effect transistor
US5981359A (en) * 1996-10-21 1999-11-09 Nec Corporation Method of manufacturing semiconductor device having isolation film on SOI substrate
US6701941B1 (en) 1997-05-09 2004-03-09 Semitool, Inc. Method for treating the surface of a workpiece
US6830628B2 (en) 1997-05-09 2004-12-14 Semitool, Inc. Methods for cleaning semiconductor surfaces
US6843857B2 (en) 1997-05-09 2005-01-18 Semitool, Inc. Methods for cleaning semiconductor surfaces
US6869487B1 (en) 1997-05-09 2005-03-22 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
US7264680B2 (en) 1997-05-09 2007-09-04 Semitool, Inc. Process and apparatus for treating a workpiece using ozone
US7404863B2 (en) 1997-05-09 2008-07-29 Semitool, Inc. Methods of thinning a silicon wafer using HF and ozone
JP2010109373A (ja) * 2008-11-03 2010-05-13 Lam Res Corp 二重層マスク、三重層マスクのcd制御

Similar Documents

Publication Publication Date Title
US6593041B2 (en) Damascene extreme ultraviolet lithography (EUVL) photomask and method of making
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
US5928817A (en) Method of protecting an EUV mask from damage and contamination
JPS6323657B2 (ja)
US11143949B2 (en) Photomask blank, method of manufacturing photomask, and photomask
JP2924791B2 (ja) フォトマスク及びフォトマスクの製造方法
JPH06204130A (ja) パターンの形成方法
US20040241559A1 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US6187687B1 (en) Minimization of line width variation in photolithography
JPH06301195A (ja) 位相シフトフォトマスクの修正方法
US7883835B2 (en) Method for double patterning a thin film
US6534225B2 (en) Tapered ion implantation with femtosecond laser ablation to remove printable alternating phase shift features
JPH08139011A (ja) 半導体の感光膜形成方法
US6709986B2 (en) Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam
JPS58136029A (ja) パタ−ン形成法
JPH0458167B2 (ja)
JP6944255B2 (ja) 転写用マスクの製造方法、および半導体デバイスの製造方法
JP2001326173A (ja) パターン形成方法
JPH0314172B2 (ja)
JPS62195125A (ja) 微細パタ−ンの形成方法
JP3608978B2 (ja) 半導体装置の製造方法
KR100269519B1 (ko) 금속층 상에 포토레지스트 패턴을 형성하는 방법과 이를 이용한 액정표시장치 제조방법
JP3167398B2 (ja) 半導体装置の製造方法
KR100415099B1 (ko) 반도체 소자의 반사 방지막 형성방법_
JPS59165459A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307