JP2010109373A - 二重層マスク、三重層マスクのcd制御 - Google Patents

二重層マスク、三重層マスクのcd制御 Download PDF

Info

Publication number
JP2010109373A
JP2010109373A JP2009251663A JP2009251663A JP2010109373A JP 2010109373 A JP2010109373 A JP 2010109373A JP 2009251663 A JP2009251663 A JP 2009251663A JP 2009251663 A JP2009251663 A JP 2009251663A JP 2010109373 A JP2010109373 A JP 2010109373A
Authority
JP
Japan
Prior art keywords
etching
layer
mask layer
functional organic
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009251663A
Other languages
English (en)
Inventor
Gerardo A Delgadino
ヘラルド・エー.デルガディーノ
Robert C Hefty
ロバート・シー.・ヘフティー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2010109373A publication Critical patent/JP2010109373A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】パターンつきフォトレジストマスクと、その下に配された中間マスク層と、その下に配された機能性有機質マスク層と、その下に配されたエッチング層とによって形成されるスタックにおいてエッチング層内のエッチング構成の限界寸法を制御するための方法を提供する。
【解決手段】中間マスク層416は、パターンつきフォトレジストマスク420に対して選択的にエッチングすることによって開口される。機能性有機質マスク層412の開口は、COSを含む開口ガスを流すこと、プラズマを発生させること、および開口ガスを流すことを停止する工程とを含んでいる。その後エッチング層408は、所望の寸法にエッチングされる。
【選択図】図4D

Description

本発明は、半導体デバイスの作成時にマスクを通してエッチング層をエッチングすることに関する。より具体的には、本発明は、半導体デバイスの作成時にエッチング構成の限界寸法(CD)を制御することに関する。
半導体ウエハの作成時には、パターンマスクによって半導体デバイスの構成(feature)が画定される。
密度を増大させるために、構成の大きさが縮小される。これは、構成のCDを縮小することによって達成されえるが、これには、解像度、精度、および確度の向上が必要とされる。
以上を実現するため、そして本発明の目的にしたがって、パターンつきフォトレジストマスクと、その下に配された中間マスク層と、その下に配された機能性有機質マスク層と、その下に配されたエッチング層とによって形成されるスタックにおいてエッチング層内のエッチング構成のCDを制御するための方法が提供される。中間マスク層は、パターンつきフォトレジストマスクに関して、中間マスク層を選択的にエッチングすることによって開口される。機能性有機質マスク層は、開口される。機能性有機質マスク層の開口は、COSを含む開口ガスを流すこと、プラズマを発生させること、および開口ガスを流すことを停止することを含む。エッチング層は、エッチングされる。
本発明の別の態様では、パターンつきフォトレジストマスクの下の中間マスク層の下の機能性有機質層内のエッチング構成のCDを制御する方法が提供される。中間マスク層は、パターンつきフォトレジストマスクに対して開口される。機能性有機質層は、エッチングされ、該エッチングは、COSを含むエッチングガスを流す工程と、プラズマを発生させる工程と、エッチングガスを流すことを停止する工程とを含む。
本発明の別の態様では、パターンつきフォトレジストマスクと、その下に配された中間マスク層と、その下に配された機能性有機質マスク層と、その下に配されたエッチング層とによって形成されるスタックにおいてエッチング層内のエッチング構成のCDを制御するための装置が提供される。プラズマ処理チャンバが提供され、該チャンバは、プラズマ処理チャンバの外周部を形成するチャンバ壁と、プラズマ処理チャンバの外周部内でウエハを支えるための基板サポートと、プラズマ処理チャンバの外周部内の圧力を調整するための圧力調整器と、プラズマを維持するためにプラズマ処理チャンバの外周部に電力を提供するための少なくとも1つの電極と、プラズマ処理チャンバの外周部にガスを提供するためのガス入口と、プラズマ処理チャンバの外周部からガスを排出させるためのガス出口とを含む。ガス入口には、ガス源が流体接続されており、該ガス源は、中間マスク層開口ガス源と、COSガス源と、エッチング層エッチングガス源とを含む。ガス源および少なくとも1つの電極には、コントローラが制御可能な方法で接続され、該コントローラは、少なくとも1つのプロセッサと、コンピュータ可読媒体とを含む。コンピュータ可読媒体は、中間マスク層を開口するためのコンピュータ可読コードと、機能性有機質マスク層を開口するためのコンピュータ可読コードとを含み、機能性有機質マスク層を開口するためのコンピュータ可読コードは、COSガス源から流されるCOSを含む開口ガスを流すためのコンピュータ可読コードと、開口ガス混合からプラズマを発生させるためのコンピュータ可読コードと、エッチング層が完全にエッチングされる前に、処理チャンバに開口ガスを流し込むことを停止するためのコンピュータ可読コードとを含む。コンピュータ可読媒体は、さらに、エッチング層をエッチングするためのコンピュータ可読コードを含む。
本発明のこれらの特徴およびその他の特徴は、以下の本発明の詳細な説明において、添付の図面との関連のもとで、より詳しく説明される。
本発明は、限定目的ではなく例示目的で、添付の図面に示されている。図中、類似の参照符号は、類似の要素を示すものとする。
本発明の実施形態の上位レベルフローチャートである。 エッチングに使用されえるプラズマ処理チャンバの概略図である。 本発明の実施形態で使用されるコントローラを実装するのに適したコンピュータシステムを図示している。 本発明の実施形態で使用されるコントローラを実装するのに適したコンピュータシステムを図示している。 本発明の実施形態にしたがって処理されるスタックの概略図である。 本発明の実施形態にしたがって処理されるスタックの概略図である。 本発明の実施形態にしたがって処理されるスタックの概略図である。 本発明の実施形態にしたがって処理されるスタックの概略図である。 COS添加物によって機能性有機質層を開口する工程の、より詳細なフローチャートである。
本発明は、添付の図面に示された幾つかの好ましい実施形態を参照にして詳細に説明される。以下の説明では、本発明の完全な理解を可能にするために、多くの詳細が特定されている。しかしながら、当業者には明らかなように、本発明は、これらの一部または全部の詳細を特定しなくても実施されえる。また、本発明を不必要に不明瞭にするのを避けるため、周知のプロセスス工程および/または構造は詳細に説明されていない。
理解を促進するため、図1は、本発明の実施形態で使用されるプロセスの上位レベルフローチャートである。パターンつきフォトレジストマスクを上に配された中間マスク層を上に配された機能性有機質層を上に配されたエッチング層を伴う基板が、エッチングチャンバに入れられる(工程104)。中間マスク層が、開口される(工程108)。機能性有機質層は、COS(硫化カルボニル)を添加物として伴う開口ガスを使用して開口される(工程112)。機能性有機質層を通してエッチング層内に構成がエッチングされる(工程116)。次いで、エッチングチャンバから基板が取り除かれる(工程120)。
図2は、本発明を実施するために使用されえるエッチングリアクタの概略図である。本発明の1つまたは2つ以上の実施形態では、エッチングリアクタ200は、チャンバ壁250内に、上部中央電極206と、上部外側電極204と、底部中央電極208と、底部外側電極210とを含む。上部絶縁体リング207が、上部中央電極206を上部外側電極204から絶縁する。底部絶縁体リング212が、底部中央電極208を底部外側電極210から絶縁する。また、エッチングリアクタ200内では、底部中央電極208の上に基板280も配置される。必須ではないが、底部中央電極208は、基板280を保持するための適切な基板チャックメカニズム(例えば静電的クランプ、機械的クランプなど)を組み入れている。
エッチングリアクタ200には、ガス源224が接続され、該ガス源224は、エッチングプロセス時にエッチングリアクタ200のプラズマ領域240にエッチングガスを供給する。この例では、ガス源224は、開口ガス源262と、中間マスク層開口ガス源264と、エッチングガス源266と、一例ではCD構成を制御するために使用されるガスを提供するCOS源268とを含む。CD制御プロセスは、CDを縮小させるために使用されえる。
電極204、206、208、210に電力を提供するために、バイアスRF源248、第1の励起RF源252、および第2の励起RF源256が、コントローラ235を通してエッチングリアクタ200に電気的に接続される。バイアスRF源248は、バイアスRF電力を生成し、そのバイアスRF電力をエッチングリアクタ200に供給する。好ましくは、バイアスRF電力は、1キロヘルツ(kHz)と10メガヘルツ(MHz)との間の周波数を有する。より好ましくは、バイアスRF電力は、1MHzと5MHzとの間の周波数を有する。よりさらに好ましくは、バイアスRF電力は、約2MHzの周波数を有する。
第1の励起RF源252は、ソースRF電力を生成し、そのソースRF電力をエッチングリアクタ200に供給する。好ましくは、このソースRF電力は、バイアスRF電力より大きい周波数を有する。より好ましくは、このソースRF電力は、10MHzと40MHzとの間の周波数を有する。最も好ましくは、このソースRF電力は、27MHzの周波数を有する。
第2の励起RF源256は、第1の励起RF源252によって生成されるRF電力に追加で別のソースRF電力を生成し、そのソースRF電力をエッチングリアクタ200に供給する。好ましくは、このソースRF電力は、バイアスRF源および第1のRF励起源より大きい周波数を有する。より好ましくは、第2の励起RF源は、40MHz以上の周波数を有する。最も好ましくは、このソースRF電力は、60MHzの周波数を有する。
様々な組み合わせの上部電極および底部電極に、異なるRF信号を供給することが可能である。好ましくは、エッチングされる材料を上に置かれるこの例では底部中央電極208である底部電極を通してRFの最低周波数が印加されることが望ましい。
コントローラ235は、ガス源224、バイアスRF源248、第1の励起RF源252、および第2の励起RF源256に接続される。コントローラ235は、エッチングリアクタ200内へのエッチングガスの流れはもちろん、3つのRF源248、252、256からのRF電力の生成、電極204、206、208、210、および排出ポンプ220も制御する。
この例では、プラズマおよびガスの閉じ込めを可能にするために、閉じ込めリング202が提供される。プラズマおよびガスは、閉じ込めリングの間を通り抜けて排出ポンプによって排出される。
図3Aおよび図3Bは、本発明の1つまたは2つ以上の実施形態で使用されるコントローラ235を実装するのに適したコンピュータシステムを図示している。図3Aは、コンピュータシステム300として可能な1つの物理的形態を示している。もちろん、コンピュータシステムは、集積回路、プリント回路基板、および小型携帯端末から巨大スーパーコンピュータに到る多くの物理的形態をとりえる。コンピュータシステム300は、モニタ302、ディスプレイ304、筐体306、ディスクドライブ308、キーボード310、およびマウス312を含む。ディスク314は、コンピュータシステム300との間でデータをやりとりするために使用されるコンピュータ可読媒体である。
図3Bは、コンピュータシステム300のブロック図の一例である。システムバス320には、種々様々なサブシステムが取り付けられる。プロセッサ322(中央演算処理装置、即ちCPUとも称される)は、メモリ324を含むストレージデバイスに接続される。メモリ324は、ランダムアクセスメモリ(RAM)および読み出し専用メモリ(ROM)を含む。当該分野で周知のように、ROMは、CPUに対してデータおよび命令を単方向的に伝送する働きをし、RAMは、一般に、データおよび命令を双方向的に伝送するために使用される。これらのメモリは、いずれのタイプも、後述される任意の適切なコンピュータ可読媒体を含みえる。CPU322には、固定ディスク326も双方向的に接続され、これは、追加のデータストレージ容量を提供し、やはり、後述される任意のコンピュータ可読媒体を含みえる。固定ディスク326は、プログラムやデータなどを格納するために使用されてよく、一般に、一次ストレージより低速な二次ストレージ媒体(ハードディスクなど)である。なお、固定ディスク326内に保持される情報は、もし適切であれば、メモリ324内の仮想メモリとして標準的な形で組み入れ可能であることがわかる。取り外し可能ディスク314は、後述される任意のコンピュータ可読媒体の形態をとりえる。
CPU322は、ディスプレイ304、キーボード310、マウス312、およびスピーカ330などの様々な入出力デバイスにも接続される。一般に、入出力デバイスは、ビデオディスプレイ、トラックボール、マウス、キーボード、マイクロフォン、タッチセンサ式ディスプレイ、トランスデューサカード読み取り装置、磁気テープもしくは紙テープ読み取り装置、タブレット、スタイラス、音声もしくは手書き文字認識装置、バイオメトリック読み取り装置、またはその他のコンピュータのうちの任意であってよい。CPU322は、ネットワークインターフェース340を使用して別のコンピュータまたは通信ネットワークに随意に接続されえる。このようなネットワークインターフェースがあれば、CPUは、上述された方法の工程を実施する過程において、ネットワークから情報を受信可能である、またはネットワークに情報を出力可能であると考えられる。さらに、本発明の方法の実施形態は、CPU322上のみで実行されてもよいし、または処理の一部を共有するリモートCPUと連携してインターネットなどのネットワークを通じて実行されてもよい。
また、本発明の実施形態は、さらに、様々なコンピュータ実行動作を実施するためのコンピュータコードを記録されたコンピュータ可読媒体を伴うコンピュータストレージ製品に関する。媒体およびコンピュータコードは、本発明の目的のために特別に設計および構成されたものであってもよいし、またはコンピュータソフトウェア分野の当業者にとって周知で尚且つ利用可能なものであってもよい。有形なコンピュータ可読媒体の例は、ハードディスク、フロッピィディスク、および磁気テープなどの磁気媒体、CD−ROMおよびホログラフィックデバイスなどの光媒体、フロプティカルディスクなどの光磁気媒体、ならびに特定用途向け集積回路(ASIC)、プログラム可能論理デバイス(PLD)、ROMデバイス、およびRAMデバイスなどプログラムコードの格納および実行のために特別に構成されたハードウェアデバイスを含むが、これらに限定されない。コンピュータコードの例は、コンパイラによって生成されるなどのマシンコード、およびインタープリタを使用してコンピュータによって実行される高水準コードを含むファイルを含む。コンピュータ可読媒体は、搬送波に組み込まれたコンピュータデータ信号によって伝送され尚且つプロセッサによって実行可能な一連の命令を表すコンピュータコードであってもよい。
実施例
本発明の理解を促すため、三重層マスクの実施例では、図4Aは、パターンつきフォトレジストマスク420を上に提供された中間マスク層416を上に提供された機能性有機質層412を上に提供されたエッチング層408を上に提供された基板404を伴うスタック400の概略断面図である。本発明のこの実施形態では、基板404は、シリコンウエハであり、エッチング層408は、ドープされたまたは非ドープの酸化シリコンなどの誘電体層である。本発明のこの実施形態では、機能性有機質層412は、非晶質炭素を含まないポリマである。本発明のこの実施形態では、中間マスク層416は、シリコンを含有する有機質反射防止膜(SiARC)である。
基板404、エッチング層408、機能性有機質層412、中間マスク層416、およびパターンつきフォトレジストマスク420は、エッチングリアクタ200に入れられる(工程104)。中間マスク層416は、図4Bに示されるように、パターンつきフォトレジストマスクに関して中間マスク層416をパターン化するために、パターンつきフォトレジストマスク420を通して選択的に開口される(工程108)。
中間マスク層をエッチングまたは開口するための代表的なレシピでは、100sccmのCF4、75sccmのCHF3、および6sccmのO2を含む開口ガスが、100ミリトールの圧力でチャンバに提供される。開口ガスをプラズマにするために、60MHzRFで800ワットが提供される。中間マスク層が開口されると、開口ガスの流れは停止される。中間マスク層のための開口ガスには、一般に、フッ化炭素ガスが使用される。
機能性有機質層は、COS添加物を伴う開口ガスを使用してエッチングまたは開口される(工程112)。図5は、COS添加物を使用して機能性有機質層を開口する工程の、より詳細なフローチャートである。COS添加物を伴う開口ガスが、エッチングチャンバに流し込まれる(工程504)。この実施例では、400sccmのN2、400sccmのH2、および20sccmのCOSを含む開口ガスが、40ミリトールの圧力でチャンバに提供される。
機能性有機質層開口ガスの別の例では、100sccmのN2、20sccmのO2、および20sccmのCOSを含むガスが、20ミリトールの圧力で提供される。これらの例では、COSの流量の、開口ガスの総流量に対する比は、それぞれ1:41および1:7である。好ましくは、COSの流量の、開口ガスの総流量に対する比は、1:2と1:160との間である。より好ましくは、COSの流量の、開口ガスの総流量に対する比は、1:3から1:80である。最も好ましくは、COSの流量の、開口ガスの総流量に対する比は、1:5から1:50である。また、開口ガスは、有機材料を開口するために使用されるO2またはCO2またはNH3またはN2またはCOおよびH2の成分を有すると考えられる。
開口ガスは、プラズマにされる(工程508)。COS含有ガスをプラズマにするために、60MHzRFで600ワットが提供される。この例では、プラズマは、ガス調整を伴わない定常状態のプラズマである。本発明の実施形態では、COSは、特徴の側壁沿いに有機質の側壁を形成する。プラズマは、中間マスク層に対して機能性有機質層を選択的に開口するために使用される。図4Cは、開口プロセスによって機能性有機質層412内に特徴が開口された後における、スタック400の概略断面図である。機能性有機質層412内に特徴が開口されると、COS添加物を伴う開口ガスの流れが停止される(工程512)。この工程時には、大抵、パターンつきフォトレジスト(PR)層が完全に除去される。このプロセス時には、基板チャックメカニズムは、任意の温度に維持されえる。好ましくは、基板チャックメカニズムの温度は、摂氏5度より高く維持される。より好ましくは、基板チャックメカニズムの温度は、摂氏20度より高く維持される。最も好ましくは、基板チャックメカニズムの温度は、摂氏60度より高く維持される。本発明の実施形態は、より低い基板温度でも機能しえるが、その他のプロセスが、このような高温では機能しないと考えられる。
開口された機能性有機質層を通してエッチング層内に特徴がエッチングされる(工程116)。使用されるレシピは、エッチングされるべき材料の種類に依存する。TEOS、BPSG、low−k誘電体、FSG、SiNなどには、異なるプロセスレシピが必要とされるであろう。
一例では、機能性有機質層開口ガスは、ハロゲンフリーである。ハロゲンが使用されるかどうかは、機能性有機質層の材料に依存する。ハロゲンフリーの開口ガスは、シリコンを含有しない機能性有機質層を開口することができる。機能性有機質層がシリコン成分を有する別の例では、開口ガスは、ハロゲン成分を有する。中間マスク層(416)に対して十分な選択性を有するためには、ハロゲン組成を正しく調整する必要がある。
図4Dは、エッチング層408内に特徴をエッチングされた後における、スタックの概略断面図である。中間マスク層416は、エッチング層408と同じ材料であってよく、またはエッチング層408と同様のエッチング特性を有してよい。機能性有機質層412は、エッチング層408と異なるエッチング特性を有するので、エッチング層408は、機能性有機質層412に対して選択的にエッチングされる。
本発明のその他の実施形態では、エッチング層は、非ドープのもしくはドープされた二酸化シリコンベースの材料(例えばTEOS、BPSG、FSGなど)、有機ケイ酸塩ガラス(OSG)、多孔質OSG、窒化シリコンベースの材料、窒酸化シリコンベースの材料、炭化シリコンベースの材料、low−k誘電体、または任意の金属ゲート材料もしくは金属マスク材料であってよい。
好ましくは、中間マスク層は、シリコンを含有する有機質反射防止膜(SiARC)である。好ましくは、中間マスク層およびエッチング層は、類似のエッチング特性を有する。好ましくは、機能性有機質層は、中間マスク層に対して選択的にエッチングされてよく、エッチング層は、機能性有機質層に対して選択的にエッチングされてよい。より好ましくは、中間層と機能性有機質層との間の選択性は、4より大きい。最も好ましくは、中間層と機能性有機質層との間の選択性は、6より大きい。機能性有機質層は、フォトレジストと同様のエッチング特性を有する柔らかい層であるので、CDを維持しつつ中間マスク層に対して高いエッチング選択性を得ることは困難である。本発明の実施形態における、COSの利用は、CDを維持または縮小させつつこのような高い選択性を提供する。好ましくは、機能性有機質層とパターンつきフォトレジストマスクは、同じエッチング特性を有する。より好ましくは、機能性有機質層は、感光性の材料を伴わないフォトレジスト材料で作成される。
本発明の実施形態は、配線、溝、およびコンタクトなどの様々な特徴をエッチングするために使用されえる。好ましくは、本発明は、エッチング構成がコンタクトである場合のエッチングプロセスを提供する。
その他の例では、エッチング層は、二酸化シリコンベースの材料、有機ケイ酸塩ガラス、窒化シリコンベースの材料、窒酸化シリコンベースの材料、炭化シリコンベースの材料、シリコン材料もしくはポリシリコン材料、窒化チタン、チタン、窒化タンタル、タングステン、ポリマ、酸化物、無機質もしくは有機質ベースのlow−k材料(ダウ化工株式会社によって製造されているSiLK(登録商標)など))、または任意の金属ゲート材料もしくは金属マスク材料の1つである。
別の実施形態では、機能性有機質層は、パターンつきフォトレジストマスク420を上に提供されたパターン中間マスク層を上に提供されたエッチング層である。この例では、機能性有機質層は、中間マスク層を通してエッチングされ、この場合の機能性有機質層は、別の層をエッチングするためのマスクとしては使用されない。
理論に縛られるものではないが、COS添加物は、機能性有機質マスク層を被覆するまたはその表面を変更することによって、後続のエッチングからの保護を提供すると考えられる。
本発明は、幾つかの好ましい実施形態の観点から説明されているが、本発明の範囲に含まれるものとして、代替、置き換え、変更、および代わりとなる各種の等価の形態がある。また、本発明の方法および装置を実現する多くの代替方法があることも、留意されるべきである。したがって、以下の特許請求の範囲は、本発明の真の趣旨および範囲に含まれるものとして、このようなあらゆる代替、置き換え、変更、および代わりとなる各種の等価な形態を含むものと解釈されることを意図される。

Claims (19)

  1. パターンつきフォトレジストマスクと、その下に配された中間マスク層と、その下に配された機能性有機質マスク層と、その下に配されたエッチング層とによって形成されるスタックにおいて、前記エッチング層内のエッチング構成の限界寸法(CD)を制御するための方法であって、
    前記パターンつきフォトレジストマスクに関して、前記中間マスク層を選択的にエッチングすることによって、前記中間マスク層を開口することと、
    前記機能性有機質マスク層を開口することであって、
    COSを含む開口ガスを流すこと、
    プラズマを発生させることと、
    前記開口ガスを流すことを停止することと、を含む前記機能性有機質マスク層の開口と、
    前記エッチング層をエッチングすることと、を備える方法。
  2. 請求項1に記載の方法であって、さらに、
    基板チャックメカニズムの温度を摂氏5度より高く維持することを備える方法。
  3. 請求項1ないし2のいずれかに記載の方法であって、
    前記中間マスク層は、シリコンを含有する有機質反射防止膜(ARC)である、方法。
  4. 請求項1ないし3のいずれかに記載の方法であって、
    前記機能性有機質マスク層のエッチング特性は、前記パターンつきフォトレジストマスクのエッチング特性と同様である、方法。
  5. 請求項1ないし4のいずれかに記載の方法であって、
    前記機能性有機質マスク層は、ポリマである、方法。
  6. 請求項1ないし5のいずれかに記載の方法であって、
    前記エッチング層は、酸化物、窒化チタン、有機ケイ酸塩ガラスの少なくとも1つを含む、方法。
  7. 請求項1ないし6のいずれかに記載の方法であって、
    前記エッチング層は、誘電体材料で設けられており、
    前記エッチング構成は、コンタクトである、方法。
  8. 請求項1ないし7のいずれかに記載の方法であって、さらに、
    前記中間マスク層を開口する前に、前記スタックをプラズマ処理チャンバに入れることと、
    前記エッチング層をエッチングした後に、前記プラズマ処理チャンバから前記スタックを取り除くことと、
    を備える方法。
  9. 請求項1ないし8のいずれかに記載の方法であって、
    前記機能性マスク層を開口することは、前記エッチング構成のCDを縮小させる、方法。
  10. パターンつきフォトレジストマスクと、その下に配された中間マスク層と、その下に配された機能性有機質層とによって形成されるスタックにおいて、前記機能性有機質層内のエッチング構成のCDを制御する方法であって、
    前記パターンつきフォトレジストマスクに関して、前記中間マスク層を開口することと、
    前記機能性有機質層をエッチングすることであって、
    COSを含むエッチングガスを流すことと、
    プラズマを発生させることと、
    前記エッチングガスを流すことを停止することと、を含む、前記機能性有機質層のエッチングと、を備える方法。
  11. 請求項10に記載の方法であって、さらに、
    基板チャックメカニズムの温度を摂氏5度より高く維持することを備える方法。
  12. 請求項10ないし11のいずれかに記載の方法であって、
    前記中間マスク層は、シリコンを含有する有機質反射防止膜(ARC)である、方法。
  13. 請求項10ないし12いずれかに記載の方法であって、
    前記機能性有機質層のエッチング特性は、前記パターンつきフォトレジストマスクのエッチング特性と同様である、方法。
  14. 請求項10ないし13のいずれかに記載の方法であって、
    前記機能性有機質層は、ポリマである、方法。
  15. 請求項10ないし14のいずれかに記載の方法であって、
    前記エッチング層は、酸化物、窒化チタン、有機ケイ酸塩ガラスの少なくとも1つを含む、方法。
  16. 請求項10ないし15のいずれかに記載の方法であって、
    前記エッチング層は、誘電体材料で設けられており、前記エッチング構成は、コンタクトである、方法。
  17. 請求項10ないし16のいずれかに記載の方法であって、さらに、
    前記中間マスク層を開口する前に、前記スタックをプラズマ処理チャンバに入れることと、
    前記機能性有機質層をエッチングした後に、前記プラズマ処理チャンバから前記スタックを取り除くことと、
    を備える方法。
  18. 請求項10ないし17のいずれかに記載の方法であって、
    前記機能性有機質層をエッチングすることは、前記エッチング構成のCDを縮小させる、方法。
  19. パターンつきフォトレジストマスクと、その下に配された中間マスク層と、その下に配された機能性有機質層とによって形成されるスタックにおいて、前記機能性有機質層内のエッチング構成のCDを制御するための装置であって、
    プラズマ処理チャンバであって、
    プラズマ処理チャンバの外周部を形成するチャンバ壁と、
    前記プラズマ処理チャンバの外周部内でウエハを支えるための基板サポートと、
    前記プラズマ処理チャンバの外周部内の圧力を調整するための圧力調整器と、
    プラズマを維持するために前記プラズマ処理チャンバの外周部に電力を提供するための少なくとも1つの電極と、
    前記プラズマ処理チャンバの外周部にガスを提供するためのガス入口と、
    前記プラズマ処理チャンバの外周部からガスを排出させるためのガス出口と、を含むプラズマ処理チャンバと、
    前記ガス入口に流体接続されたガス源であって、
    中間マスク層開口ガス源と、
    COSガス源と、
    エッチング層エッチングガス源と、を含むガス源と、
    前記ガス源および前記少なくとも1つの電極に制御可能な方法で接続されたコントローラであって、
    少なくとも1つのプロセッサと、
    コンピュータ可読媒体であって、
    前記中間マスク層を開口するためのコンピュータ可読コードと、
    前記機能性有機質マスク層を開口するためのコンピュータ可読コードであって、
    前記COSガス源から流されるCOSを含む開口ガスを流すためのコンピュータ可読コードと、
    前記開口ガスからプラズマを発生させるためのコンピュータ可読コードと、
    前記エッチング層が完全にエッチングされる前に、前記処理チャンバに前記開口ガスを流し込むことを停止するためのコンピュータ可読コードと、を含む、コンピュータ可読コードと、
    前記エッチング層をエッチングするためのコンピュータ可読コードと、を含むコンピュータ可読媒体と、
    を含むコントローラと、を備える装置。
JP2009251663A 2008-11-03 2009-11-02 二重層マスク、三重層マスクのcd制御 Pending JP2010109373A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/263,662 US8394722B2 (en) 2008-11-03 2008-11-03 Bi-layer, tri-layer mask CD control

Publications (1)

Publication Number Publication Date
JP2010109373A true JP2010109373A (ja) 2010-05-13

Family

ID=42130007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009251663A Pending JP2010109373A (ja) 2008-11-03 2009-11-02 二重層マスク、三重層マスクのcd制御

Country Status (5)

Country Link
US (1) US8394722B2 (ja)
JP (1) JP2010109373A (ja)
KR (1) KR101611938B1 (ja)
CN (1) CN101726993B (ja)
TW (1) TWI493619B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013157359A1 (ja) * 2012-04-17 2013-10-24 東京エレクトロン株式会社 有機膜をエッチングする方法及びプラズマエッチング装置
JP2018200925A (ja) * 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
KR20210055015A (ko) 2019-11-06 2021-05-14 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20210151699A (ko) 2020-06-05 2021-12-14 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR20230117529A (ko) 2022-01-31 2023-08-08 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 시스템
KR20230161474A (ko) 2021-03-30 2023-11-27 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
KR20240121327A (ko) 2021-12-28 2024-08-08 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
US8329585B2 (en) * 2009-11-17 2012-12-11 Lam Research Corporation Method for reducing line width roughness with plasma pre-etch treatment on photoresist
JP5606060B2 (ja) * 2009-12-24 2014-10-15 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8053323B1 (en) * 2010-11-03 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methodology for uniformity control
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
CN102543687B (zh) * 2011-11-30 2015-08-05 中微半导体设备(上海)有限公司 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
CN103227109B (zh) * 2012-01-31 2015-11-25 中微半导体设备(上海)有限公司 一种有机物层刻蚀方法
JP6008771B2 (ja) * 2013-01-21 2016-10-19 東京エレクトロン株式会社 多層膜をエッチングする方法
US9230809B2 (en) * 2013-10-17 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double patterning
WO2016190905A1 (en) 2015-05-22 2016-12-01 Applied Materials, Inc. Azimuthally tunable multi-zone electrostatic chuck
US9941123B1 (en) * 2017-04-10 2018-04-10 Lam Research Corporation Post etch treatment to prevent pattern collapse
TWI810181B (zh) * 2017-04-26 2023-08-01 日商東京威力科創股份有限公司 使用硫及/或碳基化學品之有機膜循環電漿蝕刻方法
CN108962726B (zh) * 2017-05-17 2022-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
SG11202007304WA (en) * 2018-02-05 2020-08-28 Lam Res Corp Amorphous carbon layer opening process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291208A (ja) * 1992-04-08 1993-11-05 Sony Corp ドライエッチング方法
JPH06204130A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp パターンの形成方法
JPH0774147A (ja) * 1993-07-05 1995-03-17 Sony Corp ドライエッチング方法およびドライエッチング装置
JPH10242127A (ja) * 1997-02-26 1998-09-11 Sony Corp 有機系反射防止膜のプラズマエッチング方法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116569B2 (ja) 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
JP3109253B2 (ja) * 1992-06-29 2000-11-13 ソニー株式会社 ドライエッチング方法
JPH06232092A (ja) 1993-02-01 1994-08-19 Sony Corp ドライエッチング方法
CN1107342C (zh) * 1997-01-21 2003-04-30 松下电器产业株式会社 图案形成方法
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
JP2004332045A (ja) 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
US7645707B2 (en) * 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
KR100757414B1 (ko) * 2006-06-26 2007-09-10 삼성전자주식회사 반도체 제조용 마스크 패턴 형성 방법
US8124516B2 (en) * 2006-08-21 2012-02-28 Lam Research Corporation Trilayer resist organic layer etch
US20100327413A1 (en) * 2007-05-03 2010-12-30 Lam Research Corporation Hardmask open and etch profile control with hardmask open
US8501627B2 (en) * 2007-09-27 2013-08-06 Lam Research Corporation Profile control in dielectric etch
US8592318B2 (en) * 2007-11-08 2013-11-26 Lam Research Corporation Pitch reduction using oxide spacer
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
WO2009099769A2 (en) * 2008-02-08 2009-08-13 Lam Research Corporation Double mask self-aligned double patterning technology (sadpt) process
US8133819B2 (en) * 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291208A (ja) * 1992-04-08 1993-11-05 Sony Corp ドライエッチング方法
JPH06204130A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp パターンの形成方法
JPH0774147A (ja) * 1993-07-05 1995-03-17 Sony Corp ドライエッチング方法およびドライエッチング装置
JPH10242127A (ja) * 1997-02-26 1998-09-11 Sony Corp 有機系反射防止膜のプラズマエッチング方法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013157359A1 (ja) * 2012-04-17 2013-10-24 東京エレクトロン株式会社 有機膜をエッチングする方法及びプラズマエッチング装置
US9293346B2 (en) 2012-04-17 2016-03-22 Tokyo Electron Limited Method for etching organic film and plasma etching device
JP2018200925A (ja) * 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10453699B2 (en) 2017-05-25 2019-10-22 Tokyo Electron Limited Etching method and etching apparatus
KR20210055015A (ko) 2019-11-06 2021-05-14 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
US11380547B2 (en) 2019-11-06 2022-07-05 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
KR20210151699A (ko) 2020-06-05 2021-12-14 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR20230161474A (ko) 2021-03-30 2023-11-27 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
KR20240121327A (ko) 2021-12-28 2024-08-08 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20230117529A (ko) 2022-01-31 2023-08-08 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 시스템

Also Published As

Publication number Publication date
KR20100049491A (ko) 2010-05-12
CN101726993A (zh) 2010-06-09
TWI493619B (zh) 2015-07-21
TW201027618A (en) 2010-07-16
KR101611938B1 (ko) 2016-04-12
CN101726993B (zh) 2013-12-18
US20100108264A1 (en) 2010-05-06
US8394722B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
JP2010109373A (ja) 二重層マスク、三重層マスクのcd制御
TWI455203B (zh) 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
KR101209535B1 (ko) 에칭 프로파일 제어
JP5165306B2 (ja) 多孔質低k誘電体層内に特徴を形成するための装置
JP5048055B2 (ja) エッチング層内に特徴を設けるための方法
JP4777337B2 (ja) エッチング方法及び装置
JP4668205B2 (ja) 多孔質低誘電率層内に形状を形成する方法および装置
JP5081917B2 (ja) フッ素除去プロセス
JP5632280B2 (ja) 異なるアスペクト比の構成を誘電層内にエッチングするための方法、及びその方法によって作成される半導体デバイス、並びにそのための装置
US20050277289A1 (en) Line edge roughness reduction for trench etch
KR101562408B1 (ko) Arc 레이어 개방을 이용한 라인 폭 거칠기 제어
TWI467651B (zh) 活性硬遮罩電漿蝕刻時之現場光阻剝除
TWI528446B (zh) 利用惰性氣體電漿改善線寬粗度
KR101528947B1 (ko) 유전체 에칭에서의 프로파일 제어
US8470715B2 (en) CD bias loading control with ARC layer open
TW589403B (en) Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
TW200539289A (en) Waferless automatic cleaning after barrier removal
TWI405265B (zh) 均勻控制的蝕刻
US8668805B2 (en) Line end shortening reduction during etch
TWI843909B (zh) 電漿處理方法及電漿處理設備
TW200805494A (en) Mask profile control for controlling feature profile

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624