KR100757414B1 - 반도체 제조용 마스크 패턴 형성 방법 - Google Patents

반도체 제조용 마스크 패턴 형성 방법 Download PDF

Info

Publication number
KR100757414B1
KR100757414B1 KR1020060057700A KR20060057700A KR100757414B1 KR 100757414 B1 KR100757414 B1 KR 100757414B1 KR 1020060057700 A KR1020060057700 A KR 1020060057700A KR 20060057700 A KR20060057700 A KR 20060057700A KR 100757414 B1 KR100757414 B1 KR 100757414B1
Authority
KR
South Korea
Prior art keywords
region
inorganic
mask layer
film
layer
Prior art date
Application number
KR1020060057700A
Other languages
English (en)
Inventor
김형수
이상협
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060057700A priority Critical patent/KR100757414B1/ko
Priority to US11/768,748 priority patent/US7988873B2/en
Application granted granted Critical
Publication of KR100757414B1 publication Critical patent/KR100757414B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 제조용 마스크 패턴 형성 방법이 제공된다. 이 방법은 상기 반도체 기판에는 서로 교차하는 부분을 가지는 제 1 영역 및 제 2 영역이 임의로 정의된다. 상기 제 1 영역과 제 2 영역의 교차하는 부분은 제 3 영역으로 정의한다. 상기 제 1 영역에서 무기 마스크막을 소정 두께 식각하고, 상기 제 2 영역에서 무기 마스크막을 소정 두께 식각한다. 상기 제 1 영역 및 상기 제 2 영역에서 무기 마스크막을 식각하는 동안 상기 제 3 영역에서 상기 유기 마스크막이 노출된다. 상기 제 3 영역에서 노출된 유기 마스크막을 제거하여 마스크 패턴을 형성한다. 이 방법에 따르면, 유기 마스크막 및 무기 마스크막을 이용하여 2중 노광을 실시함으로써 레이아웃에 근접하는 미세 피쳐를 형성할 수 있고, 유기 마스크막이 에슁에 의해 손상 방지 및 유기 마스크막과 무기 마스크막의 접착성도 향상시킬 수 있다.
Figure 112006045447543-pat00001
유기마스크, 무기마스크, 에슁

Description

반도체 제조용 마스크 패턴 형성 방법{METHOD OF FORMING A MASK PATTERN FOR FABRICATING A SEMICOUCTOR DEVICE}
도 1a 내지 도 6a는 본 발명의 제 1 실시예를 설명하기 위한 평면도.
도 1b 내지 도 6b는 각각 도 1a 내지 도 6a의 I-I'를 따라 취해진 단면도.
도 1c 내지 도 6c는 각각 도 1a 내지 도 6a의 II-II'를 따라 취해진 단면도.
도 7a 및 도 7b는 본 발명에서 발생될 수 있는 문제를 나타낸 단면도.
도 8은 본 발명의 제 2 실시예를 설명하기 위한 단면도.
도 9a 내지 도 13a는 본 발명의 바람직한 실시예를 설명하기 위한 평면도.
도 9b 내지 도 13b는 각각 도 9a 내지 도 13a의 I-I'를 따라 취해진 단면도.
도 9c 내지 도 13c는 각각 도 9a 내지 도 13a의 II-II'를 따라 취해진 단면도.
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 더 구체적으로는 사진 식각 공정을 위한 마스크 패턴을 형성하는 방법에 관한 것이다.
반도체 장치 제조 공정에서, 사진식각공정(photo lithograph)은 반도체 기판 에 설계된 패턴을 형성하기 위해서 사용된다.
최근 반도체 장치의 고집적화 경향에 따라 패턴의 선폭 및 피쳐(feature)는 미세화되고 있고, 상대적으로 식각이 요구되는 물질막의 두께는 두꺼워지고 있다. 이에 따라, 광학적 한계효과 및 근접효과에 따른 패턴 형성의 어려움을 극복하기 위해서, 및/또는 두꺼운 물질막을 식각하는 동안 식각 내성을 가지는 마스크막을 제공하기 위하여 다양한 기술이 소개되고 있다.
본 발명은 반도체 장치의 고집적화 경향에 따른 미세화 및 식각 부담을 극복하고, 미세 선폭 및 미세 피쳐의 패턴을 형성할 수 있는 마스크 패턴 형성 방법을 제공하는데 있다.
본 발명의 다른 기술적 과제는 설계 패턴에 근접하는 미세 선폭 및 미세 피쳐의 패턴을 형성할 수 있는 마스크 패턴 형성 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 이중 노광을 이용하여 마스크 패턴을 형성하는 방법을 제공한다.
이 방법은 반도체 기판 상에 유기 마스크막 및 무기 마스크막을 적층하는 단계를 포함한다. 상기 반도체 기판에는 서로 교차하는 부분을 가지는 제 1 영역 및 제 2 영역이 임의로 정의된다. 상기 제 1 영역과 제 2 영역의 교차하는 부분은 제 3 영역으로 정의한다. 상기 제 1 영역에서 무기 마스크막을 소정 두께 식각하고, 상기 제 2 영역에서 무기 마스크막을 소정 두께 식각한다. 상기 제 1 영역 및 상기 제 2 영역에서 무기 마스크막을 식각하는 동안 상기 제 3 영역에서 상기 유기 마스크막이 노출된다. 상기 제 3 영역에서 노출된 유기 마스크막을 제거하여 마스크 패턴을 형성한다.
상기 마스크 패턴은 하부의 하드 마스크막을 식각하기 위한 식각 마스크로 사용될 수 있다. 즉, 상기 마스크 패턴의 오픈된 제 3 영역에 상기 하드마스크막이 노출되고, 상기 유기 마스크막 및 상기 무기 마스크막이 식각마스크가 되어 상기 제 3 영역에 노출된 하드마스크막을 제거함으로써 하드 마스크 패턴을 형성할 수 있다.
상기 무기 마스크막은 식각선택성을 가지는 제 1 무기 마스크막 및 제 2 무기 마스크막이 적층되어 형성될 수 있다. 이 때, 상기 제 1 영역에서 무기 마스크막이 식각되는 동안 상기 제 2 무기 마스크막의 소정 두께가 식각된다. 상기 제 2 영역에서 무기 마스크막이 식각되는 동안 상기 제 3 영역에 남아있는 제 2 무기 마스크막이 제거되어 제 1 무기 마스크막이 노출되고, 상기 노출된 제 1 무기 마스크막이 제거되어 상기 유기 마스크막이 노출된다.
다른 방법으로, 상기 제 1 영역에서 무기 마스크막이 식각되는 동안 상기 제 2 무기 마스크막이 제거되어 제 1 무기 마스크막이 노출된다. 상기 제 2 영역에서 무기 마스크막이 식각되는 동안 상기 노출된 제 1 무기 마스크막이 제거되어 상기 유기 마스크막이 노출된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 어느 구성부분이 다른 구성부분에 인접한다고 언급되어지는 경우에 그것은 다른 구성부분과 직접 접촉되거나 또는 그들 사이에 제 3의 구성부분이 개재되어 이격될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 6a는 본 발명의 바람직한 실시예를 설명하기 위한 평면도이고, 도 1b 내지 도 6b는 각각 도 1a 내지 도 6a의 I-I'를 따라 취해진 단면도이고, 도 1c 내지 도 6c는 각각 도 1a 내지 도 6a의 II-II'를 따라 취해진 단면도이다.
도 1a, 1b 및 1c를 참조하면, 반도체 기판(10) 상에 하부막(12)을 형성하고, 상기 하부막(12) 상에 유기 마스크막(14) 및 무기 마스크막(16)을 형성한다.
상기 하부막(12)은 반도체 기판(10)을 구성하는 물질을 패터닝하기 위한 하드마스크막일 수 있고, 그 자체가 식각되어 반도체 패턴을 형성하는 물질막일 수도 있다.
상기 하부막(12) 상에는 소정의 구조물(13)이 형성되어 상기 유기 마스크막(14) 및 상기 무기 마스크막(16)이 굴곡될 수도 있다. 상기 구조물(13)은 도시된 것과 같이 하부막(12) 상부에 형성될 수도 있고, 상기 하부막(12) 아래에 형성될 수도 있다. 상기 하부막(12)으로 인한 단차에 의해 상기 유기 및 무기 마스크막이 굴곡될 수 있다.
상기 유기 마스크막(14)은 탄소가 함유된 절연물질일 수 있다. 예컨대, 상기 유기 마스크막(14)은 비정질 탄소막(ACL; Amorphous Carbon Layer)일 수 있다. 상기 무기 마스크막(16)은 실리콘 산화막으로 형성될 수 있다.
상기 유기 마스크막(14) 및 상기 무기 마스크막(16)은 상기 구조물(13) 상에 콘포말하게 형성되는 것이 바람직하다. 특히, 에슁 공정에서 상기 유기 마스크막(14)이 에슁되는 것을 방지할 수 있도록, 상기 무기 마스크막(16)은 플라즈마 방식을 지양하고, 단차보상성(step coverage)가 우수한 USG, ALD 및 RACVD(radical CVD) 중 선택된 하나로 형성하는 것이 바람직하다.
상기 무기 마스크막(16) 상에 제 1 포토레지스트 패턴(18)이 형성된다. 상기 반도체 기판(10)에는 도시되지는 않았지만 제 1 영역 및 제 2 영역이 정의된다. 상기 제 1 영역 및 제 2 영역은 서로 중첩된 영역을 가지도록 설계될 수 있으며, 상기 제 1 영역 및 상기 제 2 영역이 중첩된 영역은 제 3 영역으로 정의된다.
상기 제 1 포토 레지스트 패턴(18)은 상기 제 1 영역의 무기 마스크막(16)이 노출된 오프닝을 가진다. 도시된 것과 같이, 상기 제 1 포토레지스트 패턴(18)은 일방향으로 신장된 트렌치 형상의 제 1 오프닝을 가진다.
도 2a, 2b 및 2c를 참조하면, 상기 제 1 포토레지스트 패턴(18)을 식각마스크로 사용하여 상기 제 1 영역의 무기 마스크막(16)의 일부분을 식각하여 제 1 리세스 영역(16a)을 형성한다. 상기 제 1 영역에서 상기 무기 마스크막(16)은 완전히 식각되지 않고, 상기 제 1 리세스 영역(16a)에서 상기 유기 마스크막(14)은 소정 두께의 상기 무기 마스크막(16)으로 덮인다.
상기 제 1 리세스 영역(16a)은 상기 제 1 포토레지스트 패턴(18)의 제 1 오프닝이 전사된 트렌치 형상이다.
도 3a, 3b 및 3c를 참조하면, 상기 제 1 포토레지스트 패턴(18)을 제거하고, 상기 제 1 무기 마스크막(16) 상에 제 2 포토레지스트 패턴(20)을 형성한다. 상기 제 1 포토레지스트 패턴(18)은 산소 에슁, 예컨대 O2 플라즈마 에슁으로 제거될 수 있다. 이 때, 상기 유기 마스크막(14) 상에 상기 무기 마스크막(16)에 의해 에슁되는 것이 방지된다.
상기 제 2 포토레지스트 패턴(20)은 상기 제 2 영역의 상기 무기 마스크막이 노출된 제 2 오프닝을 가진다. 도시된 것과 같이, 상기 제 2 오프닝은 상기 제 1 리세스 영역(16a)과 일부분이 중첩되고, 상기 제 1 리세스 영역(16a)과 상기 제 2 오프닝이 중첩된 영역이 미리 정의된 제 3 영역에 해당한다.
도 4a, 4b 및 4c를 참조하면, 상기 제 2 포토레지스트 패턴(20)을 식각마스크로 사용하여 상기 무기 마스크막(16)을 식각하여 제 2 리세스 영역(16b)을 형성함과 동시에 상기 제 3 영역의 상기 유기 마스크막(14)이 노출된 제 3 오프닝(22)을 형성한다.
상기 제 2 포토레지스트 패턴의 제 2 오프닝은 상기 제 1 오프닝과 다른 방향으로 신장된 트렌치 형상을 가질 수 있다. 따라서, 상기 제 2 리세스 영역(16b) 은 상기 제 2 오프닝이 전사된 트렌치 형상일 수 있다.
도시된 것과 같이, 제 1 리세스 영역(16a) 및 제 2 리세스 영역(16b)이 서로 교차하도록 설계될 수 있다. 상기 제 3 오프닝(22)은 상기 제 1 리세스 영역(16a)의 측벽에 대응되는 두 측벽과, 상기 제 2 리세스 영역(16b)의 측벽에 대응되는 두 측벽을 가진다. 즉, 상기 제 3 오프닝(22)은 사각형일 수 있다. 사각형의 미세 오프닝을 사진식각공정으로 형성하는 경우, 광학적 특성으로 인해 각 모서리가 왜곡되어 설계된 것과 다른 원형 또는 타원형의 오프닝이 형성될 수 있다. 그러나, 본 발명은 2회의 사진식각공정으로 상기 사각형 미세 오프닝을 형성하여, 모서리의 왜곡을 최소화하여 설계된 것에 근접한 오프닝을 형성할 수 있다.
도 5a, 5b 및 5c를 참조하면, 상기 제 2 포토레지스트 패턴(20)을 제거한다. 상기 제 2 포토레지스트 패턴(20)은 산소 에슁, 예컨대 O2 플라즈마 에슁으로 제거될 수 있다. 상기 제 3 오프닝(22)에 노출된 유기 마스크막(14) 또한 산소 에슁에 의해 제거될 수 있는 물질이다. 따라서, 상기 제 2 포토레지스트 패턴(20)이 제거되는 동안 상기 제 3 오프닝(22)에 노출된 유기 마스크막(14)도 함께 제거되고, 상기 제 3 오프닝(22)에 상기 하부막(12)이 노출된다.
도 6a, 6b 및 6c를 참조하면, 상기 하부막(12) 상부에는 유기 마스크막(14)와, 제 1 리세스 영역(16a) 및 제 2 리세스 영역(16b)을 가지는 무기 마스크막(16)이 형성되어 있고, 상기 유기 마스크막(14) 및 상기 무기 마스크막(16)은 상기 하부막(12)이 노출된 제 3 오프닝(22)을 가진다. 따라서, 상기 무기 마스크막(16) 및 상기 유기 마스크막(14)을 식각마스크로 사용하여 상기 하부막(12)을 식각하여 하드마스크 패턴 또는 반도체 장치의 구조물(12a)을 형성할 수 있다.
본 발명에서 상기 무기 마스크막(16)은 단차보상성이 우수한 물질 및 방법으로 형성하는 것이 바람직하다. 상기 무기 마스크막(16)이 완전하게 콘포말한 레이어가 아닌 경우 하부 구조물(13)의 측벽에 증착되는 것보다 모서리에 상대적으로 두껍게 증착될 수 있다.
도 7a를 참조하면, 상기 무기 마스크막(16)의 소정 두께를 제거하여 제 1 리세스 영역(16a)을 형성하였때, 상기 하부 구조물(13)의 측벽에 얇게 형성된 무기 마스크막(16)이 제거될 수 있다. 즉, 상기 하부 구조물(13) 측벽의 상기 유기 마스크막(14)가 노출될 수 있다.
도 7b를 참조하면, 상기 제 1 포토레지스트 패턴(18)을 제거하는 동안, 상기 하부 구조물(13) 측벽에 노출된 유기 마스크막(14)은 상기 제 1 포토레지스트 패턴과 함께 에슁되어 제거된다. 도시된 것과 같이, 상기 무기 마스크막(16) 하부에 형성된 유기 마스크막에 제거되어 상기 무기 마스크막(16)이 리프트될 수 있다. 또한, 잔존한 무기 마스크막(16)의 두께가 얇으면 O2 플라즈마가 상기 무기 마스크막(16)을 통과하여 상기 유기 마스크막(14)까지 도달하여, 무기 마스크막(16) 하부에 보이드(30b)를 형성할 수 있다.
상기 유기 마스크막(14)의 원치 않은 에슁은 상기 무기 마스크막(16)의 접합을 약화시켜 식각마스크가 되어야할 무기 마스크막이 떨어지는 심각한 문제를 야기 할 수도 있다.
도 8은 상술한 문제를 극복할 수 있는 본 발명의 제 2 실시예에 따른 마스크 제조 방법을 설명하기 위한 단면도이다.
도 8을 참조하면, 상기 유기 마스크막(14)의 에슁 문제는 하부 구조물(13)의 측벽에 무기 마스크막이 상대적으로 얇게 형성된 것에서 기인한다. 따라서, 상기 하부 구조물(13)의 측벽에 상기 유기 마스크막을 덮는 무기 마스크막이 잔존하도록 함으로써 상기 문제를 해결할 수 있다.
본 발명의 제 2 실시예는 상기 무기 마스크막(16)을 제 1 무기 마스크막(46a) 및 제 2 무기 마스크(46b)의 적층구조로 형성함으로써 이를 해결하였다. 상기 제 1 무기 마스크막(46a)와 상기 제 2 무기 마스크막(46b)는 서로 식각선택성을 가지는 물질로 형성한다. 예컨대, 상기 제 2 무기 마스크막(46b)를 실리콘 산화막으로 형성하고, 상기 제 1 무기 마스크막(46a)은 실리콘나이트라이드 또는 실리콘옥시나이트라이드, 예컨대, PE-SiN 또는 PE-SiON으로 형성할 수 있다.
이 경우, 제 1 영역에서 상기 제 2 무기 마스크막을 소정 두께 제거하여 상기 제 1 리세스 영역(16a)을 형성할 수 있고, 제 2 영역에서 상기 제 2 무기 마스크막의 일부분을 제거하고, 상기 제 3 영역에서 잔존한 제 2 무기 마스크막 및 제 1 무기 마스크막을 제거하여 제 2 리세스 영역(16b) 및 제 3 오프닝(22)을 형성할 수 있다.
제 1 리세스 영역(16a)이 형성된 이후에 상기 제 1 포토레지스트 패턴을 에슁하여 제거할 때, 상기 하부 구조물(13)의 측벽에서 적어도 상기 제 1 무기 마스 크막(46a)이 상기 유기 마스크막(14)을 덮고 있기 때문에 상기 유기 마스크막(14)이 상기 포토레지스트 패턴과 함께 에슁되는 것을 막을 수 있다.
또한, 상기 하부 구조물(13)의 측벽에 노출된 제 1 무기 마스크막(46a)은 상기 제 2 포토레지스트 패턴(20)에 의해 덮여지기 때문에 제 3 오프닝(22)을 형성하는 동안 식각되지 않는다.
상술한 제 2 실시예를 변형하여, 상기 제 1 리세스 영역(16a)을 형성하는 동안 상기 제 1 무기 마스크막(46a)을 식각정지층으로 사용하여 상기 제 1 무기 마스크막(46a)이 노출될 때까지 상기 제 2 무기 마스크막(46b)을 제거할 수도 있다.
도 9a 내지 도 13a는 본 발명의 제 3 실시예를 설명하기 위한 평면도이고, 도 9b 내지 도 13b는 각각 도 9a 내지 도 13a의 I-I'를 따라 취해진 단면도이고, 도 9c 내지 도 13c는 각각 도 9a 내지 도 13a의 II-II'를 따라 취해진 단면도이다.
도 9a, 9b 및 9c를 참조하면, 반도체 기판(10) 상에 하부막(12)을 형성하고, 상기 하부막(12) 상에 유기 마스크막(14) 및 제 1 무기 마스크막(46a, 46b)을 형성한다.
상기 하부막(12)은 반도체 기판(10)을 구성하는 물질을 패터닝하기 위한 하드마스크막일 수 있고, 그 자체가 식각되어 반도체 패턴을 형성하는 물질막일 수도 있다.
상기 하부막(12) 상에는 소정의 구조물(13)이 형성되어 상기 유기 마스크막(14) 및 상기 제 1, 제 2 무기 마스크막(46a, 46b)이 굴곡될 수도 있다. 상기 구조물(13)은 도시된 것과 같이 하부막(12) 상부에 형성될 수도 있고, 상기 하부 막(12) 아래에 형성될 수도 있다. 상기 하부막(12)으로 인한 단차에 의해 상기 유기 및 무기 마스크막이 굴곡될 수 있다.
상기 유기 마스크막(14)은 탄소가 함유된 절연물질일 수 있다. 예컨대, 상기 유기 마스크막(14)은 비정질 탄소막(ACL; Amorphous Carbon Layer)일 수 있다. 상기 무기 마스크막(16)은 실리콘 산화막으로 형성될 수 있다.
상기 유기 마스크막(14) 및 상기 제 1, 제 2 무기 마스크막(46a, 46b)은 상기 구조물(13) 상에 콘포말하게 형성되는 것이 바람직하다. 상기 제 1 무기 마스크막(46a) 및 상기 제 2 무기 마스크막(46b)은 서로 식각선택성을 가지는 막으로 형성하는 것이 바람직하다. 예컨대, 상기 제 1 무기 마스크막(46a)은 실리콘나이트라이드 또는 실리콘옥시나이트라이드로 형성될 수 있다. 이 때, 상기 실리콘나이트라이드 및 실리콘옥시나이트라이드는 PE-SiN 또는 PE SiON으로 형성될 수 있다. 상기 제 2 무기 마스크막(46b)은 플라즈마 방식을 지양하고, 단차보상성(step coverage)가 우수한 USG, ALD 및 RACVD(radical CVD) 중 선택된 하나로 형성하는 것이 바람직하다.
상기 제 1 무기 마스크막(46a)은 비정질탄소막과 실리콘산화막의 약한 접합성을 보상할 수 있는 버퍼층의 기능을 할 수 있는 것이 바람직하며, 실리콘나이트라이드 및 실리콘옥시나이트라이드는 비정질탄소막과 접합성이 우수하여 제 1 무기 마스크막으로 적합하다.
제 1 실시예와 마찬가지로 상기 반도체 기판(10)에는 도시되지는 않았지만 제 1 영역 및 제 2 영역이 정의된다. 상기 제 1 영역 및 제 2 영역은 서로 중첩된 영역을 가지도록 설계될 수 있으며, 상기 제 1 영역 및 상기 제 2 영역이 중첩된 영역은 제 3 영역으로 정의된다.
상기 제 1 포토 레지스트 패턴(18)은 상기 제 1 영역의 제 2 무기 마스크막(46b)이 노출된 오프닝을 가진다. 도시된 것과 같이, 상기 제 1 포토레지스트 패턴(18)은 일방향으로 신장된 트렌치 형상의 제 1 오프닝을 가진다.
도 10a, 10b 및 10c를 참조하면, 상기 제 1 포토레지스트 패턴(18)을 식각마스크로 사용하여 상기 제 1 영역의 제 2 무기 마스크막(46b)를 식각하여 상기 제 1 무기 마스크막(46a)이 노출된 제 1 리세스 영역을 형성한다.
도 11a, 11b 및 11c를 참조하면, 상기 제 1 포토레지스트 패턴(18)을 제거하고, 상기 제 2 무기 마스크막(46b) 상에 제 2 포토레지스트 패턴(20)을 형성한다. 상기 제 1 포토레지스트 패턴(18)은 산소 에슁, 예컨대 O2 플라즈마 에슁으로 제거될 수 있다. 이 때, 상기 유기 마스크막(14) 상에 상기 제 1 무기 마스크막(46a)에 의해 에슁되는 것이 방지된다.
또한, 하부 구조물(13)의 측벽에서 상기 제 1 무기 마스크막(46a)이 상기 유기 마스크막(14)을 덮고 있기 때문에 상기 유기 마스크막(14)이 상기 제 1 포토레지스트 패턴(18)과 함께 제거되지 않는다.
상기 제 2 포토레지스트 패턴(20)은 상기 제 2 영역의 상기 무기 마스크막이 노출된 제 2 오프닝을 가진다. 도시된 것과 같이, 상기 제 2 오프닝은 상기 제 1 리세스 영역과 일부분이 중첩되고, 상기 제 1 리세스 영역과 상기 제 2 오프닝이 중첩된 영역이 미리 정의된 제 3 영역에 해당한다.
도 12a, 12b 및 12c를 참조하면, 상기 제 2 포토레지스트 패턴(20)을 식각마스크로 사용하여 상기 제 1 무기 마스크막(46a)을 식각하여 제 2 리세스 영역을 형성함과 동시에 상기 제 3 영역의 상기 유기 마스크막(14)이 노출된 제 3 오프닝(22)을 형성한다.
상기 제 2 포토레지스트 패턴의 제 2 오프닝은 상기 제 1 오프닝과 다른 방향으로 신장된 트렌치 형상을 가질 수 있다. 따라서, 상기 제 2 리세스 영역은 상기 제 2 오프닝이 전사된 트렌치 형상일 수 있다.
도시된 것과 같이, 제 1 리세스 영역 및 제 2 리세스 영역이 서로 교차하도록 설계될 수 있다. 상기 제 3 오프닝(22)은 상기 제 1 리세스 영역의 측벽에 대응되는 두 측벽과, 상기 제 2 리세스 영역의 측벽에 대응되는 두 측벽을 가진다. 즉, 상기 제 3 오프닝(22)은 사각형일 수 있다. 사각형의 미세 오프닝을 사진식각공정으로 형성하는 경우, 광학적 특성으로 인해 각 모서리가 왜곡되어 설계된 것과 다른 원형 또는 타원형의 오프닝이 형성될 수 있다. 그러나, 본 발명은 2회의 사진식각공정으로 상기 사각형 미세 오프닝을 형성하여, 모서리의 왜곡을 최소화하여 설계된 것에 근접한 오프닝을 형성할 수 있다.
도 13a, 13b 및 13c를 참조하면, 상기 제 2 포토레지스트 패턴(20)을 제거한다. 상기 제 2 포토레지스트 패턴(20)은 산소 에슁, 예컨대 O2 플라즈마 에슁으로 제거될 수 있다. 상기 제 3 오프닝(22)에 노출된 유기 마스크막(14) 또한 산소 에 슁에 의해 제거될 수 있는 물질이다. 따라서, 상기 제 2 포토레지스트 패턴(20)이 제거되는 동안 상기 제 3 오프닝(22)에 노출된 유기 마스크막(14)도 함께 제거되고, 상기 제 3 오프닝(22)에 상기 하부막(12)이 노출된다.
상술한 것과 같이 본 발명에 따르면, 유기 마스크막 및 무기 마스크막을 이용하여 2중 노광을 실시함으로써 레이아웃에 근접하는 미세 피쳐를 형성할 수 있다.
또한, 무기 마스크막을 다층으로 형성하여, 유기 마스크막이 에슁에 의해 손상되는 것을 막을 수 있고, 유기 마스크막과 무기 마스크막의 접착성도 향상시킬 수 있다.
더 나아가서, 포토레지스트와 유기 마스크막을 동시에 제거하여 공정을 마스크 패턴 형성 공정이 단순화될 수 있다.

Claims (20)

  1. 서로 일부분이 중첩된 제 1 영역 및 제 2 영역이 정의되고, 상기 제 1 영역 및 제 2 영역의 중첩된 영역은 제 3 영역으로 정의된 반도체 기판을 준비하는 단계;
    상기 반도체 기판 상에 유기 마스크막 및 무기 마스크막을 적층하는 단계;
    상기 제 1 영역에서 무기 마스크막을 소정 두께 식각하는 단계;
    상기 제 2 영역에서 무기 마스크막을 소정 두께 식각하여 상기 제 3 영역에서 상기 유기 마스크막을 노출시키는 단계; 및
    상기 제 3 영역에서 노출된 유기 마스크막을 제거하는 단계를 포함하는 마스크 패턴 형성방법.
  2. 청구항 1에 있어서,
    상기 무기 마스크막은 제 1 무기 마스크막 및 제 2 무기 마스크막이 적층된 것이고, 상기 제 1 무기 마스크막은 상기 제 2 무기 마스크막에 비해 특정 식각가스에 대한 식각 속도가 느린 것을 특징으로 하는 마스크 패턴 형성방법.
  3. 청구항 2에 있어서,
    상기 제 1 무기 마스크막은 산소 플라즈마에 대한 장벽층인 것을 특징으로 하는 마스크 패턴 형성 방법.
  4. 청구항 2에 있어서,
    상기 제 1 영역에서 무기 마스크막을 소정 두께 식각하는 단계에서,
    상기 제 1 영역에서 상기 제 2 무기 마스크막이 소정 두께 잔존하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  5. 청구항 4에 있어서,
    상기 제 2 영역에서 무기 마스크막을 소정 두께 식각하는 단계는,
    상기 제 3 영역에서 제 1 무기 마스크막을 노출시키고, 상기 제 3 영역 이외의 제 2 영역에는 상기 제 2 무기 마스크막을 잔존시키는 단계; 및
    상기 제 3 영역의 제 1 무기 마스크막을 제거하여 상기 유기 마스크막을 노출시키는 단계를 포함하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  6. 청구항 5에 있어서,
    상기 유기 마스크막을 노출시키는 단계에서,
    상기 제 1 무기 마스크막에 대한 식각속도가 상기 제 2 무기 마스크막에 대한 식각속도보다 빠른 식각 공정을 이용하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  7. 청구항 5에 있어서,
    상기 유기 마스크막을 노출시키는 단계에서,
    상기 제 3 영역의 제 1 무기 마스크막과, 상기 제 3 영역 이외의 제 2 영역의 제 2 무기 마스크막을 동시에 식각하여, 상기 제 3 영역 이외의 상기 제 2 영역에는 적어도 상기 제 1 무기 마스크막이 잔존하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  8. 청구항 2에 있어서,
    상기 제 1 영역에서 무기 마스크막을 소정 두께 식각하는 단계에서,
    상기 제 1 영역에서 상기 제 1 무기 마스크막이 노출되는 것을 특징으로 하는 마스크 패턴 형성 방법.
  9. 청구항 8에 있어서,
    상기 제 3 영역에서 상기 유기 마스크막을 노출시키는 단계는,
    상기 제 1 무기 마스크막에 대한 식각속도가 상기 제 2 무기 마스크막에 대한 식각속도보다 빠른 식각 공정을 이용하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  10. 청구항 1에 있어서,
    상기 제 3 영역의 유기 마스크막은 산소 에슁을 이용하여 제거하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  11. 청구항 10에 있어서,
    상기 제 3 영역의 유기 마스크막은 상기 무기 마스크막을 에슁 방지막으로 하여 제거하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  12. 청구항 1에 있어서,
    상기 제 1 영역에서 무기 마스크막을 소정 두께 식각하는 단계는,
    상기 무기 마스크막 상에 상기 제 1 영역이 노출된 제 1 포토레지스트막을 형성하는 단계;
    상기 제 1 포토레지스트막을 식각방지막으로 사용하여 상기 무기 마스크막을 식각하는 단계; 및
    상기 제 1 포토레지스트막을 제거하는 단계를 포함하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  13. 청구항 12에 있어서,
    상기 제 1 포토레지스트막은 산소 에슁을 이용하여 제거하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  14. 청구항 1에 있어서,
    상기 제 3 영역에서 상기 유기 마스크막을 노출시키는 단계는,
    상기 제 2 영역이 노출된 제 2 포토레지스트막을 형성하는 단계;
    상기 제 2 포토레지스트막을 식각방지막으로 사용하여 상기 무기 마스크막을 식각하여 상기 제 3 영역에서 상기 유기 마스크막을 노출시키는 단계; 및
    상기 제 2 포토레지스트막을 제거하는 단계를 포함하는 마스크 패턴 형성 방법.
  15. 청구항 14에 있어서,
    상기 유기 마스크막을 제거하는 단계는 상기 제 2 포토레지스트막을 제거함과 동시에 실시되는 것을 특징으로 하는 마스크 패턴 형성 방법.
  16. 청구항 15에 있어서,
    상기 유기 마스크막 및 상기 제 2 포토레지스트막은 산소 에슁을 이용하여 제거하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  17. 청구항 1에 있어서,
    상기 유기 마스크막은 비정질 탄소막을 포함하는 것을 특징으로 하는 마스크 패턴 형성 방법.
  18. 청구항 1에 있어서,
    상기 무기 마스크막은 실리콘 산화막인 것을 특징으로 하는 마스크 패턴 형 성 방법.
  19. 청구항 1에 있어서,
    상기 무기 마스크막은 제 1 무기 마스크막 및 제 2 무기 마스크막이 적층된 것을 특징으로 하되,
    상기 제 1 무기 마스크막은 실리콘나이트라이드막 또는 실리콘 옥시나이트라이드막이고, 상기 제 2 무기 마스크막은 실리콘 산화막인 것을 특징으로 하는 마스크 패턴 형성 방법.
  20. 청구항 1에 있어서,
    상기 유기 마스크막을 형성하기 전에 무기 하드마스크막을 형성하는 단계; 및
    상기 제 3 영역에 노출된 상기 무기 하드마스크막을 식각하여 하드마스크 패턴을 형성하는 단계를 더 포함하는 마스크 패턴 형성 방법.
KR1020060057700A 2006-06-26 2006-06-26 반도체 제조용 마스크 패턴 형성 방법 KR100757414B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060057700A KR100757414B1 (ko) 2006-06-26 2006-06-26 반도체 제조용 마스크 패턴 형성 방법
US11/768,748 US7988873B2 (en) 2006-06-26 2007-06-26 Method of forming a mask pattern for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057700A KR100757414B1 (ko) 2006-06-26 2006-06-26 반도체 제조용 마스크 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR100757414B1 true KR100757414B1 (ko) 2007-09-10

Family

ID=38737297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057700A KR100757414B1 (ko) 2006-06-26 2006-06-26 반도체 제조용 마스크 패턴 형성 방법

Country Status (2)

Country Link
US (1) US7988873B2 (ko)
KR (1) KR100757414B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647521B2 (en) 2007-12-27 2014-02-11 SK Hynix Inc. Method of forming micro pattern of semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008049727A1 (de) * 2008-09-30 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
US8951918B2 (en) * 2013-03-27 2015-02-10 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223490A (ja) 1999-01-27 2000-08-11 Nec Corp 半導体装置の製造方法
KR20050119910A (ko) * 2004-06-17 2005-12-22 삼성전자주식회사 반도체 패턴 형성 방법
JP2006032714A (ja) 2004-07-16 2006-02-02 Fuji Photo Film Co Ltd 有機材料層のパターニング方法およびこれを用いた電子デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431818B1 (ko) 1999-11-03 2004-05-20 주식회사 하이닉스반도체 반도체소자의 자기정렬적인 콘택 형성방법
US6803313B2 (en) 2002-09-27 2004-10-12 Advanced Micro Devices, Inc. Method for forming a hardmask employing multiple independently formed layers of a pecvd material to reduce pinholes
US6794230B2 (en) * 2002-10-31 2004-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Approach to improve line end shortening
KR100532204B1 (ko) * 2004-03-04 2005-11-29 삼성전자주식회사 핀형 트랜지스터 및 이의 제조 방법
KR20060011392A (ko) 2004-07-30 2006-02-03 주식회사 하이닉스반도체 비정질카본층을 이용한 반도체소자의 소자분리 방법
US7488656B2 (en) * 2005-04-29 2009-02-10 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
US7384838B2 (en) * 2005-09-13 2008-06-10 International Business Machines Corporation Semiconductor FinFET structures with encapsulated gate electrodes and methods for forming such semiconductor FinFET structures
US20070093055A1 (en) * 2005-10-24 2007-04-26 Pei-Yu Chou High-aspect ratio contact hole and method of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223490A (ja) 1999-01-27 2000-08-11 Nec Corp 半導体装置の製造方法
KR20050119910A (ko) * 2004-06-17 2005-12-22 삼성전자주식회사 반도체 패턴 형성 방법
JP2006032714A (ja) 2004-07-16 2006-02-02 Fuji Photo Film Co Ltd 有機材料層のパターニング方法およびこれを用いた電子デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647521B2 (en) 2007-12-27 2014-02-11 SK Hynix Inc. Method of forming micro pattern of semiconductor device

Also Published As

Publication number Publication date
US7988873B2 (en) 2011-08-02
US20070298616A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
KR100934836B1 (ko) 반도체소자의 미세패턴 형성방법
JP2009163203A (ja) 半導体素子のパターン形成方法
JP2008016842A (ja) フィンマスク及びそれを用いたサドル型フィンの製造方法
KR100757414B1 (ko) 반도체 제조용 마스크 패턴 형성 방법
JPH10209015A (ja) 半導体基板および半導体装置の製造方法
US7687403B2 (en) Method of manufacturing flash memory device
KR20120054348A (ko) 반도체 소자의 미세 패턴 형성 방법
CN101436529B (zh) 半导体器件的制造方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100834440B1 (ko) 반도체 소자의 형성방법
KR100654350B1 (ko) 실리사이드막을 구비하는 반도체 소자의 제조 방법 및이에 의해 제조된 반도체 소자
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
US20060128140A1 (en) Method of forming a contact hole in a semiconductor device
US7645679B2 (en) Method for forming isolation layer in semiconductor devices
KR20060136174A (ko) 미세 패턴 형성 방법
KR20070000204A (ko) 미세 패턴 형성 방법
JP2000269465A (ja) 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
KR101161797B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20100088292A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR100613346B1 (ko) 반도체 소자 및 그 제조 방법
KR100591181B1 (ko) 반도체 소자 및 그 제조방법
US7642191B2 (en) Method of forming semiconductor structure
KR100865550B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
TWI518743B (zh) 半導體裝置圖案化結構之製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 13