JP2008016842A - フィンマスク及びそれを用いたサドル型フィンの製造方法 - Google Patents

フィンマスク及びそれを用いたサドル型フィンの製造方法 Download PDF

Info

Publication number
JP2008016842A
JP2008016842A JP2007168524A JP2007168524A JP2008016842A JP 2008016842 A JP2008016842 A JP 2008016842A JP 2007168524 A JP2007168524 A JP 2007168524A JP 2007168524 A JP2007168524 A JP 2007168524A JP 2008016842 A JP2008016842 A JP 2008016842A
Authority
JP
Japan
Prior art keywords
fin
mask
fin mask
forming
saddle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007168524A
Other languages
English (en)
Inventor
Kwang-Ok Kim
光 玉 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060128839A external-priority patent/KR100844955B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008016842A publication Critical patent/JP2008016842A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/053Making the transistor the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/056Making the transistor the transistor being a FinFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】活性領域(101)の長軸端(104)で望ましくないダミーサドル型フィンが形成されることを防止できるフィンマスク及びそれを用いたサドル型フィン構造のトランジスタの製造方法を提供すること。
【解決手段】フィンマスクとして、ライン状の第1のフィンマスク(FM1)と島状の第2のフィンマスク(FM2)との組み合わせ、ライン状の第1のフィンマスクとダンベル型の第2のフィンマスクとの組み合わせ、若しくは、ライン状の第1のフィンマスクとジグソーパズルのピース形状の開口を有する第2のフィンマスクとの組み合わせを利用するか、又はサドル型フィンが形成される領域が開放される島状の開口を有するフィンマスクを単独で用いる。これにより、サドル型フィンが形成される領域のみを局部的に開放し、残りの領域を全てカバーして、近接する活性領域の長軸端におけるダミーサドル型フィンの形成を防止できるという効果がある。
【選択図】図2

Description

本発明は、半導体素子の製造方法に関し、特に、サドル型フィン(saddle type fin)を有するサドル型トランジスタ(saddle type transistor)の製造方法に関する。
DRAMセルに適用される一般的な3次元構造のセルは、大別して、フィン構造、リセスチャンネル構造、又はサドル型構造に分類され、サドル型構造は、フィン構造とリセスチャンネル構造とを組み合わせた構造である。
図1Aは、従来の技術に係るサドル型トランジスタの製造方法を簡略に示す斜視図であり、図1Bは、フィンマスクを示す平面図である。
図1A及び図1Bに示すように、STI(Shallow Trench Isolation)法を利用して半導体基板11に素子分離膜12を形成する。これにより、長軸及び短軸を有する活性領域11Aが画定される。
次いで、半導体基板11上にフィンマスク13(図1B)を形成した後、フィンマスク13を用いたエッチングによりサドル型フィン14を形成する。
このとき、サドル型フィン14を形成するためのエッチングは、フィンマスク13を用いて素子分離膜12をエッチングした後、活性領域11Aをエッチングするか、又は、まず、活性領域11Aをエッチングした後、素子分離膜12をエッチングする。
その後、フィンマスク13を除去してから、図示されていないが、ゲート酸化膜、ゲート電極、及びソース・ドレインを形成してサドル型トランジスタを完成する。
上記のように従来技術では、サドル型フィン14を形成するために、ライン状のフィンマスク13を用いる。
しかしながら、上述した従来技術に係るサドル型トランジスタの製造方法では、ライン状のフィンマスク13により露出する活性領域11Aがサドル型フィン14が形成される領域の他に、活性領域11Aの長軸端でも露出するため、望ましくないダミーサドル型フィン14Aが形成される問題が生じる。
このように、望ましくないダミーサドル型フィン14Aが、ストレージノードを接続する活性領域に形成されるため、ストレージノードの漏れとゲートのキャパシタンスの増加とを引き起こして、トランジスタの性能を低下させる問題も生じる。
本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、活性領域の長軸端で望ましくないダミーサドル型フィンが形成されることを防止できるフィンマスク、及びそれを用いたサドル型フィンの製造方法を提供することにある。
そこで、上記の目的を達成するために、本発明の第1のフィンマスクは、長軸及び短軸を有し且つ所定面積の島状に画定される複数の活性領域のそれぞれに、サドル型フィンを形成するためのフィンマスクであって、ライン状の第1のフィンマスクと島状の第2のフィンマスクとの組み合わせからなり、前記サドル型フィンが形成される領域を局部的に開放し、近接する前記活性領域の長軸端をカバーすることを特徴とする。望ましくは、前記第2のフィンマスクが、前記第1のフィンマスクと部分的に重畳する長方形であり、前記第2のフィンマスクが、前記第1のフィンマスクと部分的に重畳する長方形であり、前記活性領域の長軸端をカバーする部分が前記活性領域の長軸端よりも広い面積を有するものであり、前記第2のフィンマスクの前記活性領域の長軸端をカバーする部分が、円形又は楕円形であることを特徴とする。
また、本発明の第2のフィンマスクは、長軸及び短軸を有し且つ所定面積の島状に画定される複数の活性領域のそれぞれにサドル型フィンを形成するためのフィンマスクであって、ライン状の第1のフィンマスクと島状の開口を有する第2のフィンマスクとの組み合わせからなり、前記サドル型フィンが形成される領域を局部的に開放し、近接する前記活性領域の長軸端をカバーすることを特徴とする。望ましくは、前記開口がジグソーパズル(jigsaw puzzle)のピース形状である。
本発明のサドル型フィンの製造方法は、少なくとも長軸端が近接する2つの活性領域が形成された基板を設ける第1ステップと、前記活性領域のサドル型フィンが形成される領域を局部的に開放し、残りの領域を全てカバーするエッチングバリアパターンを形成する第2ステップと、前記エッチングバリアパターンにより開放される領域を選択的にエッチングして局部的ダマシン(local damascene)構造のサドル型フィンを形成する第3ステップとを含むことを特徴とする。
望ましくは、前記エッチングバリアパターンを形成する前記第2ステップが、前記サドル型フィンが形成される領域がライン状に開放される第1のフィンマスクと、隣接する前記活性領域の長軸端を共にカバーする島状の第2のフィンマスクとが組み合わされて形成されることを特徴とする。また、前記エッチングバリアパターンを形成する前記第2ステップが、前記サドル型フィンが形成される領域がライン状に開放される第1のフィンマスクと、前記サドル型フィンが形成される領域がジグソーパズルのピース形状に開放され、隣接する前記活性領域の長軸端を共にカバーする第2のフィンマスクとが組み合わされて形成されることを特徴とする。なお、前記エッチングバリアパターンを形成する前記第2ステップが、前記サドル型フィンが形成される領域のみを局部的に開放する開口を有し、残りの領域を全てカバーするフィンマスクを用いて形成されることを特徴とする。
以下、添付された図面を参照して本発明の好ましい実施形態を更に詳細に説明する。
<第1の実施形態>
図2は、本発明の第1の実施形態に係るサドル型フィンを製造する際に用いられるフィンマスクの組み合わせを示す平面図である。
図2に示すように、基板表面に対してX軸及びY軸を設定し、X軸及びY軸方向にそれぞれ長軸及び短軸を有する所定の大きさの複数個の活性領域101を形成する。このとき、活性領域101の配置に関しては、X軸方向においては隣接する2つの活性領域101の長軸端104が近接し、近接する活性領域101の間には素子分離膜102が設けられる。
上記のように、活性領域101は素子分離膜102により画定され、活性領域101及び素子分離膜102を選択的にエッチングしてサドル状に突出する活性領域、すなわち、サドル型フィン103を形成するために、第1の実施形態に係るフィンマスクでは、第1のフィンマスクFM1と第2のフィンマスクFM2とを組み合わせて用いる。
本実施形態では、第1のフィンマスクFM1と第2のフィンマスクFM2とが順次用いられ、それらを適用する順序を変更することができる。例えば、第1のフィンマスクFM1を先に形成し、第2のフィンマスクFM2は、第1のフィンマスクFM1を除去した後に形成するか、又は、第2のフィンマスクFM2を先に形成し、第1のフィンマスクFM1は、第2のフィンマスクFM2を除去した後に形成することができる。従って、第1フィンマスクFM1及び第2フィンマスクFM2が基板上に同時に存在することはないが、図2には、第1のフィンマスクFM1と第2のフィンマスクFM2との相対的な位置関係を示すために、第1フィンマスクFM1及び第2フィンマスクFM2を共に図示している。
第1のフィンマスクFM1は第1の方向に沿って形成されたライン状のマスクであり、第2のフィンマスクFM2は第1の方向に直交する第2の方向に沿って形成された島状のマスクであって、2つのフィンマスクを組み合わせると、サドル型フィン103が形成される領域の活性領域101及び素子分離膜102を選択的にエッチングすることができる。すなわち、従来技術においてダミーサドル型フィンが形成されていた部分は、同じX軸で近接する2つの活性領域101の長軸端104であり、近接する2つの活性領域の長軸端104は、島状の第2のフィンマスクFM2を適用することにより、サドル型フィン103を形成するためのエッチングの際にエッチングされない。
望ましくは、第2のフィンマスクFM2は、近接する活性領域101の長軸端104を覆い、かつ、2つの活性領域101の間の素子分離膜102上を覆う長方形の島状である。そして、第2のフィンマスクFM2は、第1のフィンマスクFM1が設けられていた位置と少なくとも一部が重畳する形である。
第1のフィンマスクFM1及び第2のフィンマスクFM2を、決められた順序にしたがって適用し、これらの組み合わせによりサドル型フィン103を形成する際には、これら2つのフィンマスクを組み合わせた形状が転写されたハードマスクパターンがエッチングバリアとして用いられる。
図3A〜図3Eは、本発明の第1の実施形態に係るサドル型フィンの製造方法の各工程を説明するための断面図であり、これらの図を用いて以下に製造工程を具体的に説明する。
図3Aに示すように、半導体基板21にSTI法を利用して素子分離膜24を形成する。これにより、活性領域21Aが画定される。このような素子分離膜24を形成する際のSTI法は、パッド酸化膜22及びパッド窒化膜23を順次積層して行なわれる。その後、STIマスクを用いたエッチングを行ってトレンチを形成した後、STIマスクを除去する。次いで、トレンチを埋め込むように、絶縁膜(例えば、HDP酸化膜)を蒸着した後、CMP(Chemical Mechanical Polishing)を行う。
したがって、素子分離膜24の形成時、CMP後には活性領域21Aの上にパッド酸化膜22及びパッド窒化膜23が残留する。また、活性領域21Aは、短軸及び長軸を有する島状のパターンであって、平面上に図2の活性領域101と同じ形態及び配置構造を有する。
次に、全面に非晶質カーボン25、絶縁性反射防止膜26、及びポリシリコンハードマスク27を順に積層する。絶縁性反射防止膜26は、非晶質カーボン25がエッチングされるとき、優れた選択比(10:1以上の選択比)のハードマスクの役割を果たし、ポリシリコンハードマスク27は、絶縁性反射防止膜26がエッチングされるとき、ハードマスクの役割を果たす。望ましくは、絶縁性反射防止膜26及びポリシリコンハードマスク27は、その厚さを1000Å以下に薄くして用いる。そして、非晶質カーボン25は、後続のサドル型フィンの形成時に用いられるハードマスクであって、その厚さは500Å以上にして使用する。
次いで、ポリシリコンハードマスク27上に第1の下部反射防止膜(Bottom Anti Reflective Coating)28Aを形成し、第1の下部反射防止膜28A上に第1のフィンマスク(FM1)29を形成する。このとき、第1のフィンマスク29は、感光膜を塗布した露光及び現像によりパターニングして形成する。第1のフィンマスク29は、サドル型フィンが形成される領域を開放させるライン状の第1の開口29Aを有する。すなわち、第1のフィンマスク29はライン状のマスクであって、第1の開口29Aが活性領域21Aの長軸と直交する方向に形成されている。平面上における活性領域21Aと第1のフィンマスク29との位置関係ては、図2と同様である。
次いで、第1のフィンマスク29をエッチングマスクとして用いたエッチングを行う。このとき、第1のフィンマスク29を用いて第1の下部反射防止膜28A及びポリシリコンハードマスク27をエッチングする。
したがって、ポリシリコンハードマスク27は、第1のフィンマスク29の形が転写されたラインパターンとなる。
次いで、図3Bに示すように、第1のフィンマスク29をストリップ(除去)する。このとき、第1の下部反射防止膜28Aも同時に除去される。
以後、全面に第2の下部反射防止膜28Bを形成した後、第2の下部反射防止膜28B上に第2のフィンマスク(FM2)30を形成する。このとき、第2のフィンマスク30は、感光膜を塗布した後、露光及び現像によりパターニングして形成し、平面上からみるとき、近接する活性領域21Aの長軸端の間を覆う形に形成する。したがって、第2のフィンマスク30では、サドル型フィンが形成される活性領域の上部が第2の開口30Aを介して開放され、かつ、ダミーサドル型フィンを形成し得る活性領域21Aの長軸端及び活性領域21Aの素子分離膜24上が覆われる形となる。第2のフィンマスク30は島状であり、ライン状マスクの第1のフィンマスク29とはその形が異なる。
次いで、図3Cに示すように、第2のフィンマスク30をエッチングマスクとして用いたエッチングを行う。すなわち、第2のフィンマスク30を用いて第2の下部反射防止膜28B及び絶縁性反射防止膜26をエッチングしてパターニングされた第2の下部反射防止膜28Cとパターニングされた絶縁性反射防止膜26Aを形成する。このとき、ポリシリコンハードマスク27はエッチングされない。したがって、ポリシリコンハードマスク27によってポリシリコンハードマスク27の下の絶縁性反射防止膜26が自己整合的(self aligned)にエッチングされる。
次いで、図3Dに示すように、第2のフィンマスク30をストリップする。このとき、パターニングされた第2の下部反射防止膜28Cも同時に除去される。
次いで、図3Eに示すように、残りのポリシリコンハードマスク27を除去する。
次いで、パターニングされた絶縁性反射防止膜26Aをハードマスクとして用いて非晶質カーボン25をエッチングし、非晶質カーボンパターン25Aを形成する。したがって、パターニングされた絶縁性反射防止膜26Aの形が転写された非晶質カーボンパターン25Aは、図4の平面図に示されている形にエッチングされる。
続いて、パッド窒化膜23、パッド酸化膜22をエッチングしてパターニングされたパッド窒化膜23Aとパターニングされたパッド酸化膜22Aとを形成する。素子分離膜24と活性領域21Aとを選択的にリセスさせてサドル型フィン31を形成する。符号24Aは、素子分離膜24がリセスされた部分を表している。このとき、サドル型フィン31を形成する際にパターニングされた絶縁性反射防止膜26Aは消耗されて残留せず、非晶質カーボンパターン25Aがエッチングバリアとして作用する。
前述したように、サドル型フィン31を形成するとき、非晶質カーボンパターン25Aをエッチングバリアとして用いることにより、近接する2つの活性領域21Aの長軸端におけるエッチングを防止する。
つまり、サドル型フィン31が形成される領域(符号B−B’)の活性領域21A及び素子分離膜24のみをエッチングするようになり、ダミーサドル型フィンが形成されていた活性領域21Aの長軸端では活性領域及び素子分離膜のエッチングが発生しない。
サドル型フィン31が形成された結果を、図4の平面図を参照して説明すれば、次のとおりである。
図4は、第1の実施形態に係るサドル型フィンが形成された結果を示した平面図である。
図4に示すように、前述した第1のフィンマスク29と第2のフィンマスク30との組み合わせにより形成される非晶質カーボンパターン25Aは、活性領域21Aのサドル型フィンが形成される領域(B−B’)が長方形の開口部100Aとなり、従来技術においてダミーサドル型フィンが形成されていた部分が密閉100Bされる形態となる。
したがって、このような非晶質カーボンパターン25Aを用いたエッチングを介してサドル型フィン31を形成すれば、活性領域21Aの長軸端ではエッチングが防止されてダミーサドル型フィンが発生しない。そして、非晶質カーボンパターン25Aの長方形の開口部100Aによりサドル型フィン31が形成される領域のエッチング領域が長方形に限定されて局部的にエッチングされることから、第1の実施形態のサドル型フィン31を局部的ダマシンサドル型フィンLD−SF(Local Damascene Saddle type Fin)という。
上述した第1の実施形態では、ライン状の第1のフィンマスク29を先に用い、島状の第2のフィンマスク30を後で用いたが、島状の第2のフィンマスク30を先に用いた後、ライン状の第1のフィンマスク29を後で用いても非晶質カーボンパターンの形を図4と同様に、得ることができる。
<第2の実施形態>
図5Aは、本発明の第2の実施形態に係るサドル型フィンの製造時に用いられるフィンマスクの組み合わせを示す平面図である。第2の実施形態に係るフィンマスクの組み合わせにおいて、第2のフィンマスクFM21は第1の実施形態の第2のフィンマスクFM2とその形態が異なる。
図5Aに示すように、基板表面に対してX軸及びY軸を設定し、X軸及びY軸方向にそれぞれ長軸及び短軸を有する所定の大きさの複数個の活性領域111を形成する。このとき、活性領域111の配置に関しては、X軸方向には近接する2つの活性領域111の長軸端が近接し、近接した活性領域111の間には素子分離膜112が位置する。
上記のように、活性領域111は素子分離膜112により画定され、活性領域111及び素子分離膜112を選択的にエッチングしてサドル状に突出する活性領域、すなわち、サドル型フィン113を形成するために第2の実施形態に係るフィンマスクでは、第1のフィンマスクFM11と第2のフィンマスクFM21とを組み合わせて用いる。
本実施形態では、第1のフィンマスクFM1と第2のフィンマスクFM2とが順次用いられ、それらを適用する順序は変更することができる。例えば、第1のフィンマスクFM11を先に形成し、第2のフィンマスクFM21は、第1のフィンマスクFM11を除去した後に形成するか、又は、第2のフィンマスクFM21を先に形成し、第1のフィンマスクFM11は、第2のフィンマスクFM21を除去した後に形成することができる。しかし、図5Aには、第1のフィンマスクFM11と第2のフィンマスクFM21との相対的位置を示すために、共に図示している。
第1のフィンマスクFM11は第1の方向に沿って形成されたライン状のマスクで、第2のフィンマスクFM21は第1の方向に直交する第2の方向に沿って形成された島状のマスクであり、2つのフィンマスクを組み合わせると、サドル型フィン113が形成される領域の活性領域111及び素子分離膜112を局部的にエッチングすることができる。すなわち、ダミーサドル型フィンが形成されていた部分は、同じX軸で近接する2つの活性領域111の長軸端114であり、近接する2つの活性領域111の長軸端114は、島状の第2のフィンマスクFM21を適用することにより、サドル型フィン113を形成するためのエッチングの際にエッチングされない。
望ましくは、第2のフィンマスクFM21は、近接する活性領域111の長軸端114を覆い、かつ、2つの活性領域111の間の素子分離膜112上を覆うダンベル型(亜鈴形状)の島状である。ダンベル型の島状とは、近接する活性領域111の間の素子分離膜上では長方形の形態を有し、各活性領域111の長軸端114では、より広い面積で長軸端114をカバーすることができるように、丸い形状、例えば円形又は楕円形の形態を有している形状を意味する。そして、第2のフィンマスクFM21は、第1のフィンマスクFM11が設けられていた位置と少なくとも一部が交差する、即ち重なる形である。
第1の実施形態の第2のフィンマスクFM2が長方形の島状であることとは異なり、第2の実施形態の第2のフィンマスクFM21はダンベル型の島状を有する。第2のフィンマスクFM21をこのようにダンベル型の島状に形成すると、活性領域111の長軸端114をカバーできるマージンが増加する。すなわち、活性領域111の長軸端114におけるダミーサドル型フィンの形成を防止できるマージンが増加する。
第1のフィンマスクFM11と第2のフィンマスクFM21とを、決められた順序(FM11→FM21又はFM21→FM11)にしたがって適用し、これらの組み合わせを介してサドル型フィン113を形成するときは、これら2つのフィンマスクを組み合わせた形状が転写されたエッチングバリアパターンが、エッチングバリアとして用いられる。ここで、エッチングバリアパターンは非晶質カーボンパターンであり、非晶質カーボンパターンの形成のために、第1のフィンマスクFM11、第2のフィンマスクFM21、絶縁性反射防止膜、及びポリシリコンハードマスクを用いる。非晶質カーボンパターンの形成工程は、上記で図3A〜図3Eを参照して説明した工程と同様である。
図5Bは、第2の実施形態に係る第2のフィンマスクを示すSEM(Scanning Electron Microscope)写真である。
<第3の実施形態>
図6Aは、本発明の第3の実施形態に係るサドル型フィンを製造する際に用いられるフィンマスクの組み合わせを示す平面図であり、図6Bは、図6Aの第2のフィンマスクのSEM写真である。
図6Aに示すように、第3の実施形態に係るフィンマスクの組み合わせは、ライン状の第1のフィンマスクFM31とジグソーパズル状の第2のフィンマスクFM32とを組み合わせて、局部的に活性領域200及び素子分離膜(符号を省略)をエッチングしてサドル型フィン201を形成する。
図6Aに示したように、第1のフィンマスクFM31は、活性領域200のうち、サドル型フィン201が形成される領域のみ開放させるライン状(第1の実施形態及び第2の実施形態における第1のフィンマスクと同じ形状)であり、第2のフィンマスクFM32は、ジグソーパズル状(ジグソーパズルを構成する複数の小片であるピースが1つ置きに配置されたような市松模様の平面形状)である。すなわち、第2のフィンマスクFM32は、1つの活性領域200の一方の長軸端と、この活性領域200の長軸方向に隣接する別の活性領域の、活性領域200の長軸端に近接する長軸端との間をカバーし、残りの領域を全て開放させる、ジグソーパズルを構成する1つのピース形状の開口部202を有するマスクである。この開口202により開放された領域が局部的にエッチングされてサドル型フィン201が形成される。
第3の実施形態に係るジグソーパズル状の第2のフィンマスクFM32を用いると、エッチングの際に不足する可能性がある感光膜の選択比を確保することができ、これにより、従来ではダミーサドル型フィンが形成されていた活性領域200の長軸端をカバーする効果が増大する。
第1のフィンマスクFM31と第2のフィンマスクFM32とを、定められた順序(FM31→FM32又はFM32→FM31)にしたがって適用し、これらの組み合わせを介してサドル型フィン201を形成するときには、これら2つのフィンマスクを組み合わせた形状が転写されたパターンが、エッチングバリアとして用いられる。ここで、エッチングバリアパターンは非晶質カーボンパターンであり、非晶質カーボンパターンの形成のために、第1のフィンマスクFM31、第2のフィンマスクFM32、絶縁性反射防止膜、及びポリシリコンハードマスクを用いる。非晶質カーボンパターンの形成工程は、上記で図3A〜図3Eを参照して説明した工程と同様である。
図6Bは、図6Aの第2のフィンマスクを示すSEM写真である。
<第4の実施形態>
図7Aは、本発明の第4の実施形態に係るサドル型フィンを製造する際に用いられるフィンマスクの平面図であり、図7Bは、図7AのフィンマスクのSEM写真である。
図7Aに示すように、第1の実施形態、第2の実施形態、及び第3の実施形態とは異なり、ライン状の第1のフィンマスクを用いず、島状の開口302を有する第3のフィンマスクR−FMを単独で使用する。
すなわち、島状の開口302を有するフィンマスクR−FMは、活性領域300のうち、サドル型フィン301が形成される領域のみ局部的に開放させる島状の開口302を有し、残りの領域を全て覆う形状である。ここで、開口302は図7Aに示した長方形か、又は楕円形である。
上記のように、島状の開口302を有するフィンマスクR−FMを単独で用いれば、フィンマスクを2回用いる工程を単純にすることができる。これに加えて、第4の実施形態に係るフィンマスクR−FMを用いれば、「ポリシリコンハードマスク」を用いる必要がなく、非晶質カーボンのみを用いてサドル型フィン301を形成することができる。また、非晶質カーボンをポリシリコンに代替して用いてもサドル型フィン301を形成することができる。したがって、第4の実施形態に係るフィンマスクR−FMを用いると、ハードマスクのスタックを簡単に構成することができる。例えば、第4の実施形態に係るフィンマスクR−FMを用いてサドル型フィン301を形成するときには、フィンマスクR−FMの形が転写されたパターンがエッチングバリアとして用いられる。ここで、エッチングバリアパターンは、非晶質カーボンのパターン又はポリシリコンのパターンであり、エッチングバリアパターンを形成するために、フィンマスクR−FM、絶縁性反射防止膜を用いる。エッチングバリアパターンの形成工程は、図3A〜図3Eを参照して説明した工程と同様であるが、本第4の実施形態では、ポリシリコンハードマスクを用いず、フィンマスクR−FMを用いて直接絶縁性反射防止膜をエッチングし、絶縁性反射防止膜で非晶質カーボンをエッチングする。また、絶縁性反射防止膜の下に非晶質カーボンの代りにポリシリコンを形成して、サドル型フィンの形成時、ポリシリコンをエッチングバリアとして用いることもできる。
第1の実施形態と同様に、第2の実施形態及び第3の実施形態に係るフィンマスクの組み合わせ、又は第4の実施形態に係る単独のフィンマスクR−FMを用いてサドル型フィンを形成すると、サドル型フィンは局部的ダマシン状となる。サドル型フィンが形成される領域のエッチング領域が限定されて局部的にエッチングされるため、サドル型フィンは局部的ダマシンサドル型フィンとなる。
図8は、本発明の実施形態に係るサドル型フィンを示すSEM写真であり、サドル型フィンが局部的に形成(符号LD−SFで示す)されていることが分かる。
上述したように、本発明では、サドル型フィンが形成される領域のみを局部的に開放させるフィンマスクの組み合わせを使用して、隣接する活性領域の長軸端で従来生成されていたダミーサドル型フィンの形成を防止するので、ダミーサドル型フィンにより引き起こされるストレージノードの漏れ、及びゲートのキャパシタンスの増加を抑制できるという効果がある。
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係るサドル型フィンの製造方法を簡略に示す斜視図である。 従来の技術に係るフィンマスクを示す平面図である。 本発明の第1の実施形態に係るサドル型フィンを製造する際に用いられるフィンマスクの組み合わせを示す平面図である。 本発明の第1の実施形態に係るサドル型フィンの製造方法の工程を説明するための断面図である。 本発明の第1の実施形態に係るサドル型フィンの製造方法の工程を説明するための断面図である。 本発明の第1の実施形態に係るサドル型フィンの製造方法の工程を説明するための断面図である。 本発明の第1の実施形態に係るサドル型フィンの製造方法の工程を説明するための断面図である。 本発明の第1の実施形態に係るサドル型フィンの製造方法の工程を説明するための断面図である。 第1の実施形態に係るサドル型フィンが形成された状態を示す平面図である。 本発明の第2の実施形態に係るサドル型フィンを製造する際に用いられるフィンマスクの組み合わせを示す平面図である。 第2の実施形態に係る第2のフィンマスクのSEM写真である。 本発明の第3の実施形態に係るサドル型フィンを製造する際に用いられるフィンマスクの組み合わせを示す平面図である。 図6Aの第2のフィンマスクのSEM写真である。 本発明の第4の実施形態に係るサドル型フィンを製造する際に用いられるフィンマスクを示す平面図である。 図7AのフィンマスクのSEM写真である。 本発明の第1〜第4の実施形態に係るサドル型フィンのSEM写真である。
符号の説明
101、111、200、300 活性領域
102、112 素子分離膜
103、113、201、301 サドル型フィン
104、114 ダミーサドル型フィン
FM1、FM11、FM31 ライン状の第1のフィンマスク
FM2、FM21、FM32 島状の第2のフィンマスク
R−FM 第3のフィンマスク
202、302 開口

Claims (21)

  1. 長軸及び短軸を有し且つ所定面積の島状に画定される複数の活性領域のそれぞれに、サドル型フィンを形成するためのフィンマスクであって、
    ライン状の第1のフィンマスクと島状の第2のフィンマスクとの組み合わせからなり、
    前記サドル型フィンが形成される領域を局部的に開放し、
    近接する前記活性領域の長軸端をカバーすることを特徴とするフィンマスク。
  2. 前記第2のフィンマスクが、前記第1のフィンマスクと部分的に重畳する長方形であることを特徴とする請求項1に記載のフィンマスク。
  3. 前記第2のフィンマスクが、前記第1のフィンマスクと部分的に重畳する長方形であり、
    前記活性領域の長軸端をカバーする部分が前記活性領域の長軸端よりも広い面積を有することを特徴とする請求項1に記載のフィンマスク。
  4. 前記第2のフィンマスクの前記活性領域の長軸端をカバーする部分が、円形又は楕円形であることを特徴とする請求項3に記載のフィンマスク。
  5. 長軸及び短軸を有し且つ所定面積の島状に画定される複数の活性領域のそれぞれに、サドル型フィンを形成するためのフィンマスクであって、
    ライン状の第1のフィンマスクと島状の開口を有する第2のフィンマスクとの組み合わせからなり、
    前記サドル型フィンが形成される領域を局部的に開放し、
    近接する前記活性領域の長軸端をカバーすることを特徴とするフィンマスク。
  6. 前記第2のフィンマスクの開口が、ジグソーパズル(jigsaw puzzle)のピース形状であることを特徴とする請求項5に記載のフィンマスク。
  7. 長軸及び短軸を有し且つ所定面積の島状に画定される複数の活性領域のそれぞれに、サドル型フィンを形成するためのフィンマスクであって、
    前記サドル型フィンが形成される領域を局部的に開放し、且つ残りの領域を全てカバーする島状の開口を有することを特徴とするフィンマスク。
  8. 前記開口が、長方形又は楕円形であることを特徴とする請求項7に記載のフィンマスク。
  9. 長軸端が近接する少なくとも2つの活性領域が形成された基板を設ける第1ステップと、
    前記活性領域のサドル型フィンが形成される領域を局部的に開放し、且つ残りの活性領域を全てカバーするエッチングバリアパターンを、前記基板上に形成する第2ステップと、
    前記エッチングバリアパターンにより開放される領域をエッチングして局部的ダマシン(local damascene)構造のサドル型フィンを形成する第3ステップと
    を含み、
    前記エッチングバリアパターンを形成する前記第2ステップが、第1のフィンマスク及び第2のフィンマスクを形成するステップであり、
    前記第1のフィンマスクが、前記エッチングバリアパターンにより開放される領域をラインパターンの形で開放し、
    前記第2のフィンマスクが、隣接する2つの前記活性領域の近接する長軸端を覆う
    ことを特徴とするサドル型フィンの製造方法。
  10. 前記第1のフィンマスクがライン状であり、
    前記第2のフィンマスクが島状であり、
    前記第2のフィンマスクが、前記第1のフィンマスクが除去された後に形成されることを特徴とする請求項9に記載のサドル型フィンの製造方法。
  11. 前記第2のフィンマスクが、前記第1のフィンマスクと部分的に重畳する長方形の島状であり、
    前記活性領域の長軸端をカバーする部分が、前記活性領域の長軸端よりも広い面積を有することを特徴とする請求項10に記載のサドル型フィンの製造方法。
  12. 前記第2のフィンマスクの前記活性領域の長軸端をカバーする部分が、円形であることを特徴とする請求項11に記載のサドル型フィンの製造方法。
  13. 前記エッチングバリアパターンを形成する前記第2ステップが、
    前記サドル型フィンが形成される領域がライン状に開放される第1のフィンマスクと、
    前記サドル型フィンが形成される領域をジグソーパズルのピース形状の島状に開放し、且つ隣接する前記活性領域の近接する長軸端を共にカバーする第2のフィンマスクとが組み合わされて形成されることを特徴とする請求項9に記載のサドル型フィンの製造方法。
  14. 前記第1のフィンマスク及び第2のフィンマスクの組み合わせにより形成されるエッチングバリアパターンが、非晶質カーボンのパターンであることを特徴とする請求項10〜13のいずれか1項に記載のサドル型フィンの製造方法。
  15. 前記非晶質カーボンのパターンを形成する前記第2ステップが、
    非晶質カーボンを形成するステップと、
    該非晶質カーボン上に絶縁性反射防止膜を形成するステップと、
    該絶縁性反射防止膜上にポリシリコンを形成するステップと、
    前記第1のフィンマスクを用いて前記ポリシリコンをエッチングするステップと、
    前記第2のフィンマスクを用いて前記絶縁性反射防止膜をエッチングするステップと、
    前記絶縁性反射防止膜を用いて前記非晶質カーボンをエッチングするステップと
    を含むことを特徴とする請求項14に記載のサドル型フィンの製造方法。
  16. 前記非晶質カーボンのパターンを形成する前記第2ステップが、
    非晶質カーボンを形成するステップと、
    該非晶質カーボン上に絶縁性反射防止膜を形成するステップと、
    該絶縁性反射防止膜上にポリシリコンを形成するステップと、
    前記第2のフィンマスクを用いて前記ポリシリコンをエッチングするステップと、
    前記第1のフィンマスクを用いて前記絶縁性反射防止膜をエッチングするステップと、
    前記絶縁性反射防止膜を用いて前記非晶質カーボンをエッチングするステップと
    を含むことを特徴とする請求項14に記載のサドル型フィンの製造方法。
  17. 前記エッチングバリアパターンを形成する前記第2ステップが、
    前記サドル型フィンが形成される領域のみを開放する開口を有し、残りの領域を全てカバーするフィンマスクを、前記エッチングバリアパターンとして形成するステップであることを特徴とする請求項9に記載のサドル型フィンの製造方法。
  18. 前記開口が、長方形又は楕円形であることを特徴とする請求項17に記載のサドル型フィンの製造方法。
  19. 前記エッチングバリアパターンが、非晶質カーボンのパターン又はポリシリコンのパターンであることを特徴とする請求項17に記載のサドル型フィンの製造方法。
  20. 前記非晶質カーボンのパターンを形成する前記第2ステップが、
    非晶質カーボンを形成するステップと、
    該非晶質カーボン上に絶縁性反射防止膜を形成するステップと、
    前記フィンマスクを用いて前記絶縁性反射防止膜をエッチングするステップと、
    エッチングされた前記絶縁性反射防止膜を用いて前記非晶質カーボンをエッチングするステップと
    を含むことを特徴とする請求項19に記載のサドル型フィンの製造方法。
  21. 前記ポリシリコンのパターンを形成する前記第2ステップが、
    ポリシリコンを形成するステップと、
    該ポリシリコン上に絶縁性反射防止膜を形成するステップと、
    前記フィンマスクを用いて前記絶縁性反射防止膜をエッチングするステップと、
    エッチングされた前記絶縁性反射防止膜を用いて前記ポリシリコンをエッチングするステップと
    を含むことを特徴とする請求項19に記載のサドル型フィンの製造方法。
JP2007168524A 2006-06-30 2007-06-27 フィンマスク及びそれを用いたサドル型フィンの製造方法 Pending JP2008016842A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060061437 2006-06-30
KR1020060128839A KR100844955B1 (ko) 2006-06-30 2006-12-15 핀마스크 및 그를 이용한 새들형 핀의 제조 방법

Publications (1)

Publication Number Publication Date
JP2008016842A true JP2008016842A (ja) 2008-01-24

Family

ID=38877251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007168524A Pending JP2008016842A (ja) 2006-06-30 2007-06-27 フィンマスク及びそれを用いたサドル型フィンの製造方法

Country Status (2)

Country Link
US (3) US20080003833A1 (ja)
JP (1) JP2008016842A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373226B2 (en) 2009-08-31 2013-02-12 Elpida Memory, Inc. Semiconductor device including a Trench-Gate Fin-FET
JP2013115427A (ja) * 2011-11-30 2013-06-10 Internatl Business Mach Corp <Ibm> FinFETを形成する方法およびFinFET構造

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10270003B2 (en) * 2012-12-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for CMOS sensor packaging
US9455202B2 (en) * 2014-05-29 2016-09-27 United Microelectronics Corp. Mask set and method for fabricating semiconductor device by using the same
WO2017044117A1 (en) 2015-09-11 2017-03-16 Intel Corporation Aluminum indium phosphide subfin germanium channel transistors
US10074657B2 (en) * 2016-04-28 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fins and semiconductor device which includes fins
US9799660B1 (en) * 2016-05-11 2017-10-24 Globalfoundries Inc. Stable and reliable FinFET SRAM with improved beta ratio
CN109478566B (zh) 2016-06-17 2022-09-02 英特尔公司 一种场效应晶体管及其制作方法、cmos集成电路、移动计算机平台
DE102018217666A1 (de) * 2018-10-16 2020-04-16 Aktiebolaget Skf Aufhängungsaxiallagervorrichtung
US11502163B2 (en) * 2019-10-23 2022-11-15 Nanya Technology Corporation Semiconductor structure and fabrication method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US6924191B2 (en) * 2002-06-20 2005-08-02 Applied Materials, Inc. Method for fabricating a gate structure of a field effect transistor
KR100539244B1 (ko) * 2003-10-10 2005-12-27 삼성전자주식회사 리세스 채널 트렌치 패턴의 형성 방법, 리세스 채널트랜지스터의 제조 방법 및 리세스 채널 트랜지스터
KR20060064175A (ko) 2004-12-08 2006-06-13 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100640657B1 (ko) * 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR100642384B1 (ko) * 2005-09-15 2006-11-03 주식회사 하이닉스반도체 반도체 메모리소자의 트랜지스터 및 그 제조방법
KR100753125B1 (ko) 2005-12-29 2007-08-30 주식회사 하이닉스반도체 새들형 핀 트랜지스터 제조방법
KR20070070922A (ko) 2005-12-29 2007-07-04 주식회사 하이닉스반도체 새들형 핀 트랜지스터 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373226B2 (en) 2009-08-31 2013-02-12 Elpida Memory, Inc. Semiconductor device including a Trench-Gate Fin-FET
JP2013115427A (ja) * 2011-11-30 2013-06-10 Internatl Business Mach Corp <Ibm> FinFETを形成する方法およびFinFET構造

Also Published As

Publication number Publication date
US20090263973A1 (en) 2009-10-22
US8377826B2 (en) 2013-02-19
US20110014792A1 (en) 2011-01-20
US20080003833A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP2008016842A (ja) フィンマスク及びそれを用いたサドル型フィンの製造方法
US10083872B2 (en) Methods for forming Fin field-effect transistors
US7211498B2 (en) Method of manufacturing an isolation layer of a flash memory
US9337089B2 (en) Method for fabricating a semiconductor device having a bit line contact
US8164119B2 (en) Semiconductor device including conductive lines with fine line width and method of fabricating the same
US7037784B1 (en) Method of forming floating gate electrode of flash memory device
US20120171867A1 (en) Method for fabricating fine pattern by using spacer patterning technology
US7579265B2 (en) Method for manufacturing recess gate in a semiconductor device
US8216938B2 (en) Method for forming semiconductor device
US9530840B2 (en) Semiconductor device including a wall oxide film and method for forming the same
KR100739656B1 (ko) 반도체 장치의 제조 방법
JP2006279010A (ja) 半導体素子の製造方法
TWI546859B (zh) 半導體裝置之圖案化結構及其製作方法
JP2006135067A (ja) 半導体装置およびその製造方法
KR100753125B1 (ko) 새들형 핀 트랜지스터 제조방법
US8642428B2 (en) Semiconductor device including line-type active region and method for manufacturing the same
JP2007027678A (ja) 半導体素子のトランジスタ及びその形成方法
KR20140028906A (ko) 반도체 소자 및 그 제조방법
KR100844955B1 (ko) 핀마스크 및 그를 이용한 새들형 핀의 제조 방법
US7846801B2 (en) Method of fabricating semiconductor device
KR100865550B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
US9269583B1 (en) Method for fabricating memory device
KR100753051B1 (ko) 새들형 핀 트랜지스터 제조방법
KR100732755B1 (ko) 반도체 소자의 리세스게이트 형성 방법
KR20200039073A (ko) 반도체 장치의 제조 방법