KR100844955B1 - 핀마스크 및 그를 이용한 새들형 핀의 제조 방법 - Google Patents

핀마스크 및 그를 이용한 새들형 핀의 제조 방법 Download PDF

Info

Publication number
KR100844955B1
KR100844955B1 KR1020060128839A KR20060128839A KR100844955B1 KR 100844955 B1 KR100844955 B1 KR 100844955B1 KR 1020060128839 A KR1020060128839 A KR 1020060128839A KR 20060128839 A KR20060128839 A KR 20060128839A KR 100844955 B1 KR100844955 B1 KR 100844955B1
Authority
KR
South Korea
Prior art keywords
saddle
mask
pin
fin
forming
Prior art date
Application number
KR1020060128839A
Other languages
English (en)
Other versions
KR20080003185A (ko
Inventor
김광옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/679,179 priority Critical patent/US20080003833A1/en
Priority to JP2007168524A priority patent/JP2008016842A/ja
Publication of KR20080003185A publication Critical patent/KR20080003185A/ko
Application granted granted Critical
Publication of KR100844955B1 publication Critical patent/KR100844955B1/ko
Priority to US12/495,292 priority patent/US20090263973A1/en
Priority to US12/891,701 priority patent/US8377826B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 활성영역의 장축의 끝단에서 원치 않는 더미 새들형 핀이 형성되는 것을 방지할 수 있는 핀마스크 및 그를 이용한 새들형 핀의 제조 방법을 제공하기 위한 것으로, 본 발명은 라인형태의 제1핀마스크와 섬형태의 제2핀마스크 조합, 라인형태의 제1핀마스크와 아령형 제2핀마스크 조합 또는 라인형태의 제1핀마스크와 지그소우퍼즐의 개구를 갖는 제2핀마스크 조합을 이용하거나 또는 새들형 핀이 형성될 지역을 오픈시키는 섬형태의 개구를 갖는 핀마스크를 단독으로 사용하므로써 새들형 핀이 형성되는 지역만 국부적으로 오픈시키고 나머지 지역은 모두 커버링하도록 하여 이웃하는 활성영역의 장축 끝단에서 생성되는 더미 새들형 핀의 형성을 방지할 수 있는 효과가 있다.
새들형 핀, 핀마스크, 더미 새들형 핀, 섬형태, 지그소우퍼즐

Description

핀마스크 및 그를 이용한 새들형 핀의 제조 방법{FIN MASK AND METHOD FOR MANUFACTURING SADDLE FIN USING THE SAME}
도 1a는 종래기술에 따른 새들형 핀의 제조 방법을 간략히 도시한 도면.
도 1b는 종래기술에 따른 핀마스크를 도시한 평면도.
도 2는 본 발명의 제1실시예에 따른 새들형 핀 제조시 사용되는 핀마스크조합을 도시한 평면도.
도 3a 내지 도 3e는 본 발명의 제1실시예에 따른 새들형 핀의 제조 방법을 도시한 공정 단면도.
도 4는 제1실시예에 따른 새들형 핀이 형성된 결과를 나타낸 평면도.
도 5a는 본 발명의 제2실시예에 따른 새들형 핀 제조시 사용되는 핀마스크 조합을 도시한 평면도
도 5b는 제2실시예에 따른 제2핀마스크의 SEM(Scanning Electron Microscope) 이미지.
도 6a는 본 발명의 제3실시예에 따른 새들형 핀 제조시 사용되는 핀마스크조합을 도시한 평면도.
도 6b는 도 6a의 제2핀마스크의 SEM 사진.
도 7a는 본 발명의 제4실시예에 따른 새들형 핀 제조시 사용되는 핀마스크를 도시한 평면도.
도 7b는 도 7a의 핀마스크의 SEM 사진.
도 8은 본 발명의 실시예들에 따른 새들형 핀의 SEM 이미지.
*도면의 주요 부분에 대한 부호의 설명
101 : 활성영역 102 : 소자분리막
103 : 새들형 핀 104 : 더미 새들형 핀
FM1 : 라인 형태의 제1핀마스크
FM2 : 섬 형태의 제2핀마스크
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 새들형 핀(Saddle type fin)을 갖는 새들형 트랜지스터(Saddle type Transistor)의 제조 방법에 관한 것이다.
디램 셀(DRAM Cell)에 적용하기 위한 일반적인 3차원 구조의 셀은 크게 핀(Fin) 구조, 리세스채널(recessed channel) 구조 또는 새들형(Saddle type) 구조가 있으며, 새들형 구조는 핀구조와 리세스채널 구조를 결합한 구조이다.
도 1a는 종래기술에 따른 새들형 트랜지스터의 제조 방법을 간략히 도시한 도면으로서, 도 1b는 핀마스크의 평면도이다.
도 1a 및 도 1 b에 도시된 바와 같이, STI(Shallow Trench Isolation) 공정을 이용하여 반도체기판(11)에 소자분리막(12)을 형성한다. 이로써, 장축과 단축을 갖는 활성영역(11A)이 정의된다.
이어서, 반도체기판(11) 상에 핀 마스크(Fin mask, 도 1b의 13)를 형성한 후, 핀 마스크(Fin mask, 13)를 이용한 식각으로 새들형 핀(Saddle type fin, 14)을 형성한다. 이때, 새들형 핀(14)을 형성하기 위한 식각공정은 핀 마스크(13)를 이용하여 소자분리막(12)을 식각한 후 활성영역(11A)을 식각하거나, 먼저 활성영역(11A)을 식각한 후 소자분리막(12)을 식각한다.
이후, 핀 마스크(13)를 제거한 후에, 도시하지 않았지만, 게이트산화막, 게이트전극 및 소스/드레인을 형성하여 새들형 트랜지스터를 완성한다.
위와 같은 종래기술은 새들형 핀(14)을 형성하기 위해 라인형태(Line type)의 핀마스크(13)를 사용한다.
그러나, 상술한 종래기술에 따른 새들형 트랜지스터의 제조 방법에서는 라인형태의 핀 마스크(13)에 의해 노출되는 활성영역(11A)이 새들형 핀(14)이 형성될 지역외에 활성영역(11A)의 장축 끝단에서도 노출이 되기 때문에 원하지 않는 즉, 더미(Dummy) 새들형 핀(14A)이 형성되는 문제가 발생한다.
이처럼 원치 않는 더미 새들형 핀(14A)은 스토리지노드가 연결될 활성영역에 형성되기 때문에 스토리지노드의 누설(Leakage)과 게이트의 캐패시턴스(Capacitance) 증가를 초래하여 트랜지스터의 성능이 저하되는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 활성영역의 장축 끝단에서 원치 않는 더미 새들형 핀이 형성되는 것을 방지할 수 있는 핀마스크 및 그를 이용한 새들형 핀의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 핀마스크는 장축과 단축을 가져 일정 면적의 섬 형태로 정의된 복수의 활성영역 각각에 새들형 핀을 형성하기 위한 핀마스크에 있어서, 라인(Line) 형태의 제1핀마스크와 섬(Island) 형태의 제2핀마스크의 조합으로 이루어져, 상기 새들형 핀이 형성되는 지역은 국부적으로 오픈시키고, 이웃하는 상기 활성영역의 장축 끝단은 커버링(covering)하는 것을 특징으로 한다. 바람직하게, 상기 제2핀마스크는 상기 제1핀마스크와 교차하는 직사각형 형태이고, 상기 제2핀마스크는 상기 제1핀마스크와 교차하는 직사각형 형태이되, 상기 활성영역의 장축 끝단을 커버링하는 부분이 상기 활성영역의 장축 끝단보다 더 넓은 면적을 갖는 것이며, 상기 제2핀마스크의 상기 활성영역의 장축 끝단을 커버링하는 부분은 구형(Ball) 또는 타원형인 것을 특징으로 한다.
또한, 본 발명의 핀마스크는 장축과 단축을 가져 일정 면적의 섬 형태로 정의된 복수의 활성영역 각각에 새들형 핀을 형성하기 위한 핀마스크에 있어서, 라인형태의 제1핀마스크와 섬 형태의 개구(opening)를 갖는 제2핀마스크의 조합으로 이루어져, 상기 새들형 핀이 형성되는 지역은 국부적으로 오픈시키고, 이웃하는 상기 활성영역의 장축 끝단은 커버링(covering)하는 것을 특징으로 한다. 바람직하게, 상기 개구는 지그소우퍼즐(Zig saw puzzle) 형태이다.
또한, 본 발명의 핀마스크는 장축과 단축을 가져 일정 면적의 섬 형태로 정의된 복수의 활성영역 각각에 새들형 핀을 형성하기 위한 핀마스크에 있어서, 상기 새들형 핀이 형성되는 지역은 국부적으로 오픈시키고 나머지 지역은 모두 커버링하는 섬 형태의 개구(opening)를 갖는 것을 특징으로 하며, 상기 개구는 직사각형 형태 또는 타원형 형태이다.
그리고, 본 발명의 새들형 핀의 제조 방법은 적어도 장축의 끝단이 이웃하는 두 개의 활성영역이 형성된 기판을 준비하는 단계; 상기 기판 상부에 상기 활성영역의 새들형 핀이 형성될 지역은 국부적으로 오픈시키고 나머지 지역은 모두 커버링하는 식각장벽패턴을 형성하는 단계; 및 상기 식각장벽패턴에 의해 오픈된 지역을 선택적으로 식각하여 국부적다마신(Local Damascene)구조의 새들형 핀을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 식각장벽패턴을 형성하는 단계는 상기 새들형 핀이 형성될 지역을 라인형태로 오픈시키는 제1핀마스크와 상기 이웃하는 활성영역의 끝단을 동시에 커버링하는 섬 형태의 제2핀마스크를 조합하여 형성하는 것을 특징으로 한다. 또한, 상기 식각장벽패턴을 형성하는 단계는 상기 새들형 핀이 형성될 지역을 라인형태로 오픈시키는 제1핀마스크와 상기 새들형 핀이 형성될 지역을 지그소우퍼즐 형태로 오픈시키고 상기 이웃하는 활성영역의 끝단을 동시에 커버링하는 제2핀마스크를 조합하여 형성하는 것을 특징으로 한다. 또한, 상기 식각장벽패턴을 형성하는 단계는 상기 새들형 핀이 형성되는 지역만 국부적으로 오픈시키는 개구를 갖고 나머지 지역은 모두 커버링하는 핀마스크를 이용하여 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1실시예에 따른 새들형 핀 제조시 사용되는 핀마스크의 조합을 도시한 평면도이다.
도 2를 참조하면, x축과 y축으로 이루어진 평면을 갖는 기판에 장축과 단축을 갖는 일정 크기의 복수개의 활성영역(101)을 형성한다. 이때, 활성영역(101)의 배치는 x축 방향으로는 이웃하는 두 개의 활성영역(101)의 장축의 끝단이 인접하며, 인접한 활성영역(101) 사이에는 소자분리막(102)이 위치한다.
위와 같이, 활성영역(101)은 소자분리막(102)에 의해 정의되며, 활성영역(101)과 소자분리막(102)을 선택적으로 식각하여 새들형태로 돌출되는 활성영역, 즉 새들형 핀(103)을 형성하기 위해 제1실시예에 따른 핀마스크는 제1핀마스크(FM1)와 제2핀마스크(FM2)를 조합하여 사용한다.
제1핀마스크(FM1)는 라인형태(Line type)의 마스크이고, 제2핀마스크(FM2)는 섬 형태(Island type)의 마스크로서, 두 개의 핀마스크를 조합하면 새들형 핀(103)이 형성될 지역의 활성영역(101)과 소자분리막(102)을 선택적으로 식각이 가능하다. 즉, 더미 새들형 핀이 형성되었던 부분, 이 부분은 동일 x축에서 이웃하는 두 개의 활성영역의 장축 끝단(104)이며, 이웃하는 두 개의 활성영역(101)의 장축 끝단(104)은 섬 형태의 제2핀마스크(FM2) 적용에 의해 새들형 핀(103) 형성을 위한 식각공정시 식각이 되지 않는다.
바람직하게, 제2핀마스크(FM2)는 이웃하는 활성영역(101)의 장축 끝단을 덮으면서 두 활성영역(101) 사이의 소자분리막(102) 상부를 덮는 직사각형의 섬 형태이다. 그리고, 제2핀마스크(FM2)는 제1핀마스크(FM1)와 교차하는 형태이다.
제1핀마스크(FM1)와 제2핀마스크(FM2)는 정해진 순서에 따라 적용하며, 이들의 조합을 통해 새들형 핀(103) 형성시에는 두 핀마스크 조합이 전사된 하드마스크패턴이 식각장벽으로 이용된다.
도 3a 내지 도 3e는 본 발명의 제1실시예에 따른 새들형 핀의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체기판(21)에 STI(Shallow Trench Isolation) 공정을 이용하여 소자분리막(24)을 형성한다. 이로써 활성영역(21A)이 정의된다. 이와 같은 소자분리막(24) 형성시 STI 공정은, 패드산화막(22)과 패드질화막(23)을 순차적으로 적층한다. 이후, STI 마스크를 이용한 식각공정을 실시하여 트렌치를 형성하고, STI 마스크를 제거한다. 이어서, 트렌치가 매립되도록 절연막(예, HDP 산화막)을 증착한 후 CMP(Chemical Mechanical Polishing) 공정을 진행한다.
따라서, 소자분리막(24) 형성시 CMP 공정후에는 활성영역(21A) 상부에 패드산화막(22)과 패드질화막(23)이 잔류한다. 그리고, 활성영역(21A)은 단축과 장축을 갖는 섬(Island) 형태의 패턴으로서, 평면상으로 도 2의 활성영역(101)과 동일한 형태 및 배치 구조를 갖는다.
이어서, 전면에 비정질카본(Amorphous Carbon, 25), 절연성반사방지막(Dielectric-Anti Reflective Coating, 26) 및 폴리실리콘하드마스크(Poly-silicon hardmask, 27)를 차례로 적층한다. 절연성반사방지막(26)은 비정질카본(25)이 식각될 때 우수한 선택비(10:1 이상의 선택비)의 하드마스크 역할을 하는 것으로 SiON으로 형성하고, 폴리실리콘하드마스크(27)는 절연성반사방지막(26)이 식각될 때 하드마스크 역할을 한다. 바람직하게, 절연성반사방지막(26)과 폴리실리콘하드마스크(27)는 그 두께를 적어도 1000Å 이하로 얇게 사용한다. 그리고, 비정질카본(25)은 후속 새들형 핀 형성시 사용될 하드마스크로서 그 두께를 적어도 500Å 이상으로 사용한다.
이어서, 폴리실리콘하드마스크(27) 상에 제1하부반사방지막(Bottom Anti Reflective Coating, 28A)을 형성하고, 제1하부반사방지막(28A) 상에 제1핀마스크(FM1, 29)를 형성한다. 이때, 제1핀마스크(29)는 감광막을 도포한 노광 및 현상으로 패터닝하여 형성한다. 제1핀마스크(29)는 새들형 핀이 형성될 지역을 오픈시키는 라인 형태(Line type)의 개구(Opening, 29A)를 갖는다. 즉, 제1핀마스크(29)는 라인마스크(Line mask) 형태로서, 개구(29A)가 활성영역(21A)의 장축과 교차하는 방향으로 형성되어 있다. 평면상에서의 활성영역(21A)과 제1핀마스크(29)의 중첩관계는 도 2를 참조한다.
이어서, 제1핀마스크(29)를 식각마스크로 이용한 식각을 진행한다. 이때, 제 1핀마스크(29)를 이용하여 제1하부반사방지막(28A)과 폴리실리콘하드마스크(27)까지 식각한다.
따라서, 폴리실리콘하드마스크(27)는 제1핀마스크(29)의 형태가 전사된 라인패턴이 된다.
도 3b에 도시된 바와 같이, 제1핀마스크(29)를 스트립한다. 이때, 제1하부반사방지막(28A)도 동시에 제거된다.
이후, 전면에 제2하부반사방지막(28B)을 형성한 후 제2하부반사방지막(28B) 상에 제2핀마스크(FM2, 30)를 형성한다. 이때 제2핀마스크(30)는 감광막을 도포한 후 노광 및 현상으로 패터닝하여 형성하며, 평면상으로 볼 때 이웃하는 활성영역(21A)의 장축 끝단 사이를 덮는 형태로 형성한다. 따라서, 제2핀마스크(30)에 의해서는 새들형 핀이 형성될 활성영역 상부는 오픈시키면서 더미 새들형 핀이 형성되었던 활성영역(101)의 장축 끝단 및 그 사이의 소자분리막(24) 상부를 덮는 형태가 된다. 제2핀마스크(30)는 섬 형태(Island type)로서 라인마스크 형태인 제1핀마스크(29)와 그 형태가 다르다. 한편, 제2하부반사방지막(28B)과 제1하부반사방지막(28A)는 SiON을 사용할 수 있다.
도 3c에 도시된 바와 같이, 제2핀마스크(30)를 식각마스크로 이용한 식각을 진행한다. 즉, 제2핀마스크(30)를 이용하여 제2하부반사방지막(28B)과 절연성반사방지막(26)을 식각하는데, 이때 폴리실리콘하드마스크(27)는 식각되지 않는다. 따라서, 폴리실리콘하드마스크(27)에 의해 폴리실리콘하드마스크(27) 아래의 절연성반사방지막(26)이 자기정렬적(Self aligned)으로 식각된다.
도 3d에 도시된 바와 같이, 제2핀마스크(30)를 스트립한다. 이때, 제2하부반사방지막(28B)도 동시에 제거된다.
도 3e에 도시된 바와 같이, 남아있는 폴리실리콘하드마스크(27)를 제거한다.
이어서, 절연성반사방지막(26)을 하드마스크로 이용하여 비정질카본(25)을 식각하여 비정질카본패턴(25A)을 형성한다. 따라서, 절연성반사방지막(26)의 형태가 전사되는 비정질카본패턴(25A)은 도 4의 평면도의 형태로 식각된다.
계속해서 패드질화막(23), 패드산화막(22)을 식각한 후, 소자분리막(24)과 활성영역(21)을 선택적으로 리세스(Recess)시켜 새들형 핀(31)을 형성한다. 이때, 새들핀(31) 형성시에 절연성반사방지막(26)은 소모되어 잔류하지 않고, 비정질카본패턴(25A)이 식각장벽(Etch barrier)으로 작용한다.
전술한 바와 같이 새들형 핀(31)을 형성할 때, 절연성반사방지막(26)의 패턴 형태와 동일하게 전사된 비정질카본패턴(25A)을 식각장벽으로 이용하므로, 이웃하는 두개의 활성영역(21A)의 장축 끝단에서의 식각을 방지하게 된다.
결국, 새들형 핀(31)이 형성될 지역(도면 부호 B-B'선)의 활성영역(21A)과 소자분리막(24)만 식각하게 되고, 더미 새들형 핀이 형성되었던 활성영역(21A)의 장축끝단에서는 활성영역 및 소자분리막의 식각이 발생하지 않는다.
새들형 핀(31)이 형성된 결과를 평면도(도 4)를 참조하여 설명하면 다음과 같다.
도 4는 제1실시예에 따른 새들형 핀이 형성된 결과를 나타낸 평면도이다.
도 4를 참조하면, 전술한 제1핀마스크(29)와 제2핀마스크(30)의 조합에 의해 형성되는 비정질카본패턴(25A)은 활성영역(21A)의 새들형 핀이 형성될 지역(B-B'선)은 직사각형 개구 형태(100A)로 오픈시키고 더미 새들형 핀이 형성되었던 부분은 밀폐(100B)시키는 형태가 된다.
따라서, 이러한 비정질카본패턴(25A)을 이용한 식각을 통해 새들형 핀(31)을 형성하면, 활성영역(21A)의 장축끝단에서는 식각이 방지되어 더미 새들형 핀이 발생되지 않는다. 그리고, 비정질카본패턴(25A)의 직사각형 개구 형태(100A)에 의해 새들형 핀(31)이 형성될 지역의 식각 영역이 직사각형 형태로 한정되어 국부적(Locally)으로 식각되므로, 제1실시예의 새들형 핀(31)은 국부적다마신 새들형 핀(Local Damascene Saddle type Fin, 'LD-SF')이라고 한다.
상술한 제1실시예에서는 라인형태의 제1핀마스크(29)를 먼저 사용하고 섬형태의 제2핀마스크(30)를 나중에 사용하였으나, 섬형태의 제2핀마스크(30)를 먼저 사용한 후에 라인 형태의 제1핀마스크(29)를 나중에 사용하여도 비정질카본패턴의 형태를 도 4의 형태와 동일하게 얻을 수 있다.
도 5a는 본 발명의 제2실시예에 따른 새들형 핀 제조시 사용되는 핀마스크 조합을 도시한 평면도이다. 제2실시예에 따른 핀마스크조합에서 제2핀마스크(FM21)은 제1실시예의 제2핀마스크(FM2)와 그 형태가 다르다.
도 5a를 참조하면, x축과 y축으로 이루어진 평면을 갖는 기판에 장축과 단축을 갖는 일정 크기의 복수개의 활성영역(101)을 형성한다. 이때, 활성영역(101)의 배치는 x축 방향으로는 이웃하는 두 개의 활성영역(101)의 장축의 끝단이 인접하며, 인접한 활성영역(101) 사이에는 소자분리막(102)이 위치한다.
위와 같이, 활성영역(101)은 소자분리막(102)에 의해 정의되며, 활성영역(101)과 소자분리막(102)을 선택적으로 식각하여 새들형태로 돌출되는 활성영역, 즉 새들형 핀(103)을 형성하기 위해 제2실시예에 따른 핀마스크는 제1핀마스크(FM11)와 제2핀마스크(FM21)를 조합하여 사용한다.
제1핀마스크(FM11)는 라인형태(Line type)의 마스크이고, 제2핀마스크(FM21)는 섬 형태(Island type)의 마스크로서, 두 개의 핀마스크를 조합하면 새들형 핀(103)이 형성될 지역의 활성영역(101)과 소자분리막(102)을 국부적으로 식각할 수 있다. 즉, 더미 새들형 핀이 형성되었던 부분, 이 부분은 동일 x축에서 이웃하는 두 개의 활성영역(101)의 장축 끝단(104)이며, 이웃하는 두 개의 활성영역(101)의 장축 끝단(104)은 섬 형태의 제2핀마스크(FM21) 적용에 의해 새들형 핀(103) 형성을 위한 식각공정시 식각이 되지 않는다.
바람직하게, 제2핀마스크(FM21)는 이웃하는 활성영역(101)의 장축 끝단을 덮으면서 두 활성영역(101) 사이의 소자분리막(102) 상부를 덮는 아령형(Dumbbell)의 섬 형태이다. 아령형 섬형태라 함은, 이웃하는 활성영역(101) 사이의 소자분리막 상부에서는 직사각형 형태를 갖고, 각 활성영역(101)의 장축끝단에서는 더 넓은 면적으로 장축끝단을 커버링(Covering)할 수 있도록 구형(Ball) 또는 타원형 모양을 갖는 것을 의미한다. 그리고, 제2핀마스크(FM21)는 제1핀마스크(FM11)와 교차하는 형태이다.
제1실시예의 제2핀마스크(FM2)가 직사각형 섬형태인 것과 다르게 제2실시예의 제2핀마스크(FM21)는 아령형의 섬 형태를 갖는데, 이처럼 아령형의 섬형태로 제 2핀마스크(FM21)를 사용하면, 활성영역(101)의 장축 끝단을 커버링(Covering)할 수 있는 마진이 증가한다. 즉, 활성영역(101)의 장축끝단에서 더미 새들형 핀이 형성되는 것을 방지할 수 있는 마진(Margin)이 증가한다.
제1핀마스크(FM11)와 제2핀마스크(FM21)는 정해진 순서(FM11->FM21 또는 FM21->FM11)에 따라 적용하며, 이들의 조합을 통해 새들형 핀(103) 형성시에는 두 핀마스크 조합이 전사된 식각장벽패턴이 식각장벽으로 이용된다. 여기서, 식각장벽패턴은 비정질카본패턴이며, 비정질카본패턴의 형성을 위해 제1,2핀마스크(FM11, FM21), 절연성반사방지막 및 폴리실리콘하드마스크를 이용한다. 비정질카본패턴의 형성 공정은 도 3a 내지 도 3e를 참조하기로 한다.
도 5b는 제2실시예에 따른 제2핀마스크의 SEM(Scanning Electron Microscope) 이미지이다.
도 6a는 본 발명의 제3실시예에 따른 새들형 핀 제조시 사용되는 핀마스크조합을 도시한 평면도이고, 도 6b는 도 6a의 제2핀마스크의 SEM 이미지이다.
도 6a에 따르면, 제3실시예에 따른 핀마스크조합은 라인형태의 제1핀마스크(FM31)와 지그소우 퍼즐(Jigsaw puzzle) 형태의 제2핀마스크(FM32)를 조합하여 국부적으로 활성영역(200)과 소자분리막(도면부호 생략)을 식각하여 새들형 핀(201)을 형성한다.
도 6a에서, 제1핀마스크(FM31)는 활성영역(200) 중에서 새들형 핀(201)이 형성될 지역만 오픈시키는 라인형태(제1 및 제2실시예의 제1핀마스크와 동일)이고, 제2핀마스크(FM32)는 지그소우 퍼즐 형태이다. 즉, 조각 그림 맞추기 형태의 퍼즐 형태를 가져, 활성영역(200)의 장축끝단 및 장축끝단 사이를 커버링하고 나머지 지역은 모두 오픈시키는 개구(Opening)인 지그소우퍼즐(202)을 갖는 마스크이다. 이 지그소우퍼즐(202)에 의해 오픈된 지역이 국부적으로 식각되어 새들형 핀(201)이 형성된다.
제3실시예에 따른 지그소우 퍼즐 형태의 제2핀마스크(FM32)를 사용하면 식각시 부족할 수 있는 감광막의 선택비를 확보할 수 있고, 이로써 더미 새들형 핀이 형성되었던 활성영역(200)의 장축 끝단을 커버링(Covering)하는 효과가 증대된다.
제1핀마스크(FM31)와 제2핀마스크(FM32)는 정해진 순서(FM31->FM32 또는 FM32->FM31)에 따라 적용하며, 이들의 조합을 통해 새들형 핀(201) 형성시에는 두 핀마스크조합이 전사된 식각장벽패턴이 식각장벽으로 이용된다. 여기서, 식각장벽패턴은 비정질카본패턴이며, 비정질카본패턴의 형성을 위해 제1,2핀마스크(FM31, FM32), 절연성반사방지막 및 폴리실리콘하드마스크를 이용한다. 비정질카본패턴의 형성 공정은 도 3a 내지 도 3e를 참조하기로 한다.
도 7a는 본 발명의 제4실시예에 따른 새들형 핀 제조시 사용되는 핀마스크의 평면도이고, 도 7b는 도 7a의 핀마스크의 SEM 이미지이다.
도 7a에 따르면, 제1,2 및 제3실시예와 다르게, 라인형태의 제1핀마스크를 사용하지 않고 섬 형태의 개구(302)를 갖는 핀마스크(R-FM)를 단독으로 사용한다.
즉, 섬 형태의 개구(302)를 갖는 핀마스크(R-FM)는 활성영역(300) 중에서 새들형 핀(301)이 형성될 지역만 국부적으로 오픈시키는 섬 형태의 개구(302)를 갖고, 나머지 지역은 모두 덮는다. 여기서, 개구(302)는 도면에 도시된 직사각형 형 태이거나 타원형 형태이다.
위와 같이 섬 형태의 개구(302)를 갖는 핀마스크(R-FM)를 단독으로 사용하면 핀마스크를 2번 사용함에 따른 공정을 단순화시킬 수 있다. 더불어, 제4실시예에 따른 핀마스크(R-FM)를 사용하면 '폴리실리콘하드마스크'를 사용할 필요가 없이 비정질카본만을 사용하여 새들형 핀을 형성할 수 있다. 또한, 비정질카본을 폴리실리콘으로 대체하여 사용하여도 새들형 핀을 형성할 수 있다. 따라서, 제4실시예에 따른 핀마스크(R-FM)를 사용하면 하드마스크의 스택을 간단하게 구성할 수 있다. 예컨대, 제4실시예에 따른 핀마스크(R-FM)을 이용하여 새들형 핀(301) 형성시에는 핀마스크의 형태가 전사된 식각장벽패턴이 식각장벽으로 이용된다. 여기서, 식각장벽패턴은 비정질카본패턴 또는 폴리실리콘패턴이며, 식각장벽패턴의 형성을 위해 핀마스크(R-FM), 절연성반사방지막을 이용한다. 식각장벽패턴의 형성 공정은 도 3a 내지 도 3e를 참조하기로 하며, 제4실시예는 폴리실리콘하드마스크를 사용하지 않고 핀마스크(R-FM)를 이용하여 직접 절연성반사방지막을 식각하고, 절연성반사방지막으로 비정질카본을 식각한다. 또한, 절연성반사방지막 아래에 비정질카본 대신에 폴리실리콘을 형성하여 새들형 핀 형성시 폴리실리콘을 식각장벽으로 이용할 수도 있다.
제1실시예와 마찬가지로 제2실시예 내지 제4실시예에 따른 핀마스크 조합, 또는 단독의 핀마스크(R-FM)를 사용하여 새들형 핀을 형성하면 새들형 핀은 국부적 다마신(Local Damascene) 형태가 된다. 새들형 핀이 형성될 지역의 식각 영역이 한 정되어 국부적(Locally)으로 식각되므로, 새들형 핀은 국부적다마신 새들형 핀(Local Damascene Saddle type Fin, 'LD-SF')이 된다.
도 8은 본 발명의 실시예들에 따른 새들형 핀의 SEM 이미지로서, 새들형 핀이 국부적으로 형성('LD-SF')되고 있음을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 새들형 핀이 형성되는 지역만 국부적으로 오픈시키는 핀마스크의 조합을 통해 이웃하는 활성영역의 장축 끝단에서 생성되는 더미 새들형 핀의 형성을 방지하므로써, 더미 새들형 핀으로 인해 초래되는 스토리지노드의 누설 및 게이트의 캐패시턴스 증가를 억제할 수 있는 효과가 있다.

Claims (21)

  1. 장축과 단축을 가져 일정 면적의 섬 형태로 정의된 복수의 활성영역 각각에 새들형 핀을 형성하기 위한 핀마스크에 있어서,
    라인(Line) 형태의 제1핀마스크와 섬(Island) 형태의 제2핀마스크의 조합으로 이루어져, 상기 새들형 핀이 형성되는 지역은 국부적으로 오픈시키고, 이웃하는 상기 활성영역의 장축 끝단은 커버링(covering)하는 핀마스크.
  2. 제1항에 있어서,
    상기 제2핀마스크는, 상기 제1핀마스크와 교차하는 직사각형 형태인 핀마스크.
  3. 제1항에 있어서,
    상기 제2핀마스크는, 상기 제1핀마스크와 교차하는 직사각형 형태이되, 상기 활성영역의 장축 끝단을 커버링하는 부분이 상기 활성영역의 장축 끝단보다 더 넓은 면적을 갖는 핀마스크.
  4. 제3항에 있어서,
    상기 제2핀마스크의 상기 활성영역의 장축 끝단을 커버링하는 부분은 구형(Ball) 또는 타원형인 핀마스크.
  5. 장축과 단축을 가져 일정 면적의 섬 형태로 정의된 복수의 활성영역 각각에 새들형 핀을 형성하기 위한 핀마스크에 있어서,
    라인형태의 제1핀마스크와 섬 형태의 개구(opening)를 갖는 제2핀마스크의 조합으로 이루어져, 상기 새들형 핀이 형성되는 지역은 국부적으로 오픈시키고, 이웃하는 상기 활성영역의 장축 끝단은 커버링(covering)하는 핀마스크.
  6. 제5항에 있어서,
    상기 제2핀마스크의 개구가 지그소우퍼즐(Zig saw puzzle) 형태인 핀마스크.
  7. 장축과 단축을 가져 일정 면적의 섬 형태로 정의된 복수의 활성영역 각각에 새들형 핀을 형성하기 위한 핀마스크에 있어서,
    상기 새들형 핀이 형성되는 지역은 국부적으로 오픈시키고 나머지 지역은 모두 커버링하는 섬 형태의 개구(opening)를 갖는 핀마스크.
  8. 제7항에 있어서,
    상기 개구는, 직사각형 형태 또는 타원형 형태인 핀마스크.
  9. 적어도 장축의 끝단이 이웃하는 두 개의 활성영역이 형성된 기판을 준비하는 단계;
    상기 기판 상부에 상기 활성영역의 새들형 핀이 형성될 지역은 국부적으로 오픈시키고 나머지 지역은 모두 커버링하는 식각장벽패턴을 형성하는 단계; 및
    상기 식각장벽패턴에 의해 오픈된 지역을 선택적으로 식각하여 국부적다마신 (Local Damascene)구조의 새들형 핀을 형성하는 단계
    를 포함하는 새들형 핀의 제조 방법.
  10. 제9항에 있어서,
    상기 식각장벽패턴을 형성하는 단계는,
    상기 새들형 핀이 형성될 지역을 라인형태로 오픈시키는 제1핀마스크와 상기 이웃하는 활성영역의 끝단을 동시에 커버링하는 섬 형태의 제2핀마스크를 조합하여 형성하는 새들형 핀의 제조 방법.
  11. 제10항에 있어서,
    상기 제2핀마스크는, 상기 제1핀마스크와 교차하는 직사각형의 섬형태이되, 상기 활성영역의 끝단을 커버링하는 부분이 상기 활성영역의 끝단보다 더 넓은 면적을 갖는 새들형 핀의 제조 방법.
  12. 제11항에 있어서,
    상기 제2핀마스크의 상기 활성영역의 끝단을 커버링하는 부분은 구형(Ball) 또는 타원형인 새들형 핀의 제조 방법.
  13. 제9항에 있어서,
    상기 식각장벽패턴을 형성하는 단계는,
    상기 새들형 핀이 형성될 지역을 라인형태로 오픈시키는 제1핀마스크와 상기 새들형 핀이 형성될 지역을 지그소우퍼즐 형태로 오픈시키고 상기 이웃하는 활성영역의 끝단을 동시에 커버링하는 제2핀마스크를 조합하여 형성하는 새들형 핀의 제조 방법.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 및 제2핀마스크의 조합에 의해 형성되는 식각장벽패턴은 비정질카본패턴인 새들형 핀의 제조 방법.
  15. 제14항에 있어서,
    상기 비정질카본패턴을 형성하는 단계는,
    비정질카본을 형성하는 단계;
    상기 비정질카본 상에 절연성반사방지막을 형성하는 단계;
    상기 절연성반사방지막 상에 폴리실리콘을 형성하는 단계;
    상기 제1핀마스크를 이용하여 상기 폴리실리콘을 식각하는 단계;
    상기 제2핀마스크를 이용하여 상기 절연성반사방지막을 식각하는 단계; 및
    상기 절연성반사방지막을 이용하여 상기 비정질카본을 식각하는 단계
    를 포함하는 새들형 핀의 제조 방법.
  16. 제14항에 있어서,
    상기 비정질카본패턴을 형성하는 단계는,
    비정질카본을 형성하는 단계;
    상기 비정질카본 상에 절연성반사방지막을 형성하는 단계;
    상기 절연성반사방지막 상에 폴리실리콘을 형성하는 단계;
    상기 제2핀마스크를 이용하여 상기 폴리실리콘을 식각하는 단계;
    상기 제1핀마스크를 이용하여 상기 절연성반사방지막을 식각하는 단계; 및
    상기 절연성반사방지막을 이용하여 상기 비정질카본을 식각하는 단계
    를 포함하는 새들형 핀의 제조 방법.
  17. 제9항에 있어서,
    상기 식각장벽패턴을 형성하는 단계는,
    상기 새들형 핀이 형성되는 지역만 국부적으로 오픈시키는 개구를 갖고 나머지 지역은 모두 커버링하는 핀마스크를 이용하여 형성하는 새들형 핀의 제조 방법.
  18. 제17항에 있어서,
    상기 개구는, 직사각형 형태 또는 타원형 형태인 새들형 핀의 제조 방법.
  19. 제17항에 있어서,
    상기 식각장벽패턴은 비정질카본패턴 또는 폴리실리콘패턴인 새들형 핀의 제조 방법.
  20. 제19항에 있어서,
    상기 비정질카본패턴을 형성하는 단계는,
    비정질카본을 형성하는 단계;
    상기 비정질카본 상에 절연성반사방지막을 형성하는 단계;
    상기 핀마스크를 이용하여 절연성반사방지막을 식각하는 단계; 및
    상기 절연성반사방지막을 이용하여 상기 비정질카본을 식각하는 단계
    를 포함하는 새들형 핀의 제조 방법.
  21. 제19항에 있어서,
    상기 폴리실리콘패턴을 형성하는 단계는,
    폴리실리콘을 형성하는 단계;
    상기 폴리실리콘 상에 절연성반사방지막을 형성하는 단계;
    상기 핀마스크를 이용하여 절연성반사방지막을 식각하는 단계; 및
    상기 절연성반사방지막을 이용하여 상기 폴리실리콘을 식각하는 단계
    를 포함하는 새들형 핀의 제조 방법.
KR1020060128839A 2006-06-30 2006-12-15 핀마스크 및 그를 이용한 새들형 핀의 제조 방법 KR100844955B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US11/679,179 US20080003833A1 (en) 2006-06-30 2007-02-26 Fin mask and method for fabricating saddle type fin using the same
JP2007168524A JP2008016842A (ja) 2006-06-30 2007-06-27 フィンマスク及びそれを用いたサドル型フィンの製造方法
US12/495,292 US20090263973A1 (en) 2006-06-30 2009-06-30 Fin mask and method for fabricating saddle type fin using the same
US12/891,701 US8377826B2 (en) 2006-06-30 2010-09-27 Fin mask and method for fabricating saddle type fin using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060061437 2006-06-30
KR1020060061437 2006-06-30

Publications (2)

Publication Number Publication Date
KR20080003185A KR20080003185A (ko) 2008-01-07
KR100844955B1 true KR100844955B1 (ko) 2008-07-09

Family

ID=39214576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128839A KR100844955B1 (ko) 2006-06-30 2006-12-15 핀마스크 및 그를 이용한 새들형 핀의 제조 방법

Country Status (1)

Country Link
KR (1) KR100844955B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060064175A (ko) * 2004-12-08 2006-06-13 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20070070924A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 새들형 핀 트랜지스터 제조방법
KR20070070922A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 새들형 핀 트랜지스터 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060064175A (ko) * 2004-12-08 2006-06-13 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20070070924A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 새들형 핀 트랜지스터 제조방법
KR20070070922A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 새들형 핀 트랜지스터 제조방법

Also Published As

Publication number Publication date
KR20080003185A (ko) 2008-01-07

Similar Documents

Publication Publication Date Title
US8377826B2 (en) Fin mask and method for fabricating saddle type fin using the same
US7211498B2 (en) Method of manufacturing an isolation layer of a flash memory
US7358142B2 (en) Method for forming a FinFET by a damascene process
US7588985B2 (en) Method for fabricating fin transistor
US7675112B2 (en) Semiconductor device with a surrounded channel transistor
KR100695498B1 (ko) 수직형 채널을 갖는 반도체소자 및 그의 제조 방법
US7037784B1 (en) Method of forming floating gate electrode of flash memory device
US7375016B2 (en) Method for fabricating semiconductor device
US8164119B2 (en) Semiconductor device including conductive lines with fine line width and method of fabricating the same
US7875540B2 (en) Method for manufacturing recess gate in a semiconductor device
KR100694973B1 (ko) 플래쉬 메모리 소자의 제조방법
CN101335231A (zh) 半导体器件的制造方法
KR100610421B1 (ko) 반도체 소자의 제조 방법
KR100753125B1 (ko) 새들형 핀 트랜지스터 제조방법
KR100844955B1 (ko) 핀마스크 및 그를 이용한 새들형 핀의 제조 방법
KR100806610B1 (ko) 반도체 집적회로장치의 제조 방법
KR100618805B1 (ko) 선택적 에피택셜 성장법을 이용한 반도체 소자의 자기정렬된 컨택 패드 형성방법
KR100753051B1 (ko) 새들형 핀 트랜지스터 제조방법
KR100912962B1 (ko) 다면 채널을 갖는 트랜지스터 및 이를 구비한 반도체소자의 제조방법
KR100732755B1 (ko) 반도체 소자의 리세스게이트 형성 방법
KR20090068714A (ko) 반도체 소자의 트랜지스터 제조 방법
CN116631938A (zh) 半导体元件的制造方法
KR20080040883A (ko) 국부적 다마신 구조의 새들핀을 갖는 트랜지스터의 제조방법
KR20060124900A (ko) 반도체 소자의 제조방법
KR20100113735A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee