KR20060064175A - 반도체 소자의 형성 방법 - Google Patents
반도체 소자의 형성 방법 Download PDFInfo
- Publication number
- KR20060064175A KR20060064175A KR1020040102880A KR20040102880A KR20060064175A KR 20060064175 A KR20060064175 A KR 20060064175A KR 1020040102880 A KR1020040102880 A KR 1020040102880A KR 20040102880 A KR20040102880 A KR 20040102880A KR 20060064175 A KR20060064175 A KR 20060064175A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- active region
- mask
- device isolation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 12
- 238000002834 transmittance Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-OUBTZVSYSA-N silicon-29 atom Chemical compound [29Si] XUIMIQQOPSSXEZ-OUBTZVSYSA-N 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히 게이트의 채널 길이 증가를 위해 형성된 STAR-셀 구조(STep gated Asymmetry Recess Cell Scheme)의 게이트가 쓰러지는 리닝현상을 억제할 수 있도록 하기 위하여,
활성영역을 정의하는 소자분리막을 반도체기판 상에 형성하고 STAR-셀 구조의 게이트용 노광마스크를 이용하여 상기 활성영역의 장축방향과 중첩되며 평행한 장축방향의 직사각형 형태 홀패턴을 갖는 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로 하여 직사각형 형태로 활성영역의 에지부 및 소자분리영역의 반도체기판을 소정깊이 식각하고 감광막패턴을 제거하여 돌출부를 형성한 다음, 후속 공정으로 상기 돌출부에 걸쳐진 형태의 게이트를 형성하는 공정으로 게이트의 리닝 현상을 최소화하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있도록 하는 기술이다.
Description
도 1 내지 도 3 은 종래기술에 따른 반도체 소자의 형성 방법을 도시한 평면도 및 단면도.
도 4 내지 도 6 은 본 발명의 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도 및 단면도.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히 게이트의 채널 길이 증가를 위한 STAR-셀 구조 ( STep gated Asymmetry Recess Cell Scheme, 이하에서 “스타셀” 이라 함 ) 의 게이트를 활성영역에만 형성하는 기술에 관한 것이다.
반도체소자가 고집적화됨에 따라 일반적인 적층구조의 게이트는 숏채널 효과(Short Channel Effect)와 같은 문제점을 유발시키게 되었다.
이를 극복하기 위하여, MOSFET 제조 공정의 리프레쉬 특성을 향상시키고 채널 길이를 확보할 수 있도록 하기 위하여 비트라인 접합 부분의 반도체기판과 소자분리막을 리세스하는 스타셀 게이트를 도입하였다.
그러나, 기존의 스타셀 게이트는 기판과 소자분리막을 포함하는 라인/스페이 스 형태의 노광마스크를 사용하여 리세스 하는 셀 구조로 구성되어, 상기 라인/스페이스 패턴 상에 게이트 물질이 도포될 때 단차진 부분을 경계로 증착 두께 차이가 발생된다.
특히, 게이트 물질인 비정질 실리콘의 증착공정후 열처리하는 경우 두껍게 증착된 부분에서 더 많은 응축 현상이 유발되거나 리닝 ( leaning ) 현상이 일어나게 된다.
이는 결과적으로 게이트 물질이 저장전극 콘택 영역 쪽으로 쏠리는 현상을 나타내게 되어 저장전극 콘택 접합의 취약점으로 작용하게 된다.
도 1 내지 도 3 은 종래기술의 실시예에 따른 반도체 소자의 형성 방법을 도시한 평면도 및 단면도이다.
상기 도 1 은 석영기판(11) 상에 크롬패턴(13)이 형성된 노광마스크를 도시한 평면도로서, 스타셀 게이트의 형성공정시 돌출부를 구성하는 부분에 차광패턴인 크롬패턴(23)이 형성된 것이다.
이때, 상기 돌출부는 활성영역을 교차하며 통과하는 두 개의 게이트 저부에 걸쳐 형성된 것이다.
상기 도 2 는 상기 도 1 의 노광마스크를 이용하여 반도체기판 상에 돌출부 및 게이트를 형성한 것을 도시한 평면도이고, 상기 도 3 은 상기 도 2 의 ⓐ-ⓐ 절단면을 따라 도시한 단면도이다.
도 2 및 도 3을 참조하면, 반도체기판(21) 상에 활성영역(24)을 정의하는 트렌치형 소자분리막(23)을 형성한다. 이때, 상기 트렌치형 소자분리막(23)은 반도체 기판(21) 상에 패드 절연막(미도시)을 형성하고 소자분리 마스크를 이용한 사진식각공정으로 상기 패드 절연막 및 소정 두께의 반도체 기판을 식각한 다음, 이를 매립하는 필드산화막을 형성하고 상기 패드 절연막을 제거함으로써 형성한 것이다.
그 다음, 상기 도 1 의 노광마스크를 이용한 사진식각공정으로 활성영역(24) 및 소자분리영역을 지나가는 돌출부(25)를 형성한다. 이때, 상기 사진식각공정은 네가티브형 감광막을 이용하여 실시한 것이다.
전체표면상부에 게이트산화막(27), 게이트용 실리콘(29), 고융점 금속층(31) 및 하드마스크층(33)을 적층한다. 이때, 상기 게이트용 실리콘(29)은 비정질 형태로 형성한 후 열처리하여 형성하고, 상기 고융점 금속층(31)은 텅스텐 실리사이드층으로 형성한 것이며, 상기 하드마스크층(33)은 실리콘질화막으로 형성한 것이다.
그 다음, 게이트 마스크(미도시)를 이용한 사진식각공정으로 패터닝하여 게이트(35)를 형성한다.
이때, 상기 게이트(35)는 상기 돌출부(25)에 걸쳐진 형태로 형성되되, 활성영역(24)의 장축 방향으로 소자분리막이 형성된 소자분리영역 및 활성영역(24)에 각각 하나씩 구비되는 돌출부(25)에 두 개의 게이트(35) 저부가 걸쳐진 형태로 형성된 것이다.
상기 게이트(35) 측벽에 절연막 스페이서(37)를 형성한다. 이때, 상기 절연막 스페이서(37)는 전체표면상부에 질화막을 증착하고 이를 이방성식각하여 형성한 것이다.
상술한 바와 같이, 종래기술에 따른 반도체소자의 형성방법은, 스타셀 게이 트를 형성하여 채널 길이를 증가시킴으로써 숏채널효과를 극복할 수 있으나, 게이트용 실리콘의 결정화 공정시 돌출부의 단차로 인하여 단차가 낮은 부분의 축소가 심하게 되므로 이웃하는 게이트와의 리닝 ( leaning ) 현상이 유발될 수 있는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 스타셀 게이트를 갖는 반도체소자의 제조 공정시 게이트의 리닝 현상을 방지할 수 있도록 소자분리영역 사이에 위치하는 소자분리영역의 돌출부가 생기지 않도록 상기 소자분리영역 양측의 저장전극 콘택 영역을 포함하는 직사각형 형태의 낮은 단차 부분을 형성함으로써 리닝 현상을 최소한으로 억제할 수 있도록 하는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 형성 방법은,
(a) 활성영역을 정의하는 소자분리막을 반도체기판 상에 형성하는 공정과,
(b) 스타셀 게이트용 노광마스크를 이용하여 이웃하는 활성영역의 장축방향 에지부 및 상기 에지부 간의 소자분리영역에 중첩되는 직사각형 형태 홀패턴의 감광막패턴을 형성하는 공정과,
(c) 상기 감광막패턴을 마스크로 하여 직사각형 형태로 활성영역의 에지부 및 소자분리영역의 반도체기판을 소정깊이 식각하는 공정과,
(d) 감광막패턴을 제거하여 돌출부를 형성하는 공정과,
(e) 후속 공정으로 상기 돌출부에 걸쳐진 형태의 게이트를 형성하는 공정을 포함하는 것과,
(b) 의 홀패턴은 상기 활성영역의 양측으로 활성영역의 단축 폭보다 10 ∼ 50 ㎚ 만큼 넓게 형성된 것과,
(b) 의 스타셀 게이트용 노광마스크는 0 퍼센트의 투과율을 갖는 바이너리 마스크나 4 ∼ 10 퍼센트의 투과율을 갖는 하프톤 위상반전마스크인 것과,
(c) 의 식각공정은 40 ∼ 90°각도의 경사식각인 것과,
(c) 의 식각공정은 400 ∼ 700 Å 깊이만큼 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 4 내지 도 6 은 본 발명에 따른 반도체 소자의 형성 방법을 도시한 평면도 및 단면도이다.
상기 도 4 는 석영기판(41) 상에 크롬패턴(43)이 형성된 노광마스크를 도시한 평면도로서, 스타셀 게이트의 형성공정시 돌출부를 구성하는 부분에 차광패턴인 크롬패턴(43)이 형성된 것이다. 여기서, 상기 노광마스크는 투과율이 영(zero)인 바이너리 마스크에 형성하거나 투과율이 4 ∼ 10 퍼센트인 하프톤 위상반전마스크에 형성한 것이다.
이때, 상기 돌출부를 구성하는 크롬패턴(43)은 활성영역을 교차하며 통과하는 두 개의 게이트 저부에 걸쳐 형성되되, 장축방향으로 소자분리영역을 통과하는 두 개의 게이트와 상기 소자분리영역을 사이에 둔 양측 활성영역의 게이트 일측 저부까지를 오픈시키는 직사각형 형태의 홀패턴을 제공하는 형태로 형성된 것이다.
여기서, 상기 직사각형 형태의 홀 패턴은 상기 활성영역의 단축보다 넓은 단축을 가지며, 상기 홀패턴의 장축은 단축의 3 ∼ 5 배 크기로 형성된 것이다.
상기 홀패턴은 활성영역과 10 ∼ 50 ㎚ 크기의 단축 차이를 갖도록 디자인 된 것이다.
상기 도 5 는 상기 도 4 의 노광마스크를 이용한 반도체기판 상에 돌출부 및 게이트를 형성한 것을 도시한 평면도이고, 상기 도 6 은 상기 도 5 의 ⓑ-ⓑ 절단면을 따라 도시한 단면도이다.
도 5 및 도 6 을 참조하면, 반도체기판(51) 상에 활성영역(80)을 정의하는 트렌치형 소자분리막(53)을 형성한다. 이때, 상기 트렌치형 소자분리막(53)은 반도체 기판(51) 상에 패드 절연막(미도시)을 형성하고 소자분리 마스크를 이용한 사진식각공정으로 상기 패드 절연막 및 소정 두께의 반도체 기판을 식각한 다음, 이를 매립하는 필드산화막을 형성하고 상기 패드 절연막을 제거함으로써 형성한 것이다.
그 다음, 상기 도 4 의 노광마스크를 이용하여 상기 반도체기판(51) 상에 감광막패턴(미도시)을 형성한다.
상기 감광막패턴을 마스크로 하여 상기 반도체기판(51) 및 소자분리막(53)을 400 ∼ 700 Å 만큼 식각하여 상기 활성영역(80)의 중앙부에만 돌출부(55)를 형성한다. 이때, 상기 식각공정시 40 ∼ 90 도로 경사진 경사식각공정을 실시하여 상기 돌출부(55)의 측벽이 경사지도록 형성할 수도 있다.
그 다음, 상기 감광막패턴을 제거하고 전체표면상부에 게이트산화막(57), 게이트용 실리콘(59), 고융점 금속층(61) 및 하드마스크층(63)을 적층한다. 이때, 상 기 게이트용 실리콘(59)은 비정질 형태로 형성한 후 열처리하여 형성하고, 상기 고융점 금속층(61)은 텅스텐 실리사이드층으로 형성한 것이며, 상기 하드마스크층(63)은 실리콘질화막으로 형성한 것이다.
그 다음, 게이트 마스크(미도시)를 이용한 사진식각공정으로 패터닝하여 게이트(65)를 형성한다.
이때, 상기 게이트(65)는 활성영역(80)에서 돌출부(55)에 걸쳐진 형태로 형성되고 소자분리영역에서는 상기 돌출부(55)보다 낮은 단차를 갖는 타 부분, 예를들면 상기 소자분리막(53) 상에 형성된 것이다.
그 다음, 상기 게이트(75) 측벽에 절연막 스페이서(77)를 형성한다. 이때, 상기 절연막 스페이서(77)는 전체표면상부에 질화막을 증착하고 이를 이방성 식각하여 형성한 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 형성방법은, 소자분리영역에 돌출부가 유발되지 않도록 하여 게이트의 기울어짐이나 축소현상을 억제함으로써 리닝현상을 감소시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (5)
- (a) 활성영역을 정의하는 소자분리막을 반도체기판 상에 형성하는 공정과,(b) 스타셀 게이트용 노광마스크를 이용하여 이웃하는 활성영역의 장축방향 에지부 및 상기 에지부 간의 소자분리영역에 중첩되는 직사각형 형태 홀패턴의 감광막패턴을 형성하는 공정과,(c) 상기 감광막패턴을 마스크로 하여 직사각형 형태로 활성영역의 에지부 및 소자분리영역의 반도체기판을 소정깊이 식각하는 공정과,(d) 감광막패턴을 제거하여 돌출부를 형성하는 공정과,(e) 후속 공정으로 상기 돌출부에 걸쳐진 형태의 게이트를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에 있어서,(b) 상기 홀패턴은 상기 활성영역의 양측으로 활성영역의 단축 폭보다 10 ∼ 50 ㎚ 만큼 넓게 형성된 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(b) 의 스타셀 게이트용 노광마스크는 0 퍼센트의 투과율을 갖는 바이너리 마스크나 4 ∼ 10 퍼센트의 투과율을 갖는 하프톤 위상반전마스크인 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(c) 의 식각공정은 40 ∼ 90°각도의 경사식각인 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(c) 의 식각공정은 400 ∼ 700 Å 깊이만큼 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040102880A KR20060064175A (ko) | 2004-12-08 | 2004-12-08 | 반도체 소자의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040102880A KR20060064175A (ko) | 2004-12-08 | 2004-12-08 | 반도체 소자의 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060064175A true KR20060064175A (ko) | 2006-06-13 |
Family
ID=37159788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040102880A KR20060064175A (ko) | 2004-12-08 | 2004-12-08 | 반도체 소자의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060064175A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100844955B1 (ko) * | 2006-06-30 | 2008-07-09 | 주식회사 하이닉스반도체 | 핀마스크 및 그를 이용한 새들형 핀의 제조 방법 |
| US8377826B2 (en) | 2006-06-30 | 2013-02-19 | Hynix Semiconductor Inc. | Fin mask and method for fabricating saddle type fin using the same |
| US8878309B1 (en) | 2013-08-22 | 2014-11-04 | Samsung Electronics Co., Ltd. | Semiconductor device having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| US9379106B2 (en) | 2013-08-22 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| US10032886B2 (en) | 2015-06-24 | 2018-07-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
2004
- 2004-12-08 KR KR1020040102880A patent/KR20060064175A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100844955B1 (ko) * | 2006-06-30 | 2008-07-09 | 주식회사 하이닉스반도체 | 핀마스크 및 그를 이용한 새들형 핀의 제조 방법 |
| US8377826B2 (en) | 2006-06-30 | 2013-02-19 | Hynix Semiconductor Inc. | Fin mask and method for fabricating saddle type fin using the same |
| US8878309B1 (en) | 2013-08-22 | 2014-11-04 | Samsung Electronics Co., Ltd. | Semiconductor device having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| US9379106B2 (en) | 2013-08-22 | 2016-06-28 | Samsung Electronics Co., Ltd. | Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| US10002943B2 (en) | 2013-08-22 | 2018-06-19 | Samsung Electronics Co., Ltd. | Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| US10269928B2 (en) | 2013-08-22 | 2019-04-23 | Samsung Electronics Co., Ltd. | Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels |
| US10032886B2 (en) | 2015-06-24 | 2018-07-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546378B1 (ko) | 리세스 채널을 가지는 트랜지스터 제조 방법 | |
| KR100763337B1 (ko) | 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법 | |
| KR100842908B1 (ko) | 리세스 게이트를 갖는 반도체 소자 및 그의 제조방법 | |
| US7579265B2 (en) | Method for manufacturing recess gate in a semiconductor device | |
| KR20060064175A (ko) | 반도체 소자의 형성 방법 | |
| KR100609524B1 (ko) | 반도체 소자의 형성방법 | |
| KR100657087B1 (ko) | 반도체 소자의 형성 방법 | |
| US20200083047A1 (en) | Integration of device regions | |
| KR20060112853A (ko) | 반도체 소자의 형성방법 | |
| KR100685599B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100753125B1 (ko) | 새들형 핀 트랜지스터 제조방법 | |
| KR100866721B1 (ko) | 반도체 소자의 형성 방법 | |
| US20140110773A1 (en) | Semiconductor device including line-type active region and method for manufacturing the same | |
| KR20060064891A (ko) | 반도체 소자의 형성 방법 | |
| KR100905173B1 (ko) | 반도체 소자 형성 방법 | |
| KR20080000833A (ko) | 반도체 소자의 제조 방법 | |
| KR100533394B1 (ko) | 트랜지스터 제조 방법 | |
| KR100636921B1 (ko) | 반도체 소자의 형성 방법 | |
| JP2002026034A (ja) | 半導体装置の製造方法 | |
| KR100685621B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100732771B1 (ko) | 리세스 게이트를 가지는 반도체 소자의 제조방법 | |
| KR20060040288A (ko) | 반도체 소자의 형성 방법 | |
| KR20070070922A (ko) | 새들형 핀 트랜지스터 제조방법 | |
| KR100702305B1 (ko) | 반도체 소자의 리세스 게이트 | |
| JP2004247606A (ja) | フォトマスク、半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |