JP2013115427A - ＦｉｎＦＥＴを形成する方法およびＦｉｎＦＥＴ構造 - Google Patents
ＦｉｎＦＥＴを形成する方法およびＦｉｎＦＥＴ構造 Download PDFInfo
- Publication number
- JP2013115427A JP2013115427A JP2012196345A JP2012196345A JP2013115427A JP 2013115427 A JP2013115427 A JP 2013115427A JP 2012196345 A JP2012196345 A JP 2012196345A JP 2012196345 A JP2012196345 A JP 2012196345A JP 2013115427 A JP2013115427 A JP 2013115427A
- Authority
- JP
- Japan
- Prior art keywords
- fins
- fin
- hard mask
- depositing
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000013461 design Methods 0.000 claims description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910004166 TaN Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000001459 lithography Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 53
- 230000008569 process Effects 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 27
- 238000012938 design process Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910000681 Silicon-tin Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 ゲートの平面性が改善されたＦｉｎＦＥＴおよび形成方法を提供する。
【解決手段】 不要なフィンを除去する前にフィンのパターン上にゲートが配置される。リソグラフィ技法またはエッチング技法あるいはその両方の組み合わせを使用して、不要なフィンを除去することができる。残りのフィンの全部または一部を併合することができる。
【選択図】 図１０
【解決手段】 不要なフィンを除去する前にフィンのパターン上にゲートが配置される。リソグラフィ技法またはエッチング技法あるいはその両方の組み合わせを使用して、不要なフィンを除去することができる。残りのフィンの全部または一部を併合することができる。
【選択図】 図１０
Description
本発明は、一般に、半導体に関し、詳細には、ＦｉｎＦＥＴとして知られるフィン・タイプ・トランジスタならびに改善された製造プロセスおよびＦｉｎＦＥＴ構造に関する。
トランジスタのサイズを低減する必要性が続くにつれて、新しくより小さいタイプのトランジスタが作成されている。トランジスタ技術の最近の進歩の１つは、ＦｉｎＦＥＴとして知られるフィン・タイプ電界効果トランジスタの導入である。ＦｉｎＦＥＴ構造は、その表面に沿ったチャネルを有する中心フィンと、フィン構造の両端のソースおよびドレインとを含む。ゲート導体はチャネル部分を覆っている。
ＦｉｎＦＥＴ構造はトランジスタベースのデバイスのサイズを低減するが、ＦｉｎＦＥＴトランジスタのサイズを低減し続けることは依然として重要である。しかし、その優れた短チャネル制御を考慮すると、ＦｉｎＦＥＴデバイスは非常に魅力的であるが、製造時にこのデバイスの３Ｄ性に対処することは重大な難問をもたらしている。したがって、改善されたＦｉｎＦＥＴ構造および形成方法を有することが望ましい。
一実施形態では、ＦｉｎＦＥＴを形成する方法が開示される。この方法はフィンのパターンを形成することを含む。それぞれのフィンはその上に配置されたフィン・ハードマスク層を含む。フィンのパターンの上にゲート層が配置される。その後のステップとしては、ゲート層の上にゲート・ハードマスク層を付着させることと、ゲート・ハードマスク層およびゲート層の一部分を除去し、それにより、フィンのパターンを露出することと、フィンのパターンのうちの第１のサブセットのフィンの上に耐エッチング層（ｅｔｃｈ−ｒｅｓｉｓｔａｎｔ ｌａｙｅｒ）を付着させることと、フィンのパターンのうちの第２のサブセットのフィンをエッチングによって除去することと、第１のサブセットのフィンのうちの少なくともいくつかを併合することを含む。
他の実施形態では、ＦｉｎＦＥＴを形成する方法が開示される。この方法は、フィンのパターンを形成することを含み、それぞれのフィンはその上に配置されたフィン・ハードマスク層を含む。その後のステップとしては、フィンのパターンのうちの第１のサブセットのフィンからフィン・ハードマスク層を除去することと、フィンのパターンの上にゲート層を付着させることと、ゲート層の上にゲート・ハードマスク層を付着させることと、ゲート層および第１のサブセットのフィンの一部分を単一プロセス・ステップで除去し、そのステップ中にフィンのパターンのうちの第２のサブセットのフィンが保存されることを含む。
他の実施形態では、ＦｉｎＦＥＴ構造が提供される。このＦｉｎＦＥＴ構造は、誘電体基板と、誘電体基板上に配置された複数の設計フィン（ｄｅｓｉｇｎ ｆｉｎ）と、誘電体基板上に配置された複数のフィンレット（ｆｉｎｌｅｔ）と、各設計フィンの一部分の上ならびに複数のフィンレットのそれぞれの上に配置されたゲート層とを含む。
本発明の構造、動作、および利点は、添付図面に併せて示されている以下の説明を考慮したときにさらに明らかになるであろう。これらの図は限定ではなく例示のためのものである。
これらの図の一部では、例示を明瞭にするために、特定の要素が省略されている場合もあれば、一定の縮尺で示されていない場合もある。断面図は、例示を明瞭にするために、「真の」断面図であれば本来目に見えると思われる特定の背景線を省略して、「スライス」または「近視眼的」断面図の形になっている場合もある。
多くの場合、図面の様々な図において同様の要素は同様の番号で参照することができ、その場合、典型的に、最後の２つの有効数字は同じになる可能性があり、最上位の数字は図面の番号になる。
従来のＦｉｎＦＥＴプロセス・フローでは、ゲート・プロセス・ステップのいずれかが行われる前に、フィンおよび活性領域が完全に形成される。本発明の諸実施形態では、フィンはまずチップの全域で均一に形成される。事例によっては、ピッチが固定される場合もある。他の諸実施形態では、ピッチは様々になる可能性がある。一実施形態では、チップの一部分（たとえば、ロジック）は第１のフィン・ピッチ（たとえば、４０ナノメートル）を有し、チップの第２の部分（たとえば、ＳＲＡＭ）は異なるピッチ（たとえば、４４ナノメートル）になっている。
次に、フィンの上にゲート層が配置される。交換ゲート・フロー（ｒｅｐｌａｃｅｍｅｎｔ ｇａｔｅ ｆｌｏｗ）の場合、そのゲート層は、当技術分野で知られている様々な膜を付着させてエッチングすることにより、チャネルにアクセスしてデバイスの仕事関数を設計するためにプロセス・フローの後の段階で除去される犠牲膜（ｓａｃｒｉｆｉｃｉａｌ ｆｉｌｍ ）にすることができるであろう。ゲート優先フロー（ｇａｔｅ−ｆｉｒｓｔ ｆｌｏｗ）の場合、ゲート層は、デバイスの仕事関数を設定する最終膜を含むことになるであろう。これらの２つのフローに加えて、ゲート層が最終膜と犠牲膜のセットを含む、多くのハイブリッド・オプションも存在する。
犠牲フィン（ｓａｃｒｉｆｉｃｉａｌ ｆｉｎ）の除去は、ゲートが形成された後に行われる。これは、ゲート高の変動を最小限にするという重要な利点を提供する。これは、デバイスの信頼性およびパフォーマンスを改善し、結果的に、その後の処理ステップの複雑化も軽減される。
状況を示す目的で、図１〜図４において従来技術のＦｉｎＦＥＴプロセスについて簡単に説明する。図１はＦｉｎＦＥＴ構造１００の側面図を示している。一般に１０２として示されている複数のフィンは誘電体基板１０１上に配置される。それぞれのフィンはシリコン部分１０４とハードマスク部分１０６からなる。ＦｉｎＦＥＴの形成を完了するために、フィンの一部分が除去され、残りのフィンは保持される。特定のＦｉｎＦＥＴ設計は、どのフィンが除去され、どのフィンが保持されるかを決定する。本発明のために、保持すべきフィンは「設計フィン」と呼び、除去すべきフィンは「犠牲フィン」と呼ぶ。図１〜図４の例では、フィン１０２Ａ、１０２Ｂ、および１０２Ｃは犠牲フィンであり、フィン１０２Ｄを含む残りのフィンは設計フィンである。このため、全体的なフィン・パターンは、保持される設計フィンと、除去される犠牲フィンという２つのサブセットに分けられる。
図２では、犠牲フィンは除去され（図１の１０２Ａ、１０２Ｂ、および１０２Ｃと比較されたい）、設計フィン（一般に１０２Ｄとして示されている）は残存している。犠牲フィンの除去は、当技術分野で知られているように、リソグラフィとエッチングの組み合わせによって実行することができる。
図３では、設計フィン１０２Ｄの上にゲート層１０８が配置される。次に、ゲート層１０８の上にゲート・ハードマスク層１１０が配置される。犠牲フィンが前に除去されている領域では、ゲート層１０８は平坦ではない領域１１２を有する。その結果、ゲート・ハードマスク１１０の表面１１５も対応する平坦ではない領域１１４を有する。これらの平坦ではない領域は、その後の処理ステップで複雑化を引き起こす可能性があるので、望ましいものではない。
図４は、設計フィン１０２Ｄの側面の上のゲート層の一部分を除去した後のＦｉｎＦＥＴ構造１００の平面図を示している。
図５〜図１１は、本発明の一実施形態によるＦｉｎＦＥＴ形成プロセスを示している。このプロセスの開始点は、図１に示されているようなＦｉｎＦＥＴ構造である。前に述べたように、多くの場合、図面の様々な図において同様の要素は同様の番号で参照することができ、その場合、典型的に、最後の２つの有効数字は同じになる可能性がある。たとえば、図５の誘電体基板２０１は図１の誘電体基板１０１と同様のものである。図５では、フィン２０２のセット全体の上にゲート層２０８およびゲート・ハードマスク層２１０が配置される。これは設計フィンならびに犠牲フィンの両方を含む。この時点でいかなるフィンも除去されていないので、ゲート層２０８とハードマスク層２１０は一貫した高さのものであり、ゲート・ハードマスク表面２１５は平面である（図３の１１５と比較されたい）。一実施形態では、ゲート層２０８はポリシリコンからなり、ゲート・ハードマスク層２１０は窒化物層である。他の実施形態では、ゲート層２０８はタングステンからなる。他の実施形態では、ハードマスク層２１０は酸化物からなる。さらに他の実施形態では、ハードマスク層２１０は炭化シリコンからなる。一実施形態では、フィン・パターンのピッチＰは約２０ナノメートル〜約６０ナノメートルの範囲内の値に固定される。
図６は、フィン２０２の側面の上のゲート層の一部分を除去した後のＦｉｎＦＥＴ構造２００の平面図を示している。
図７は、形成プロセスのその後の一ステップの後のＦｉｎＦＥＴ構造２００の平面図を示しており、設計フィンの上に耐エッチング層２１８が配置され、犠牲フィン（２０２Ａ、２０２Ｂ、および２０２Ｃ）は覆われずに残されている。一実施形態では、耐エッチング層は炭素からなる。他の実施形態では、耐エッチング層はフォトレジストからなる。他の実施形態では、耐エッチング層はシリコン含有有機層からなる。
図８は、犠牲フィン（図７の２０２Ａ、２０２Ｂ、および２０２Ｃ）を除去し、次に耐エッチング層（図７の２１８）を除去した後のＦｉｎＦＥＴ構造２００の平面図を示している。犠牲フィンの一部分（「フィンレット」という）はゲートの下に残存する。犠牲フィンは、ウェット・エッチング・プロセスまたはドライ・エッチング・プロセスによって除去することができる。
図９は、設計フィンのいくつかを併合した後のＦｉｎＦＥＴ構造２００の平面図を示している。ほとんどの実用的なケースでは、フィンの併合は、ゲート上のオフセット・スペーサ（図示せず）、たとえば、窒化物スペーサの形成後に行われるであろう。フィンの併合は、隣接フィンを互いに接触させることを含む。併合されたフィン２２４は、接触用により大きい表面積を提供するために特定の事例で使用される。併合プロセスはエピタキシャル成長によって実行することができる。場合によっては、設計フィンのすべてが併合されるわけではない。実施形態によっては、少なくとも２つの設計フィンが併合される。
図１０は、図９の線Ａ−Ａ’（ゲートの内側）に沿って示されたＦｉｎＦＥＴ構造２００の断面図である。この図では、各フィンレット２２０は、その上にフィン・ハードマスク部分２０６が配置されたシリコン部分２０４からなることが分かる。一実施形態では、フィン・ハードマスク部分２０６は、窒化シリコン、炭化シリコン、ＴｉＮ、ＴａＮ、または無定形炭素（ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ）からなる。
図１１は、図９の線Ｂ−Ｂ’（ゲートの外側）に沿って示されたＦｉｎＦＥＴ構造２００の断面図である。この図では、設計フィン（併合されたフィン２２４および単一設計フィン２０２Ｄ）のみが残存する。図１１はシリコン部分２０４とフィン・ハードマスク部分２０６とを含むものとして設計フィンを示しているが、実施形態によっては、フィン・ハードマスク部分２０６がＢ−Ｂ’の断面図で完全に除去される可能性があることに留意されたい。
図１２〜図１４は、本発明の代替一実施形態によるＦｉｎＦＥＴ形成プロセスを示している。このプロセスの開始点は、図１に示されているようなＦｉｎＦＥＴ構造である。図１２では、設計フィン（一般に３０２Ｄとして示されている）は、シリコン部分３０４と、シリコン部分３０４の上に配置されたフィン・ハードマスク部分３０６とを含む。一実施形態では、フィン・ハードマスク部分３０６は約２ナノメートル〜約２０ナノメートルの範囲内の厚さを有する。犠牲フィン（３２２Ａ、３２２Ｂ、および３２２Ｃ）は、フィン・ハードマスク部分が除去されており、このため、シリコン部分３０４からなる。
図１３では、設計フィン３０２と犠牲フィン３２２の両方を含むフィンのセット全体の上にゲート層３０８およびゲート・ハードマスク層３１０が配置される。この実施形態は、フィン・ハードマスク部分の厚さＨがフィン・シリコン部分３０４の厚さＳと比較して小さいときにより効果的である。一実施形態では、Ｈ／Ｓの比率は約０．０５〜約０．１２５の間である。このようにして、ゲート・ハードマスク層３１０の上面３１５は依然として実質的に平面である。
図１４は、フィン３０２の側面の上のゲート層の一部分を除去した後のＦｉｎＦＥＴ構造３００の平面図を示している。このステップも、犠牲フィン（図１３の３２２）を除去し、フィンレット３２０を残している。図１０のフィンレット２２０とは異なり、フィンレット３２０はフィン・ハードマスク部分（図１０の２０６など）を持たず、シリコン部分のみからなる。これ以降、必要に応じて設計フィンを併合することができ、業界標準技法を使用してこの時点からＦｉｎＦＥＴを完成することができる。この実施形態は、耐エッチング層（図７の２１８）の必要性を除去するものである。
図１５は、本発明の他の実施形態によるＦｉｎＦＥＴ形成プロセスの一ステップを示している。この場合、ＦｉｎＦＥＴ構造４００はフィン４０２からなり、そのそれぞれはシリコン部分４０４とその上に配置された共形保護膜（ｃｏｎｆｏｒｍａｌ ｐｒｏｔｅｃｔｉｖｅ ｆｉｌｍ）４０６とを有する。共形保護膜４０６は、シリコン部分４０４の上面４０４Ｔならびにシリコン部分４０４の側面４０４Ｓの両方を覆う。一実施形態では、共形保護膜４０６は、窒化シリコン、炭化シリコン、ＴｉＮ、およびＴａＮのうちの１つからなる。ＦｉｎＦＥＴ構造４００を使用して、図５〜図１０および図１２〜図１４に関して記載した方法を実行することができる。
図１６は、本発明の一実施形態によるＦｉｎＦＥＴ形成プロセスのプロセス・ステップを示す流れ図である。プロセス・ステップ５６０では、フィン・パターンを形成する。プロセス・ステップ５６２では、ゲート層を付着させる（図５の２０８を参照）。プロセス・ステップ５６４では、ゲート・ハードマスクを付着させる（図５の２１０を参照）。プロセス・ステップ５６６では、ゲート層の一部分を除去する（図６を参照）。プロセス・ステップ５６８では、耐エッチング層で設計フィンを保護する（図７の２１８を参照）。プロセス・ステップ５７０では、犠牲フィンを除去する（図８を参照）。ステップ５７２では、設計フィンのいくつかを併合する（図９の２２４を参照）。
図１７は、本発明の代替一実施形態によるＦｉｎＦＥＴ形成プロセスのプロセス・ステップを示す流れ図である。プロセス・ステップ６６０では、フィン・パターンを形成する。プロセス・ステップ６６２では、フィン・ハードマスクを犠牲フィンから除去する（図１２の３２２Ａを参照）。フィン・ハードマスクの除去は、リソグラフィ・プロセスあるいはエッチング・プロセスまたはその両方の組み合わせで行うことができる。プロセス・ステップ６６４では、ゲート層を付着させる（図１３の３０８を参照）。プロセス・ステップ６６６では、ゲート・ハードマスク層を付着させる（図１３の３１０を参照）。プロセス・ステップ６６８では、犠牲フィンとともにゲート層の一部分を除去する（図１４を参照）。ハードマスクは前に犠牲フィンから除去されているので、ゲート部分および犠牲フィンの除去は単一プロセス・ステップで実施される。このため、ゲート層（シリコン）を除去する同じプロセスが犠牲フィンのシリコンも除去する。
図１８は、たとえば、半導体ＩＣの論理設計、シミュレーション、テスト、レイアウト、および製造に使用される模範的な設計フロー１６００のブロック図を示している。設計フロー１６００は、上記で説明し、図５〜図１５に示されている設計構造あるいはデバイスまたはその両方について論理的にまたはその他の点で機能的に同等の表現を生成するために設計構造またはデバイスを処理するためのプロセス、マシン、あるいはメカニズム、またはこれらの組み合わせを含む。設計フロー１６００によって処理されるかあるいは生成されるかまたはその両方が行われる設計構造は、データ処理システム上で実行されるかまたはその他の処理が行われたときに、ハードウェア・コンポーネント、回路、デバイス、またはシステムについて論理的に、構造上、機械的に、またはその他の点で機能的に同等の表現を生成するデータあるいは命令またはその両方を含むようにマシン可読伝送または記憶媒体上にエンコードすることができる。マシンとしては、回路、コンポーネント、デバイス、またはシステムの設計、製造、またはシミュレートなど、ＩＣ設計プロセスに使用される任意のマシンを含むがこれに限定されない。たとえば、マシンとしては、リソグラフィ・マシン、マスクを生成するためのマシンあるいは機器またはその両方（たとえば、Ｅビーム・ライタ）、設計構造をシミュレートするためのコンピュータまたは機器、製造またはテスト・プロセスで使用される任意の装置、あるいは設計構造について機能的に同等の表現を任意の媒体にプログラミングするための任意のマシン（たとえば、プログラマブル・ゲート・アレイをプログラミングするためのマシン）を含むことができる。
設計フロー１６００は、設計される表現のタイプ次第で様々になる可能性がある。たとえば、特定用途向けＩＣ（ＡＳＩＣ）を構築するための設計フロー１６００は、標準コンポーネントを設計するための設計フロー１６００または設計をプログラマブル・アレイ、たとえば、Ａｌｔｅｒａ（Ｒ）Ｉｎｃ．またはＸｉｌｉｎｘ（Ｒ）Ｉｎｃ．によって提供されるプログラマブル・ゲート・アレイ（ＰＧＡ）またはフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）にインスタンス化するための設計フロー１６００とは異なる可能性がある。
図１８は、好ましくは設計プロセス１６１０によって処理される入力設計構造１６２０を含む、複数のこのような設計構造を示している。設計構造１６２０は、ハードウェア・デバイスについて論理的に同等の機能表現を生成するために設計プロセス１６１０によって生成され処理された論理シミュレーション設計構造にすることができる。また、あるいは代わって、設計構造１６２０は、設計プロセス１６１０によって処理されたときにハードウェア・デバイスの物理的構造の機能表現を生成するデータあるいはプログラム命令またはその両方を含むことができる。機能上あるいは構造上またはその両方の設計特徴を表現するかどうかにかかわらず、設計構造１６２０は、コア開発者／設計者によって実現されるように電子コンピュータ支援設計（ＥＣＡＤ）を使用して生成することができる。マシン可読データ伝送、ゲート・アレイ、または記憶媒体上にエンコードされると、設計構造１６２０は、図５〜図１５に示されているような電子コンポーネント、回路、電子または論理モジュール、装置、デバイス、あるいはシステムをシミュレートするかまたはその他の点で機能的に表現するために設計プロセス１６１０内で１つまたは複数のハードウェア・モジュールあるいはソフトウェア・モジュールまたはその両方によってアクセスし処理することができる。このため、設計構造１６２０は、設計またはシミュレーション・データ処理システムによって処理されたときに、回路またはその他のレベルのハードウェア論理設計について機能的にシミュレートするかまたはその他の方法で表現する、人間可読あるいはマシン可読またはその両方のソース・コード、コンパイル済み構造、ならびにコンピュータ実行可能コード構造を含む、ファイルまたはその他のデータ構造を含むことができる。このようなデータ構造は、ＶｅｒｉｌｏｇおよびＶＨＤＬなどの低水準ＨＤＬ設計言語あるいはＣまたはＣ＋＋などの高水準設計言語もしくはその両方に準拠するかあるいは互換性があるかまたはその両方である、ハードウェア記述言語（ＨＤＬ）設計エンティティまたはその他のデータ構造を含むことができる。
設計プロセス１６１０は、好ましくは、設計構造１６２０などの設計構造を含むことができるネットリスト１６８０を生成するために図５〜図１５に示されているコンポーネント、回路、デバイス、または論理構造の設計／シミュレーション機能上同等のものについて合成、変換、またはその他の処理を行うためのハードウェア・モジュールあるいはソフトウェア・モジュールまたはその両方を使用し取り入れる。ネットリスト１６８０は、たとえば、集積回路設計内のその他の要素および回路への接続を記述する、ワイヤ、個別コンポーネント、論理ゲート、制御回路、入出力装置、モデルなどのリストを表すコンパイル済みまたはその他の処理済みのデータ構造を含むことができる。ネットリスト１６８０は、デバイスの設計仕様およびパラメータ次第でネットリスト１６８０が１回または複数回再合成される反復プロセスを使用して合成することができる。本明細書に記載されているその他の設計構造タイプと同様に、ネットリスト１６８０は、マシン可読データ記憶媒体上に記録するかまたはプログラマブル・ゲート・アレイにプログラミングすることができる。この媒体は、磁気または光ディスク・ドライブ、プログラマブル・ゲート・アレイ、コンパクト・フラッシュ、またはその他のフラッシュ・メモリなどの不揮発性記憶媒体にすることができる。さらに、または代替例では、この媒体は、インターネットまたはその他のネットワーキングに適した手段を介してデータ・パケットを伝送し、中間的に保管することができる、システム・メモリまたはキャッシュ・メモリ、バッファ・スペース、あるいは電気的または光学的に伝導性のデバイスおよび材料にすることができる。
設計プロセス１６１０は、様々な入力、たとえば、所与の製造技術（たとえば、種々の技術ノード、３２ｎｍ、４５ｎｍ、９０ｎｍなど）について、モデル、レイアウト、および記号表現を含む、１組の一般的に使用される要素、回路、およびデバイスを収容することができるライブラリ・エレメント１６３０、設計仕様１６４０、特徴付けデータ１６５０、検証データ１６６０、設計ルール１６７０、およびテスト・データ・ファイル１６８５（テスト・パターンおよびその他のテスト情報を含むことができる）からの入力を使用することを含むことができる。設計プロセス１６１０は、たとえば、タイミング分析、検証、設計ルール・チェック、配置および経路指定動作などの標準回路設計プロセスをさらに含むことができる。集積回路の当業者であれば、本発明の範囲および精神を逸脱せずに、設計プロセス１６１０で使用される可能性のある電子設計自動化ツールおよびアプリケーションの範囲を認識することができる。本発明の設計構造は任意の特定の設計フローに限定されない。
設計プロセス１６１０は、好ましくは、任意の追加の集積回路設計またはデータ（適用可能な場合）とともに、図５〜図１５示されている本発明の一実施形態を第２の設計構造１６９０に変換する。設計構造１６９０は、集積回路のレイアウト・データの交換に使用されるデータ・フォーマットで記憶媒体上に常駐する（たとえば、このような設計構造を保管するためのＧＤＳＩＩ（ＧＤＳ２）、ＧＬ１、ＯＡＳＩＳ、または任意のその他の適切なフォーマットで保管された情報）。設計構造１６９０は、たとえば、図５〜図１５に関連して上述した本発明の一実施形態を生産するために半導体製造業者が必要とする、テスト・データ・ファイル、設計内容ファイル、製造データ、レイアウト・パラメータ、ワイヤ、金属レベル、ビア、形状、製造ラインを通る経路指定のためのデータ、および任意のその他のデータなどの情報を含むことができる。次に、設計構造１６９０は、たとえば、設計構造１６９０がテープ出力に移行し、製造業に公開され、マスク業者に公開され、他の設計業者に送信され、顧客に返送されるなどの段階１６９５に移行することができる。
特定の好ましい一実施形態または諸実施形態に関して本発明を示し説明してきたが、当業者であれば、本明細書および添付図面を読み理解すると、特定の同等の変更例および修正例が思い浮かぶであろう。特に、上記のコンポーネント（組み立て品、デバイス、回路など）によって実行される様々な機能に関して、このようなコンポーネントを記述するために使用される用語（「手段」への言及を含む）は、他の指示がない限り、本発明の本明細書に例示されている模範的な諸実施形態の機能を実行する開示構造に対して構造上同等ではないが、記載されているコンポーネントの指定の機能を実行する（すなわち、機能的に同等である）任意のコンポーネントに対応するものである。加えて、本発明の特定の１つ特徴はいくつかの実施形態のうちの１つのみに関連して開示されている可能性があるが、このような特徴は、任意の所与のまたは特定の適用例のために望ましく有利である可能性のある、他の諸実施形態の１つまたは複数の特徴と組み合わせることができる。
２００ ＦｉｎＦＥＴ構造
２０１ 誘電体基板
２０２Ｄ 設計フィン
２０４ シリコン部分
２０６ フィン・ハードマスク部分
２０８ ゲート層
２１０ ゲート・ハードマスク層
２１５ ゲート・ハードマスク表面
２２０ フィンレット
２０１ 誘電体基板
２０２Ｄ 設計フィン
２０４ シリコン部分
２０６ フィン・ハードマスク部分
２０８ ゲート層
２１０ ゲート・ハードマスク層
２１５ ゲート・ハードマスク表面
２２０ フィンレット
Claims (20)
- ＦｉｎＦＥＴを形成する方法であって、
フィンのパターンを形成することであって、それぞれのフィンがその上に配置されたフィン・ハードマスク層を含むことと、
前記フィンのパターンの上にゲート層を付着させることと、
前記ゲート層の上にゲート・ハードマスク層を付着させることと、
前記ゲート・ハードマスク層および前記ゲート層の一部分を除去し、それにより、前記フィンのパターンを露出することと、
前記フィンのパターンのうちの第１のサブセットのフィンの上に耐エッチング層を付着させることと、
前記フィンのパターンのうちの第２のサブセットのフィンをエッチングによって除去することと、
前記第１のサブセットのフィンのうちの少なくともいくつかを併合すること
を含む、方法。 - 第１のサブセットのフィンの上に耐エッチング層を付着させることが、炭素を含む層を付着させることを含む、請求項１記載の方法。
- 第１のサブセットのフィンの上に耐エッチング層を付着させることが、フォトレジストを含む層を付着させることを含む、請求項１記載の方法。
- フィンのパターンを形成することが、２０ナノメートル〜６０ナノメートルに及ぶピッチでフィンのパターンを形成することを含む、請求項１記載の方法。
- 第２のサブセットのフィンを除去することがウェット・エッチングをさらに含む、請求項１記載の方法。
- 第２のサブセットのフィンを除去することがドライ・エッチングをさらに含む、請求項１記載の方法。
- フィンのパターンを形成することが、酸化シリコン、窒化シリコン、炭化シリコン、ＴｉＮ、ＴａＮ、および無定形炭素からなるグループから選択された材料からなるハードマスクを付着させることをさらに含む、請求項１記載の方法。
- フィンのパターンを形成することが、窒化シリコン、炭化シリコン、ＴｉＮ、ＴａＮ、および無定形炭素からなるグループから選択された材料の共形膜を付着させることをさらに含む、請求項１記載の方法。
- ＦｉｎＦＥＴを形成する方法であって、
フィンのパターンを形成することであって、それぞれのフィンがその上に配置されたフィン・ハードマスク層を含むことと、
前記フィンのパターンのうちの第１のサブセットのフィンから前記フィン・ハードマスク層を除去することと、
前記フィンのパターンの上にゲート層を付着させることと、
前記ゲート層の上にゲート・ハードマスク層を付着させることと、
前記ゲート・ハードマスク層の一部分を除去することと、
前記ゲート層および前記第１のサブセットのフィンの一部分を単一プロセス・ステップで除去し、前記フィンのパターンのうちの第２のサブセットのフィンが保存されること
を含む、方法。 - 前記第２のサブセットのフィンのうちの少なくとも２つのフィンを併合することをさらに含む、請求項９記載の方法。
- フィンのパターンを形成することが、２０ナノメートル〜６０ナノメートルに及ぶピッチでフィンのパターンを形成することを含む、請求項９記載の方法。
- フィンのパターンを形成することが、酸化シリコン、窒化シリコン、炭化シリコン、ＴｉＮ、ＴａＮ、および無定形炭素からなるグループから選択された材料からなるハードマスクを付着させることをさらに含む、請求項９記載の方法。
- フィンのパターンを形成することが、窒化シリコン、炭化シリコン、ＴｉＮ、ＴａＮ、および無定形炭素からなるグループから選択された材料の共形膜を付着させることをさらに含む、請求項９記載の方法。
- 酸化物のハードマスクを付着させることが、２ナノメートル〜２０ナノメートルの範囲内の厚さを有するハードマスク層を付着させることを含む、請求項１２記載の方法。
- フィンのパターンを形成することが、ハードマスク厚対シリコン厚の比率が０．０５〜０．１２５に及ぶフィンのパターンを形成することを含む、請求項９記載の方法。
- 誘電体基板と、
前記誘電体基板上に配置された複数の設計フィンと、
前記誘電体基板上に配置された複数のフィンレットと、
各設計フィンの一部分の上ならびに前記複数のフィンレットのそれぞれの上に配置されたゲート層と
を含む、ＦｉｎＦＥＴ構造。 - 前記複数のフィンレットのそれぞれがシリコン部分とハードマスク部分からなり、前記ハードマスク部分が前記シリコン部分の上に配置される、請求項１６記載のＦｉｎＦＥＴ構造。
- 前記ハードマスク部分が前記シリコン部分の側面上に配置される、請求項１７記載のＦｉｎＦＥＴ構造。
- 前記複数のフィンレットのそれぞれがシリコン部分のみからなる、請求項１６記載のＦｉｎＦＥＴ構造。
- 前記ハードマスク部分の厚さ対前記シリコン部分の厚さの比率が０．０５〜０．１２５に及ぶ、請求項１７記載のＦｉｎＦＥＴ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/307,931 US8569125B2 (en) | 2011-11-30 | 2011-11-30 | FinFET with improved gate planarity |
| US13/307931 | 2011-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013115427A true JP2013115427A (ja) | 2013-06-10 |
| JP5981812B2 JP5981812B2 (ja) | 2016-08-31 |
Family
ID=47521505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012196345A Expired - Fee Related JP5981812B2 (ja) | 2011-11-30 | 2012-09-06 | ＦｉｎＦＥＴを形成する方法およびＦｉｎＦＥＴ構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8569125B2 (ja) |
| JP (1) | JP5981812B2 (ja) |
| CN (1) | CN103137493B (ja) |
| DE (1) | DE102012220822B4 (ja) |
| GB (1) | GB2497185B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150030599A (ko) * | 2013-09-12 | 2015-03-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 장치에서의 다중-깊이 에칭 |
| JP2018526836A (ja) * | 2015-08-28 | 2018-09-13 | ネーデルランツ オルガニサティー フォール トゥーゲパスト‐ナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー | Ｔｆｔデバイスおよび製造方法 |
| CN110176400A (zh) * | 2018-02-19 | 2019-08-27 | 东京毅力科创株式会社 | 处理方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5646416B2 (ja) * | 2011-09-01 | 2014-12-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US8569125B2 (en) * | 2011-11-30 | 2013-10-29 | International Business Machines Corporation | FinFET with improved gate planarity |
| US8785284B1 (en) * | 2013-02-20 | 2014-07-22 | International Business Machines Corporation | FinFETs and fin isolation structures |
| US9015642B2 (en) * | 2013-03-14 | 2015-04-21 | Globalfoundries Inc. | Hybrid method for performing full field optical proximity correction for finfet mandrel layer |
| US8904324B2 (en) * | 2013-03-15 | 2014-12-02 | Globalfoundries Inc. | Parameterized cell for planar and finFET technology design |
| US8753940B1 (en) * | 2013-03-15 | 2014-06-17 | Globalfoundries Inc. | Methods of forming isolation structures and fins on a FinFET semiconductor device |
| US9633906B2 (en) | 2014-01-24 | 2017-04-25 | International Business Machines Corporation | Gate structure cut after formation of epitaxial active regions |
| US9406746B2 (en) | 2014-02-19 | 2016-08-02 | International Business Machines Corporation | Work function metal fill for replacement gate fin field effect transistor process |
| US9647113B2 (en) * | 2014-03-05 | 2017-05-09 | International Business Machines Corporation | Strained FinFET by epitaxial stressor independent of gate pitch |
| US9478541B2 (en) * | 2014-09-08 | 2016-10-25 | Qualcomm Incorporated | Half node scaling for vertical structures |
| CN105719688B (zh) * | 2014-12-04 | 2019-03-29 | 中芯国际集成电路制造(上海)有限公司 | Sram存储器和形成sram存储器的方法 |
| US10475886B2 (en) | 2014-12-16 | 2019-11-12 | International Business Machines Corporation | Modified fin cut after epitaxial growth |
| US9397197B1 (en) * | 2015-09-23 | 2016-07-19 | International Business Machines Corporation | Forming wrap-around silicide contact on finFET |
| US9431301B1 (en) * | 2015-12-10 | 2016-08-30 | International Business Machines Corporation | Nanowire field effect transistor (FET) and method for fabricating the same |
| US9793271B1 (en) * | 2016-04-29 | 2017-10-17 | International Business Machines Corporation | Semiconductor device with different fin pitches |
| US10510875B2 (en) * | 2017-07-31 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source and drain structure with reduced contact resistance and enhanced mobility |
| CN109560136B (zh) * | 2017-09-26 | 2022-08-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10396184B2 (en) * | 2017-11-15 | 2019-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit device fins |
| TWI750316B (zh) * | 2018-02-09 | 2021-12-21 | 聯華電子股份有限公司 | 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法 |
| US10910273B2 (en) * | 2019-02-25 | 2021-02-02 | International Business Machines Corporation | Forming shallow trench isolation regions for nanosheet field-effect transistor devices using sacrificial epitaxial layer |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163453A (ja) * | 1996-11-19 | 1998-06-19 | Internatl Business Mach Corp <Ibm> | スタックキャパシタの製造方法 |
| US6987289B2 (en) * | 2003-06-25 | 2006-01-17 | International Business Machines Corporation | High-density FinFET integration scheme |
| JP2007511077A (ja) * | 2003-11-05 | 2007-04-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | フィン型ｆｅｔを製造する方法 |
| JP2008016842A (ja) * | 2006-06-30 | 2008-01-24 | Hynix Semiconductor Inc | フィンマスク及びそれを用いたサドル型フィンの製造方法 |
| JP2011066433A (ja) * | 2005-09-30 | 2011-03-31 | Infineon Technologies Ag | 半導体デバイスおよびその製造方法 |
| JP2011101002A (ja) * | 2009-11-03 | 2011-05-19 | Internatl Business Mach Corp <Ibm> | ｆｉｎＦＥＴ、及びｆｉｎＦＥＴの形成方法 |
| WO2011087605A2 (en) * | 2009-12-23 | 2011-07-21 | Intel Corporation | Wrap-around contacts for finfet and tri-gate devices |
| JP2011233894A (ja) * | 2010-04-23 | 2011-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6483156B1 (en) * | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
| US6924178B2 (en) * | 2003-12-08 | 2005-08-02 | International Business Machines Corporation | Oxide/nitride stacked in FinFET spacer process |
| JP2007035957A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 半導体装置とその製造方法 |
| US7709893B2 (en) | 2007-01-31 | 2010-05-04 | Infineon Technologies Ag | Circuit layout for different performance and method |
| US7795669B2 (en) | 2007-05-30 | 2010-09-14 | Infineon Technologies Ag | Contact structure for FinFET device |
| US7923337B2 (en) * | 2007-06-20 | 2011-04-12 | International Business Machines Corporation | Fin field effect transistor devices with self-aligned source and drain regions |
| US7994020B2 (en) | 2008-07-21 | 2011-08-09 | Advanced Micro Devices, Inc. | Method of forming finned semiconductor devices with trench isolation |
| US8324036B2 (en) | 2009-11-09 | 2012-12-04 | International Business Machines Corporation | Device having and method for forming fins with multiple widths for an integrated circuit |
| US8207038B2 (en) | 2010-05-24 | 2012-06-26 | International Business Machines Corporation | Stressed Fin-FET devices with low contact resistance |
| US8420476B2 (en) | 2010-05-27 | 2013-04-16 | International Business Machines Corporation | Integrated circuit with finFETs and MIM fin capacitor |
| US8569125B2 (en) * | 2011-11-30 | 2013-10-29 | International Business Machines Corporation | FinFET with improved gate planarity |
-
2011
- 2011-11-30 US US13/307,931 patent/US8569125B2/en not_active Expired - Fee Related
-
2012
- 2012-09-06 JP JP2012196345A patent/JP5981812B2/ja not_active Expired - Fee Related
- 2012-11-15 DE DE102012220822A patent/DE102012220822B4/de not_active Expired - Fee Related
- 2012-11-21 GB GB1220942.5A patent/GB2497185B/en not_active Expired - Fee Related
- 2012-11-23 CN CN201210482758.4A patent/CN103137493B/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163453A (ja) * | 1996-11-19 | 1998-06-19 | Internatl Business Mach Corp <Ibm> | スタックキャパシタの製造方法 |
| US6987289B2 (en) * | 2003-06-25 | 2006-01-17 | International Business Machines Corporation | High-density FinFET integration scheme |
| JP2007511077A (ja) * | 2003-11-05 | 2007-04-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | フィン型ｆｅｔを製造する方法 |
| JP2011066433A (ja) * | 2005-09-30 | 2011-03-31 | Infineon Technologies Ag | 半導体デバイスおよびその製造方法 |
| JP2008016842A (ja) * | 2006-06-30 | 2008-01-24 | Hynix Semiconductor Inc | フィンマスク及びそれを用いたサドル型フィンの製造方法 |
| JP2011101002A (ja) * | 2009-11-03 | 2011-05-19 | Internatl Business Mach Corp <Ibm> | ｆｉｎＦＥＴ、及びｆｉｎＦＥＴの形成方法 |
| WO2011087605A2 (en) * | 2009-12-23 | 2011-07-21 | Intel Corporation | Wrap-around contacts for finfet and tri-gate devices |
| JP2011233894A (ja) * | 2010-04-23 | 2011-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150030599A (ko) * | 2013-09-12 | 2015-03-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 장치에서의 다중-깊이 에칭 |
| KR101710754B1 (ko) | 2013-09-12 | 2017-02-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중-깊이 에칭을 포함하는 반도체 장치 및 그 제조방법 |
| US9911658B2 (en) | 2013-09-12 | 2018-03-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Methods for forming a semiconductor arrangement with multiple-height fins and substrate trenches |
| US10177036B2 (en) | 2013-09-12 | 2019-01-08 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement with fins having multiple heights and a dielectric layer recessed in the substrate |
| US10840143B2 (en) | 2013-09-12 | 2020-11-17 | Taiwan Semiconductor Manufacturing Company Limited | Methods for forming a semiconductor arrangement of fins having multiple heights and an alignment mark |
| US11469144B2 (en) | 2013-09-12 | 2022-10-11 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement with fin features having different heights |
| JP2018526836A (ja) * | 2015-08-28 | 2018-09-13 | ネーデルランツ オルガニサティー フォール トゥーゲパスト‐ナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー | Ｔｆｔデバイスおよび製造方法 |
| CN110176400A (zh) * | 2018-02-19 | 2019-08-27 | 东京毅力科创株式会社 | 处理方法 |
| JP2019145608A (ja) * | 2018-02-19 | 2019-08-29 | 東京エレクトロン株式会社 | 処理方法 |
| CN110176400B (zh) * | 2018-02-19 | 2022-07-26 | 东京毅力科创株式会社 | 处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137493B (zh) | 2016-12-21 |
| GB201220942D0 (en) | 2013-01-02 |
| GB2497185A (en) | 2013-06-05 |
| CN103137493A (zh) | 2013-06-05 |
| GB2497185B (en) | 2013-12-11 |
| JP5981812B2 (ja) | 2016-08-31 |
| DE102012220822B4 (de) | 2013-09-26 |
| US20130134513A1 (en) | 2013-05-30 |
| US8569125B2 (en) | 2013-10-29 |
| DE102012220822A1 (de) | 2013-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5981812B2 (ja) | ＦｉｎＦＥＴを形成する方法およびＦｉｎＦＥＴ構造 | |
| TWI669800B (zh) | 積體電路及半導體裝置製造之方法 | |
| US10691859B2 (en) | Integrated circuit and method of designing layout of integrated circuit | |
| TWI475695B (zh) | 積體電路、製造元件庫的方法、資料處理系統及用於積體電路自動設計的產品 | |
| US20160283635A1 (en) | Integrated Circuits and Methods of Design and Manufacture Thereof | |
| US9263442B2 (en) | Replacement gate structures and methods of manufacturing | |
| US8455330B2 (en) | Devices with gate-to-gate isolation structures and methods of manufacture | |
| US8298913B2 (en) | Devices with gate-to-gate isolation structures and methods of manufacture | |
| US11302636B2 (en) | Semiconductor device and manufacturing method of the same | |
| CN113192951A (zh) | 集成电路和集成电路组 | |
| TW201715422A (zh) | 生成半導體裝置佈局的方法、設計半導體裝置佈局的方法及製作半導體裝置的方法 | |
| US9336345B2 (en) | Methods for converting planar designs to FinFET designs in the design and fabrication of integrated circuits | |
| US8836050B2 (en) | Structure and method to fabricate a body contact | |
| CN116134601A (zh) | 防止互补场效应晶体管（cfet）电短路的自限制制造技术 | |
| US8835250B2 (en) | FinFET trench circuit | |
| JP2012531745A (ja) | 置換ゲート構造体を有するｆｅｔ及びその製造方法 | |
| TW202114146A (zh) | 半導體、積體電路元件及其製造方法 | |
| KR102257381B1 (ko) | 집적회로 레이아웃의 설계 방법 및 그것을 수행하는 컴퓨터 시스템 | |
| US20230023073A1 (en) | Input/output devices that are compatible with gate-all-around technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150626 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20150626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150821 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150821 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160602 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5981812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |