CN105719688B - Sram存储器和形成sram存储器的方法 - Google Patents

Sram存储器和形成sram存储器的方法 Download PDF

Info

Publication number
CN105719688B
CN105719688B CN201410734696.0A CN201410734696A CN105719688B CN 105719688 B CN105719688 B CN 105719688B CN 201410734696 A CN201410734696 A CN 201410734696A CN 105719688 B CN105719688 B CN 105719688B
Authority
CN
China
Prior art keywords
fin
domain
transistor
grid
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410734696.0A
Other languages
English (en)
Other versions
CN105719688A (zh
Inventor
张弓
李煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410734696.0A priority Critical patent/CN105719688B/zh
Priority to US14/947,196 priority patent/US9679902B2/en
Publication of CN105719688A publication Critical patent/CN105719688A/zh
Application granted granted Critical
Publication of CN105719688B publication Critical patent/CN105719688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Engineering (AREA)

Abstract

一种SRAM存储器的版图及存储器的形成方法，所述SRAM存储器的版图包括：第一版图，所述第一版图包括N1个第一鳍部图形，N2个第二鳍部图形，且N2>N1，所述第一版图分为第一区域和第二区域；第二版图，包括第一栅极图形和第二栅极图形；第三版图，包括若干覆盖图形，所述覆盖图形与待形成SRAM存储器结构对应，当上拉晶体管的鳍部数量为n1、下拉晶体管的鳍部数量为n2，传输晶体管的鳍部数量为n3时，所述覆盖图形适于覆盖第一区域N1个第一鳍部图形、第一区域的N2‑n3个第二鳍部图形、第二区域的N2‑n2个第二鳍部图形、第二区域的N1‑n1个第一鳍部图形。上述方法可以降低SRAM存储器的成本。

Description

SRAM存储器和形成SRAM存储器的方法
技术领域
本发明涉及半导体技术领域，特别涉及一种SRAM存储器的版图和形成存储器的方法。
背景技术
静态随机存储器(Static Random Access Memory，SRAM)作为存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于电脑、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。
随着半导体工艺技术的不断发展，工艺节点逐渐减小，多栅器件得到了广泛的关注，鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，被广泛应用于SRAM存储器的晶体管中，能够有效的提高SRAM存储器的性能。
SRAM存储器单元一般包括：两个PMOS晶体管，作为上拉晶体管；两个NMOS晶体管，作为下拉晶体管；两个NMOS晶体管，作为传输晶体管。
对于高性能的SRAM存储器中，上拉晶体管，下拉晶体管以及传输晶体管往往需要不同的驱动电流，以满足存储器的性能要求。由于晶体管的驱动电流与晶体管的沟道区域面积成正比，所以，在SRAM存储器中，通常通过调整不同晶体管的沟道面积调整驱动电流。而在现有技术中，在同一个SRAM存储单元中形成的鳍式场效应晶体管的鳍部尺寸以及栅极的尺寸是相同的，所以单个鳍部形成的晶体管具有相同的沟道面积，所以，为了提高晶体管的驱动电流，往往需要多个鳍部构成晶体管。
目前，针对不同性能要求的SRAM存储器，下拉晶体管、上拉晶体管以及传输晶体管各自需要不同数量的鳍部，针对不同的SRAM存储器需要单独设计版图，无法在不同结构的SRAM存储器制作过程中共享，并且，不同SRAM存储器单元面积也各不相同，需要占用更多的光罩面积，针对不同结构的存储器还需要采用不同结构的外围电路以及测试结构，这就导致现有不同的SRAM存储器的研发成本较高。
发明内容
本发明解决的问题是提供一种SRAM存储器的版图和形成存储器的方法，降低SRAM存储器的研发成本。
为解决上述问题，本发明提供一种SRAM存储器的版图，包括：第一版图，所述第一版图包括相邻的第一图形和第二图形，其中，第一图形包括N1个平行排列的第一鳍部图形，第二图形包括N2个平行排列的第二鳍部图形，且N2>N1，所述第一版图沿第一鳍部图形和第二鳍部图形的长度方向分为第一区域和第二区域，位于第一区域的第二鳍部图形对应于传输晶体管的鳍部，位于第二区域的第二鳍部图形对应于下拉晶体管的鳍部，位于第二区域的第一鳍部图形对应于上拉晶体管的鳍部，所述传输晶体管、下拉晶体管和上拉晶体管均为鳍式场效应晶体管；第二版图，包括两条平行排列的第一栅极图形和第二栅极图形，第一栅极图形适于形成传输晶体管的栅极，第二栅极图形适于形成下拉晶体管和上拉晶体管的栅极；第三版图，包括若干覆盖图形，所述覆盖图形与待形成SRAM存储器结构对应，其中，当上拉晶体管需要的鳍部数量为n1、下拉晶体管需要的鳍部数量为n2，传输晶体管需要的鳍部数量为n3时，所述覆盖图形适于覆盖位于第一区域的N1个第一鳍部图形、位于第一区域的N2-n3个第二鳍部图形、位于第二区域的N2-n2个第二鳍部图形、以及位于第二区域的N1-n1个第一鳍部图形，被覆盖的第一鳍部图形和第二鳍部图形对应于需要被去除的鳍部。
可选的，第一鳍部图形的数量N1等于上拉晶体管需要的鳍部数量为n1。
可选的，第一鳍部图形数量N1为第二鳍部图形数量N2的3倍。
可选的，第一鳍部图形数量为1，第二鳍部图形数量为3。
可选的，下拉晶体管需要的鳍部数量n2范围为1～3，上拉晶体管需要的鳍部数量n1为1，传输晶体管需要的鳍部数量n3范围为1～3。
可选的，下拉晶体管需要的鳍部数量n2大于或等于传输晶体管需要的鳍部数量n3，传输晶体管需要的鳍部数量n3大于或第于上拉晶体管需要的鳍部数量n1。
可选的，所述第三版图内的覆盖图形适于覆盖远离第一鳍部图形一侧的第二鳍部图形。
可选的，当所述覆盖图形覆盖第二鳍部图形时，所述覆盖图形沿第二鳍部图形长度方向的边缘与未被覆盖的第二鳍部图形之间的距离为相邻第二鳍部图形之间的间距的1/4～3/4。
可选的，所述第一版图包括相邻的第一部分和第二部分，所述第一图形、第二图形位于第一部分内，所述第二部分内图形与第一部分内图形中心对称；所述第二版图包括相邻的第三部分和第四部分，所述第一栅极图形和第二栅极图形位于第三部分内，所述第四部分内的图形与第三部分内图形中心对称；所述第三版图包括第五部分和第六部分，所述覆盖图形位于第五部分内，所述第六部分内图形与第五部分内图形中心对称。
本发明还提供一种采用SRAM存储器的版图形成存储器的方法，包括：提供SRAM存储器的版图，所述版图包括：第一版图，所述第一版图包括相邻的第一图形和第二图形，其中，第一图形包括N1个平行排列的第一鳍部图形，第二图形包括N2个平行排列的第二鳍部图形，且N2>N1，所述第一版图沿第一鳍部图形和第二鳍部图形的长度方向分为第一区域和第二区域，位于第一区域的第二鳍部图形对应于传输晶体管的鳍部，位于第二区域的第二鳍部图形对应于下拉晶体管的鳍部，位于第二区域的第一鳍部图对应于上拉晶体管的鳍部，所述传输晶体管、下拉晶体管和上拉晶体管均为鳍式场效应晶体管、第二版图，包括两条平行排列的第一栅极图形和第二栅极图形，第一栅极图形适于形成传输晶体管的栅极，第二栅极图形适于形成下拉晶体管和上拉晶体管的栅极、第三版图，包括若干覆盖图形，所述覆盖图形与待形成SRAM存储器结构对应，其中，当上拉晶体管需要的鳍部数量为n1、下拉晶体管需要的鳍部数量为n2，传输晶体管需要的鳍部数量为n3时，所述覆盖图形适于覆盖第一区域的N1个第一鳍部图形、位于第一区域的N2-n3个第二鳍部图形、位于第二区域的N2-n2个第二鳍部图形、以及位于第二区域的N1-n1个第一鳍部图形，被覆盖的第一鳍部图形和第二鳍部图形对应于需要被去除的鳍部；提供半导体衬底；采用第一版图图形，在半导体衬底上形成N1个平行排列的第一鳍部和N2个平行排列的第二鳍部，所述第一鳍部对应于第一版图内的第一鳍部图形，所述第二鳍部对应于第一版图内的第二鳍部图形，所述半导体衬底包括第三区域和第四区域，所述第三区域对应于第一版图的第一区域，所述半导体衬底的第三区域对应于第一版图的第二区域；采用第三版图形成光罩，所述光罩上的透光图形对应于所述第三版图内的覆盖图形；利用所述光罩在导体衬底上形成掩膜层，所述掩膜层暴露出第三区域的N1个第一鳍部、位于第三区域的N2-n3个第二鳍部、位于第四区域的N2-n2个第二鳍部、以及位于第四区域的N1-n1个第一鳍部；去除所述暴露的第一鳍部和第二鳍部；去除所述掩膜层，采用第二版图形成横跨所述第一鳍部、第二鳍部的第一栅极结构和第二栅极结构，所述第一栅极结构位于半导体衬底的第三区域，所述第二栅极结构位于半导体衬底的第四区域，所述第一栅极对应于第二版图的第一栅极图形，第二栅极对应于第二版图的第二栅极图形。
可选的，第一鳍部图形的数量N1等于上拉晶体管需要的鳍部数量为n1。
可选的，第一鳍部图形数量N1为第二鳍部图形数量N2的3倍。
可选的，第一鳍部图形数量为1，第二鳍部图形数量为3。
可选的，下拉晶体管需要的鳍部数量n2范围为1～3，上拉晶体管需要的鳍部数量n1为1，传输晶体管需要的鳍部数量n3范围为1～3。
可选的，下拉晶体管需要的鳍部数量n2大于或等于传输晶体管需要的鳍部数量n3，传输晶体管需要的鳍部数量n3大于或第于上拉晶体管需要的鳍部数量n1。
可选的，所述第三版图内的覆盖图形适于覆盖远离第一鳍部图形一侧的第二鳍部图形。
可选的，当所述覆盖图形覆盖第二鳍部图形时，所述覆盖图形沿第二鳍部图形长度方向的边缘与未被覆盖的第二鳍部图形之间的距离为相邻第二鳍部图形之间的间距的1/4～3/4。
可选的，所述第一版图包括相邻的第一部分和第二部分，所述第一图形、第二图形位于第一部分内，所述第二部分内图形与第一部分内图形中心对称；所述第二版图包括相邻的第三部分和第四部分，所述第一栅极图形和第二栅极图形位于第三部分内，所述第四部分内的图形与第三部分内图形中心对称；所述第三版图包括第五部分和第六部分，所述覆盖图形位于第五部分内，所述第六部分内图形与第五部分内图形中心对称。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的上述实施例中，不同结构的SRAM存储器的版图中，第一版图和第二版图都不发生变化，只有第三版图根据待形成的SRAM存储器结构发生变化。通过第三版图内的覆盖图形限定第一版图中的第一鳍部图形和第二鳍部图形中所对应的需要被去除的鳍部，而第一版图和第二版图的图形则不需要发生改变，从而所述SRAM存储器的版图中，第一版图和第二版图可以在形成不同结构的SRAM存储器的过程中共享，从而可以减少形成SRAM存储器过程中的占用的光罩面积，降低SRAM存储器的研发成本。
在采用上述SRAM存储器版图形成SRAM存储器的过程中，对于不同结构的SRAM存储器，在半导体衬底上形成的鳍部图形都是相同的，仅需要根据第三版图的图形采用具有不同图形的光罩去除半导体衬底上已经形成的部分鳍部，从而可以节约形成SRAM存储器的成本。
附图说明
图1至图3是现有技术的SRAM存储器的版图示意图；
图4至图8是本发明的实施例的SRAM存储器的版图示意图。
具体实施方式
如现有技术中所述，现有技术针对不同结构的SRAM存储器需要单独设计版图及其他外围电路，研发成本较高。
请参考图1～图3，分别为现有三种不同SRAM存储器的示意图。
请参考图1，为上拉晶体管、下拉晶体管和传输晶体管的鳍部数量均为1时的版图。
其中上拉晶体管12、下拉晶体管11以及传输晶体管10均只包括一个鳍部40。其中栅极图形50横跨鳍部40。整个SRAM存储器单元包括四个平行排列的鳍部40。
请参考图2，为上拉晶体管22包括一个鳍部40、下拉晶体管21和传输晶体管20各包括两个鳍部40的SRAM存储器单元。
整个SRAM存储器单元一共包含6个鳍部40。
请参考图3，为上拉晶体管32包括一个鳍部40、下拉晶体管31和传输晶体管30各包括三个鳍部40的SRAM存储器单元。
整个SRAM存储器单元一共包含8个鳍部40。
从图1至图3可以看出，不同的SRAM存储器的结构不同，导致SRAM存储器单元的面积也不同，需要对不同的SRAM存储器进行单独设计和制作，需要耗费较高的研发成本。
本发明的实施例中，所述SRAM存储器的版图中，包括第一版图、第二版图和第三版图，所述第三版图与待形成的SRAM存储器的结构对应，在不需要改变第一版图和第三版图的情况下，仅通过不同的第三版图图形，就可以形成不同结构的SRAM存储器结构，并且，不同的SRAM存储器可以使用相同的外围电路，从而可以节约研发成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
具体的，本发明的SRAM存储器的版图，包括：第一版图，所述第一版图包括相邻的第一图形和第二图形，其中，第一图形包括N1个平行排列的第一鳍部图形，第二图形包括N2个平行排列的第二鳍部图形，且N2>N1，所述第一版图沿第一鳍部图形和第二鳍部图形的长度方向分为第一区域和第二区域，位于第一区域的第二鳍部图形对应于传输晶体管的鳍部，位于第二区域的第二鳍部图形对应于下拉晶体管的鳍部，位于第二区域的第一鳍部图对应于上拉晶体管的鳍部，所述传输晶体管、下拉晶体管和上拉晶体管均为鳍式场效应晶体管；第二版图，包括两条平行排列的第一栅极图形和第二栅极图形，第一栅极图形适于形成传输晶体管的栅极，第二栅极图形适于形成下拉晶体管和上拉晶体管的栅极；第三版图，包括若干覆盖图形，所述覆盖图形与待形成SRAM存储器结构对应，其中，当上拉晶体管需要的鳍部数量为n1、下拉晶体管需要的鳍部数量为n2，传输晶体管需要的鳍部数量为n3时，所述覆盖图形适于覆盖第一区域的N1个第一鳍部图形、位于第一区域的N2-n3个第二鳍部图形、位于第二区域的N2-n2个第二鳍部图形、以及位于第二区域的N1-n1个第一鳍部图形，被覆盖的第一鳍部图形和第二鳍部图形对应于需要被去除的鳍部。
请参考图4，为本发明的一个实施例的SRAM存储器版图100的示意图，其中第一版图位于底层，第三版图位于第一版图上方，第二版图位于第三版图上方。
具体的，所述SRAM存储器的版图100的第一版图包括相邻的第一图形和第二图形，其中，第一图形包括N1个平行排列的第一鳍部图形111，第二图形包括N2个平行排列的第二鳍部图形112，且N2>N1，所述第一版图沿第一鳍部图形111和第二鳍部图形112的长度方向分为第一区域I和第二区域II，位于第一区域I的第二鳍部图形112对应于传输晶体管的鳍部，位于第二区域II的第二鳍部图形112对应于下拉晶体管的鳍部，位于第二区域II的第一鳍部图形111对应于上拉晶体管的鳍部，所述传输晶体管、下拉晶体管和上拉晶体管均为鳍式场效应晶体管。本实施例中，第一鳍部图形111的数量为N1＝1，第二鳍部图形112的数量N2＝3。
在本发明的其他实施例中，第一鳍部图形111数量N1与第二鳍部图形112数量N2的关系可以为N2：N1＝3。例如，所述第一鳍部图形111的数量为2，第二鳍部112图形的数量为6。目前一般的SRAM存储器中，下拉晶体管的鳍部数量与上拉晶体管的鳍部数量的比例小于或等于3，所以，当N2：N1＝3时，基本能够满足所有SRAM存储器的要求。
所述SRAM存储器的版图的第二版图位于第一版图上方，包括：包括两条平行排列的第一栅极图形131和第二栅极图形132，第一栅极图形131适于形成传输晶体管的栅极，第二栅极图形132适于形成下拉晶体管和上拉晶体管的栅极。当所述第二版图与第一版图重叠时，所述第一栅极图形131和第二栅极图形132的长度方向与第一鳍部图形111、第二鳍部图形112的长度方向垂直，第一栅极图形131横跨位于第一区域I的部分第一鳍部图形111和部分第二鳍部图形112，第一栅极图形132横跨位于第二区域II的部分第一鳍部图形111和部分第二鳍部图形112。所述第二版图内的第一栅极图形131和第二栅极图形132对应于实际形成SRAM存储器过程中形成的栅极图形。
所述第三版图位于第一版图和第二版图之间，包括覆盖图形120，所述覆盖图形120与待形成SRAM存储器结构对应。本实施例中，待形成的SRAM存储器中，上拉晶体管需要的鳍部数量为n1＝1、下拉晶体管需要的鳍部数量为n2＝3，传输晶体管需要的鳍部数量为n3＝3。在图4所示的第一版图、第二版图和第三版图的重叠图形中，所述覆盖图形120覆盖第一区域的N1个第一鳍部图形、位于第一区域的N2-n3个第二鳍部图形、位于第二区域的N2-n2个第二鳍部图形、以及位于第二区域的N1-n1个第一鳍部图形，被覆盖的第一鳍部图形和第二鳍部图形对应于需要被去除的鳍部。
本实施例中，N1＝1，N2＝3，n1＝1,n2＝3,n3＝3，所以，所述覆盖图形120覆盖第一区域的1个第一鳍部图形111、位于第一区域的0个第二鳍部图形112、位于第二区域的0个第二鳍部图形112、以及位于第二区域的0个第一鳍部图形111。所以，所述第三版图内的覆盖图形120仅覆盖位于第一区域的1个第一鳍部图形111。
本实施例中，在所述重叠图形中，仅覆盖第一区域I的位于部分第一栅极图形131下方以及位于所述第一栅极图形131的远离第二区域II一侧的第一鳍部图形111。所述第一区域I内剩余的部分第一鳍部图形111部分位于第一栅极图形131下方，这样在实际形成SRAM存储器的过程中，可以避免对第二区域II内的第一鳍部图形111与第一栅极图形131构成的上拉晶体管图形141对应的上拉晶体管的性能造成影响。本实施例中，第一栅极图形131下方未被覆盖图形120覆盖的部分第一鳍部图形111的长度为第一栅极图形131宽度的1/2。
所述第一栅极图形131与第一区域I内的部分第二鳍部图形112构成传输晶体管图形143(虚线框内部分)，第二栅极图形132与第二区域II内的部分第二鳍部图形112构成下拉晶体管图形142(虚线框内部分)，第二栅极图形132与第二区域II内的部分第一鳍部图形111构成上拉晶体管图形141(虚线框内部分)。所述传输晶体管图形143、下拉晶体管图形142和上拉晶体管图形141分别对应与实际的SRAM存储结构中的传输晶体管、下拉晶体管和上拉晶体管。
本实施例中，所述SRAM存储器版图包括相邻的第一部分101和第二部分102，所述第一鳍部图形111、第二鳍部图形112位于第一部分101内，所述第二部分102内图形与第一部分101内图形中心对称；所述第二版图包括相邻的第三部分和第四部分，所述第一栅极图形131和第二栅极图形132位于第三部分内，所述第四部分内的图形与第三部分内图形中心对称；所述第三版图包括第五部分和第六部分，所述覆盖图形120位于第五部分内，所述第六部分内图形与第五部分内图形中心对称。图4中的重叠图形中，第一部分101、第三部分和第五部分重叠，第二部分102、第四部分和第六部分重叠。
在本发明的其他实施例中，所述SRAM存储器中的下拉晶体管需要的鳍部数量n2可以为1～3，上拉晶体管需要的鳍部数量n1可以为1，传输晶体管需要的鳍部数量n3可以为1～3。
在本发明的一个实施例中，还提供一种SRAM存储器的版图，其中，所述SRAM存储器的下拉晶体管需要的鳍部数量n2＝2，上拉晶体管需要的鳍部数量n1＝1，传输晶体管需要的鳍部数量n3＝2。
请参考图5，所述SRAM存储器版图200的第一版图、第二版图和第三版图的重叠示意图。
第一版图包括第一鳍部图形211、第二鳍部图形212，所述第一鳍部图形211的数量N1＝1，第二鳍部图形212的数量N2＝3。
第三版图包括第一栅极图形231、位于第二区域II第二栅极图形232。
第二版图位于第一版图和第二版图之间，包括覆盖图形221和覆盖图形222，所述覆盖图形221覆盖第一区域I内的N1个第一鳍部图形211，覆盖图形222则覆盖第一区域I的N2-n3个第二鳍部图形212、覆盖位于第二区域II的N2-n2个第二鳍部图形212、覆盖位于第二区域II的N1-n1个第一鳍部图形211。具体的，本实施例中，N2-n3＝1，N2-n2＝1，N1-n1＝0，所以，所述覆盖图形221覆盖第一区域I内的1个第一鳍部图形211，所述覆盖图形222覆盖第一区域I的1个第二鳍部图形212、位于第二区域II的1个第二鳍部图形212。本实施例中，所述覆盖图形222覆盖同时位于第一区域I和第二区域II的整个第二鳍部图形212。本实施例中，所述覆盖图形222覆盖靠近存储单元200外侧的第二鳍部212，这样可以形成的覆盖图形222的面积较大，在实际的光刻工艺中，进行光刻的工艺窗口较大，避免对相邻的第二鳍部图形212对应的鳍部造成损伤。并且，在存在多个存储单元的情况下，相邻的存储单元的第二版图中的覆盖图形222可以形成连续的图形。在本发明的其他实施例中，所述覆盖图形222也可以覆盖其他位置处的第二鳍部图形212。所述被覆盖的第二鳍部图形212和部分第一鳍部图形211，对应于实际工艺中需要被去除的鳍部。
本实施例中，所述第一栅极图形231和第一区域I未被覆盖的两个第二鳍部212构成传输晶体管图形243，第二栅极图形232和第二区域II内未被覆盖的两个第二鳍部图形212构成下拉晶体管图形242，第二栅极图形232和第二区域II内未被覆盖的第一鳍部图形211构成上拉晶体管图形241。
在本发明的其他实施例中，所述第一鳍部图形211的数量也可以是两个，则上述结构的SRAM存储器的版图中，所述第二版图内的覆盖图形还需要覆盖一个第一鳍部图形211，使得所述上拉晶体管图形241中，只包括一个第一鳍部图形211。
所述第一版图包括第一部分201和第二部分202，所述第一鳍部图形211和第二鳍部图形212位于第一部分201内，所述第二部分202内图形与第一部分201内图形中心对称；所述第二版图包括相邻的第三部分和第四部分，所述第一栅极图形231和第二栅极图形232位于第三部分内，所述第四部分内的图形与第三部分内图形中心对称；所述第三版图包括第五部分和第六部分，所述覆盖图形221和覆盖图形222位于第五部分内，所述第六部分内图形与第五部分内图形中心对称。图5所示的重叠图形中，第一部分201、第三部分和第五部分重叠，第二部分202、第四部分和第六部分重叠。
请参考图6，为本发明的另一实施例的SRAM存储器版图300的第一版图、第二版图和第三版图的重叠示意图。
所述SRAM存储器的下拉晶体管需要的鳍部数量n2＝1，上拉晶体管需要的鳍部数量n1＝1，传输晶体管需要的鳍部数量n3＝1。
具体的，所述SRAM存储器版图300的第一版图包括第一鳍部图形311、第二鳍部图形312，所述第一鳍部图形311的数量N1＝1，第二鳍部图形312的数量N2＝3。沿鳍部图形长度方向包括第一区域I和第二区域II。
所述第二版图位于第一版图上方，包括位于第一区域I的第一栅极图形331、位于第二区域II的第二栅极图形332。
所述第三版图位于所述第一版图与第二版图之间，所述第三版图包括覆盖图形321和覆盖图形322，所述覆盖图形321覆盖第一区域I的N1个第一鳍部图形311。而覆盖图形322则覆盖第一区域I的N2-n3个第二鳍部图形312、覆盖位于第二区域II的N2-n2个第二鳍部图形312、覆盖位于第二区域II的N1-n1个第一鳍部图形311。具体的，本实施例中，N2-n3＝2，N2-n2＝2，N1-n1＝0，所以，所述覆盖图形321覆盖第一区域I的1个第一鳍部图形311，所述覆盖图形322覆盖第一区域I的2个第二鳍部图形312、覆盖位于第二区域II的2个第二鳍部图形312。本实施例中，所述第一栅极图形331和第一区域I未被覆盖的1个第二鳍部图形312构成传输晶体管图形343，第二栅极图形332和第二区域II内未被覆盖的两个第二鳍部图形312构成下拉晶体管图形342，第二栅极图形332和第二区域II内未被覆盖的第一鳍部图形311构成上拉晶体管图形341。
所述SRAM存储器版图300包括相邻的第一部分301和第二部分302，所述第一鳍部图形311、第二鳍部图形312位于第一部分301内，所述第二部分302内图形与第一部分301内图形中心对称；所述第二版图包括相邻的第三部分和第四部分，所述第一栅极图形331和第二栅极图形332位于第三部分内，所述第四部分内的图形与第三部分内图形中心对称；所述第三版图包括第五部分和第六部分，所述覆盖图形321和覆盖图形322位于第五部分内，所述第六部分内图形与第五部分内图形中心对称。图6所示的重叠图形中，第一部分301、第三部分和第五部分重叠，第二部分302、第四部分和第六部分重叠。
研究发现，在SRAM存储器中，下拉晶体管需要的鳍部数量n2大于或等于传输晶体管需要的鳍部数量n3，传输晶体管需要的鳍部数量n3大于或第于上拉晶体管需要的鳍部数量n1时，所述SRAM存储器的性能较高。
请参考图7，在本发明的另一实施例中SRAM存储器版图400中第一版图、第二版图和第三版图的重叠示意图。所述SRAM存储器的下拉晶体管需要的鳍部数量n2＝2，上拉晶体管需要的鳍部数量n1＝1，传输晶体管需要的鳍部数量n3＝1。
所述第一版图包括第一鳍部图形411、第二鳍部图形412，所述第一鳍部图形411的数量N1＝1，第二鳍部图形412的数量N2＝3。所述第一版图沿鳍部图形长度方向包括第一区域I和第二区域II。
所述第二版图位于第一版图上，所述第二版图包括位于第一区域I的第一栅极图形431、位于第二区域II的第二栅极图形432。
所述第三版图位于第一版图和第二版图之间，所述第二版图包括覆盖图形421和覆盖图形422，所述覆盖图形421覆盖第一区域I的N1个第一鳍部图形411。而覆盖图形222则覆盖第一区域I内的N2-n3个第二鳍部图形412、覆盖位于第二区域II的N2-n2个第二鳍部图形412、覆盖位于第二区域II的N1-n1个第一鳍部图形411。具体的，本实施例中，N2-n3＝2，N2-n2＝1，N1-n1＝0，所以，所述覆盖图形421覆盖第一区域I的1个第一鳍部图形411，所述覆盖图形422覆盖第一区域I的2个第二鳍部图形412、覆盖位于第二区域II的1个第二鳍部图形412。本实施例中，所述覆盖图形422覆盖第一区域I和第二区域II的一个连续的第二鳍部图形412，以及另一第二鳍部图形412位于第一区域I的部分第二鳍部图形412。所以，本实施例中，部分覆盖图形422覆盖其中一个第二鳍部图形412的位于部分第一栅极图形431下方以及所述第一栅极图形431远离第二区域II一侧的部分。
本实施例中，所述第一栅极图形431和第一区域I未被覆盖的一个第二鳍部图形412构成传输晶体管图形443，第二栅极图形432和第二区域II内未被覆盖的两个第二鳍部图形412构成下拉晶体管图形442，第二栅极图形432和第二区域II内未被覆盖的第一鳍部图形411构成上拉晶体管图形441。
本实施例中，所述SRAM存储器版图400包括相邻的第一部分401和第二部分402，所述第一鳍部图形411、第二鳍部图形412位于第一部分401内，所述第二部分402内图形与第一部分401内图形中心对称；所述第二版图包括相邻的第三部分和第四部分，所述第一栅极图形431和第二栅极图形432位于第三部分内，所述第四部分内的图形与第三部分内图形中心对称；所述第三版图包括第五部分和第六部分，所述覆盖图形421和覆盖图形422位于第五部分内，所述第六部分内图形与第五部分内图形中心对称。图7所示的重叠图形中，第一部分401、第三部分和第五部分重叠，第二部分402、第四部分和第六部分重叠。
请参考图8，在本发明的另一实施例中SRAM存储器版图500的第一版图、第二版图和第三版图的重叠示意图。所述SRAM存储器的下拉晶体管需要的鳍部数量n2＝3，上拉晶体管需要的鳍部数量n1＝1，传输晶体管需要的鳍部数量n3＝2。
所述第一版图，包括第一鳍部图形511、第二鳍部图形512，所述第一鳍部图形511的数量N1＝1，第二鳍部图形512的数量N2＝3。所述第一版图沿鳍部图形长度方向包括第一区域I和第二区域II。
所述第二版图位于第一版图上方，所述第二版图包括位于第一区域I的第一栅极图形531、位于第二区域II的第二栅极图形532。
所述第三版图位于第一版图和第二版图之间，所述第二版图包括覆盖图形521和覆盖图形522，所述覆盖图形521覆盖第一区域I的N1个第一鳍部图形511，而覆盖图形522则覆盖第一区域I的N2-n3个第二鳍部图形512、覆盖位于第二区域II的N2-n2个第二鳍部图形512、覆盖位于第二区域II的N1-n1个第一鳍部图形511。具体的，本实施例中，N2-n3＝1，N2-n2＝0，N1-n1＝0，所以，覆盖图形521覆盖第一区域I的1个第一鳍部图形511，所述覆盖图形522覆盖第一区域I的1个第二鳍部图形512。本实施例中，在所述图8所示的重叠图形中，所述覆盖图形522覆盖其中一个第二鳍部图形512的位于部分第一栅极图形531下方以及所述第一栅极图形531远离第二区域II一侧的部分。所述覆盖图形522沿第二鳍部图形512长度方向的边缘与未被覆盖的第二鳍部图形512之间的距离为相邻第二鳍部图形512之间的间距的1/4～3/4，避免在实际的光刻以及刻蚀工艺中，对相邻的第二鳍部图形512对应的鳍部造成影响。
本实施例中，所述第一栅极图形531和第一区域I未被覆盖的两个第二鳍部图形512构成传输晶体管图形543，第二栅极图形532和第二区域II内未被覆盖的三个第二鳍部图形512构成下拉晶体管图形542，第二栅极图形532和第二区域II内未被覆盖的第一鳍部图形511构成上拉晶体管图形541。
本实施例中，所述SRAM存储器版图包括相邻的第一部分501和第二部分502，所述第一鳍部图形511、第二鳍部图形512位于第一部分501内，所述第二部分502内图形与第一部分501内图形中心对称；所述第二版图包括相邻的第三部分和第四部分，所述第一栅极图形531和第二栅极图形532位于第三部分内，所述第四部分内的图形与第三部分内图形中心对称；所述第三版图包括第五部分和第六部分，所述覆盖图形521和覆盖图形522位于第五部分内，所述第六部分内图形与第五部分内图形中心对称。图8所示的重叠图形中，第一部分501、第三部分和第五部分重叠，第二部分502、第四部分和第六部分重叠。
本发明的实施例还提供一种采用SRAM存储器版图形成存储器的方法。
首先，提供如图8所示的SRAM存储器版图，所述存储器版图包括第一版图、第二版图和第三版图，具体不再赘述。
然后，提供半导体衬底，采用第一版图图形，在半导体衬底上形成N1个平行排列的第一鳍部和N2个平行排列的第二鳍部，所述第一鳍部对应于第一版图内的第一鳍部图形511，所述第二鳍部对应于第一版图内的第二鳍部图形512，所述半导体衬底包括第三区域和第四区域，所述第三区域对应于第一版图的第一区域I，所述半导体衬底的第四区域对应于第一版图的第二区域。本实施例中，在半导体衬底上形成平行排列的1个第一鳍部和3个第二鳍部。
采用第三版图形成光罩，所述光罩上的透光图形对应于所述第三版图内的覆盖图形521和覆盖图形522。
利用所述光罩在导体衬底上形成掩膜层，所述掩膜层暴露出第三区域的1个第一鳍部、位于第三区域的1个第二鳍部、位于第四区域的0个第二鳍部、以及位于第四区域的0个第一鳍部。具体的，形成所述掩膜层的方法可以包括：在所述半导体衬底上形成掩膜材料层，所述掩膜材料层覆盖所述第一鳍部和第二鳍部；在所述掩膜材料层表面形成光刻胶层，所以所述光罩对所述光刻胶层进行曝光显影，形成图形化光刻胶层；然后以所述图形化光刻胶层刻蚀所述掩膜材料层，形成掩膜层。
然后，去除所述暴露的位于第三区域的第一鳍部；
然后，去除所述掩膜层，采用第二版图形成横跨所述第一鳍部、第二鳍部的第一栅极和第二栅极，所述第一栅极结构位于半导体衬底的第三区域，所述第二栅极结构位于半导体衬底的第四区域，所述第一栅极结构对应于第二版图的第一栅极图形531，第二栅极结构对应于第二版图的第二栅极图形532。形成所述第一栅极和第二栅极的方法包括：在所述半导体衬底和剩余的第一鳍部、第二鳍部表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层，然后在栅极材料层表面形成图形化掩膜层，所述图形化掩膜层的图形与所述第三版图的图形对应，以所述图形化掩膜层为掩膜，刻蚀所述栅极材料层和栅介质材料层，形成第一栅极结构和第二栅极结构。
本发明的上述实施例中，不同的SRAM存储器的版图中，第一版图和第二版图都不发生变化，只有第三版图根据待形成的SRAM存储器结构发生变化。通过第三版图内的覆盖图形限定第一版图中的第一鳍部图形和第二鳍部图形中所对应的需要被去除的鳍部，而第一版图和第二版图的图形则不需要发生改变，从而所述SRAM存储器的版图中，第一版图和第二版图可以在形成不同结构的SRAM存储器的过程中共享，减少需要占用的光罩面积，从而降低研发成本。
而对应的，在采用上述SRAM存储器版图形成SRAM存储器的过程中，对于不同结构的SRAM存储器，在半导体衬底上形成的鳍部图形都是相同的，仅需要根据第三版图的图形采用具有不同图形的光罩去除半导体衬底上已经形成的部分鳍部，从而可以节约形成SRAM存储器的成本。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种SRAM存储器，其特征在于，包括：
第一版图，所述第一版图包括相邻的第一图形和第二图形，其中，第一图形包括N1个平行排列的第一鳍部图形，第二图形包括N2个平行排列的第二鳍部图形，且N2>N1，所述第一版图沿第一鳍部图形和第二鳍部图形的长度方向分为第一区域和第二区域，位于第一区域的第二鳍部图形对应于传输晶体管的鳍部，位于第二区域的第二鳍部图形对应于下拉晶体管的鳍部，位于第二区域的第一鳍部图形对应于上拉晶体管的鳍部，所述传输晶体管、下拉晶体管和上拉晶体管均为鳍式场效应晶体管；
第二版图，包括两条平行排列的第一栅极图形和第二栅极图形，第一栅极图形适于形成传输晶体管的栅极，第二栅极图形适于形成下拉晶体管和上拉晶体管的栅极；
第三版图，包括若干覆盖图形，所述覆盖图形与待形成SRAM存储器结构对应，其中，当上拉晶体管需要的鳍部数量为n1、下拉晶体管需要的鳍部数量为n2，传输晶体管需要的鳍部数量为n3时，所述覆盖图形适于覆盖位于第一区域的N1个第一鳍部图形、位于第一区域的N2-n3个第二鳍部图形、位于第二区域的N2-n2个第二鳍部图形、以及位于第二区域的N1-n1个第一鳍部图形，被覆盖的第一鳍部图形和第二鳍部图形对应于需要被去除的鳍部。
2.根据权利要求1所述的SRAM存储器，其特征在于，第一鳍部图形的数量N1等于上拉晶体管需要的鳍部数量为n1。
3.根据权利要求1所述的SRAM存储器，其特征在于，第一鳍部图形数量N1为第二鳍部图形数量N2的3倍。
4.根据权利要求1所述的SRAM存储器，其特征在于，第一鳍部图形数量为1，第二鳍部图形数量为3。
5.根据权利要求1所述的SRAM存储器，其特征在于，下拉晶体管需要的鳍部数量n2范围为1～3，上拉晶体管需要的鳍部数量n1为1，传输晶体管需要的鳍部数量n3范围为1～3。
6.根据权利要求5所述的SRAM存储器，其特征在于，下拉晶体管需要的鳍部数量n2大于或等于传输晶体管需要的鳍部数量n3，传输晶体管需要的鳍部数量n3大于或等于上拉晶体管需要的鳍部数量n1。
7.根据权利要求1所述的SRAM存储器，其特征在于，所述第三版图内的覆盖图形适于覆盖远离第一鳍部图形一侧的第二鳍部图形。
8.根据权利要求1所述的SRAM存储器，其特征在于，当所述覆盖图形覆盖第二鳍部图形时，所述覆盖图形沿第二鳍部图形长度方向的边缘与未被覆盖的第二鳍部图形之间的距离为相邻第二鳍部图形之间的间距的1/4～3/4。
9.根据权利要求1所述的SRAM存储器，其特征在于，所述第一版图包括相邻的第一部分和第二部分，所述第一图形、第二图形位于第一部分内，所述第二部分内图形与第一部分内图形中心对称；所述第二版图包括相邻的第三部分和第四部分，所述第一栅极图形和第二栅极图形位于第三部分内，所述第四部分内的图形与第三部分内图形中心对称；所述第三版图包括第五部分和第六部分，所述覆盖图形位于第五部分内，所述第六部分内图形与第五部分内图形中心对称。
10.一种形成SRAM存储器的方法，包括：
提供SRAM存储器的版图，所述版图包括：第一版图，所述第一版图包括相邻的第一图形和第二图形，其中，第一图形包括N1个平行排列的第一鳍部图形，第二图形包括N2个平行排列的第二鳍部图形，且N2>N1，所述第一版图沿第一鳍部图形和第二鳍部图形的长度方向分为第一区域和第二区域，位于第一区域的第二鳍部图形对应于传输晶体管的鳍部，位于第二区域的第二鳍部图形对应于下拉晶体管的鳍部，位于第二区域的第一鳍部图形对应于上拉晶体管的鳍部，所述传输晶体管、下拉晶体管和上拉晶体管均为鳍式场效应晶体管、第二版图，包括两条平行排列的第一栅极图形和第二栅极图形，第一栅极图形适于形成传输晶体管的栅极，第二栅极图形适于形成下拉晶体管和上拉晶体管的栅极、第三版图，包括若干覆盖图形，所述覆盖图形与待形成SRAM存储器结构对应，其中，当上拉晶体管需要的鳍部数量为n1、下拉晶体管需要的鳍部数量为n2，传输晶体管需要的鳍部数量为n3时，所述覆盖图形适于覆盖位于第一区域的N1个第一鳍部图形、位于第一区域的N2-n3个第二鳍部图形、位于第二区域的N2-n2个第二鳍部图形、以及位于第二区域的N1-n1个第一鳍部图形，被覆盖的第一鳍部图形和第二鳍部图形对应于需要被去除的鳍部；
提供半导体衬底；
采用第一版图图形，在半导体衬底上形成N1个平行排列的第一鳍部和N2个平行排列的第二鳍部，所述第一鳍部对应于第一版图内的第一鳍部图形，所述第二鳍部对应于第一版图内的第二鳍部图形，所述半导体衬底包括第三区域和第四区域，所述第三区域对应于第一版图的第一区域，所述半导体衬底的第三区域对应于第一版图的第二区域；
采用第三版图形成光罩，所述光罩上的透光图形对应于所述第三版图内的覆盖图形；
利用所述光罩在导体衬底上形成掩膜层，所述掩膜层暴露出第三区域的N1个第一鳍部、位于第三区域的N2-n3个第二鳍部、位于第四区域的N2-n2个第二鳍部、以及位于第四区域的N1-n1个第一鳍部；
去除所述暴露的第一鳍部和第二鳍部；
去除所述掩膜层，采用第二版图形成横跨所述第一鳍部、第二鳍部的第一栅极结构和第二栅极结构，所述第一栅极结构位于半导体衬底的第三区域，所述第二栅极结构位于半导体衬底的第四区域，所述第一栅极对应于第二版图的第一栅极图形，第二栅极对应于第二版图的第二栅极图形。
11.根据权利要求10所述的形成SRAM存储器的方法，其特征在于，第一鳍部图形的数量N1等于上拉晶体管需要的鳍部数量为n1。
12.根据权利要求10所述的形成SRAM存储器的方法，其特征在于，第一鳍部图形数量N1为第二鳍部图形数量N2的3倍。
13.根据权利要求10所述的形成SRAM存储器的方法，其特征在于，第一鳍部图形数量为1，第二鳍部图形数量为3。
14.根据权利要求10所述的形成SRAM存储器的方法，其特征在于，下拉晶体管需要的鳍部数量n2范围为1～3，上拉晶体管需要的鳍部数量n1为1，传输晶体管需要的鳍部数量n3范围为1～3。
15.根据权利要求14所述的形成SRAM存储器的方法，其特征在于，下拉晶体管需要的鳍部数量n2大于或等于传输晶体管需要的鳍部数量n3，传输晶体管需要的鳍部数量n3大于或等于上拉晶体管需要的鳍部数量n1。
16.根据权利要求10所述的形成SRAM存储器的方法，其特征在于，所述第三版图内的覆盖图形适于覆盖远离第一鳍部图形一侧的第二鳍部图形。
17.根据权利要求10所述的形成SRAM存储器的方法，其特征在于，当所述覆盖图形覆盖第二鳍部图形时，所述覆盖图形沿第二鳍部图形长度方向的边缘与未被覆盖的第二鳍部图形之间的距离为相邻第二鳍部图形之间的间距的1/4～3/4。
18.根据权利要求10所述的形成SRAM存储器的方法，其特征在于，所述第一版图包括相邻的第一部分和第二部分，所述第一图形、第二图形位于第一部分内，所述第二部分内图形与第一部分内图形中心对称；所述第二版图包括相邻的第三部分和第四部分，所述第一栅极图形和第二栅极图形位于第三部分内，所述第四部分内的图形与第三部分内图形中心对称；所述第三版图包括第五部分和第六部分，所述覆盖图形位于第五部分内，所述第六部分内图形与第五部分内图形中心对称。
CN201410734696.0A 2014-12-04 2014-12-04 Sram存储器和形成sram存储器的方法 Active CN105719688B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410734696.0A CN105719688B (zh) 2014-12-04 2014-12-04 Sram存储器和形成sram存储器的方法
US14/947,196 US9679902B2 (en) 2014-12-04 2015-11-20 Layouts and fabrication methods for static random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410734696.0A CN105719688B (zh) 2014-12-04 2014-12-04 Sram存储器和形成sram存储器的方法

Publications (2)

Publication Number Publication Date
CN105719688A CN105719688A (zh) 2016-06-29
CN105719688B true CN105719688B (zh) 2019-03-29

Family

ID=56095024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410734696.0A Active CN105719688B (zh) 2014-12-04 2014-12-04 Sram存储器和形成sram存储器的方法

Country Status (2)

Country Link
US (1) US9679902B2 (zh)
CN (1) CN105719688B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102413610B1 (ko) * 2016-03-02 2022-06-24 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 반도체 장치 및 그 제조 방법
US10103172B2 (en) * 2016-09-22 2018-10-16 Samsung Electronics Co., Ltd. Method for high performance standard cell design techniques in finFET based library using local layout effects (LLE)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211855A (zh) * 2007-12-21 2008-07-02 上海宏力半导体制造有限公司 适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法
CN103928404A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 静态存储单元及其形成方法
CN104022116A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 静态存储单元及其形成方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864519B2 (en) * 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
US6924560B2 (en) * 2003-08-08 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Compact SRAM cell with FinFET
JP2005116969A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 半導体装置及びその製造方法
JP2005142289A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体記憶装置
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7465973B2 (en) * 2004-12-03 2008-12-16 International Business Machines Corporation Integrated circuit having gates and active regions forming a regular grating
US7908578B2 (en) * 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8658542B2 (en) * 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9009641B2 (en) * 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
WO2008081740A1 (ja) * 2006-12-28 2008-07-10 National Institute Of Advanced Industrial Science And Technology Ｓｒａｍセル及びｓｒａｍ装置
US7709893B2 (en) * 2007-01-31 2010-05-04 Infineon Technologies Ag Circuit layout for different performance and method
US7915681B2 (en) * 2007-06-18 2011-03-29 Infineon Technologies Ag Transistor with reduced charge carrier mobility
JP5147654B2 (ja) * 2008-11-18 2013-02-20 パナソニック株式会社 半導体装置
US7862962B2 (en) * 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US8362800B2 (en) * 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8198655B1 (en) * 2009-04-27 2012-06-12 Carnegie Mellon University Regular pattern arrays for memory and logic on a semiconductor substrate
US9362290B2 (en) * 2010-02-08 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell layout
US8621398B2 (en) * 2010-05-14 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic layout conversion for FinFET device
US8881084B2 (en) * 2010-05-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET boundary optimization
US8659072B2 (en) * 2010-09-24 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Series FinFET implementation schemes
US8367498B2 (en) * 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8769446B2 (en) * 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8597994B2 (en) * 2011-05-23 2013-12-03 GlobalFoundries, Inc. Semiconductor device and method of fabrication
US8569125B2 (en) * 2011-11-30 2013-10-29 International Business Machines Corporation FinFET with improved gate planarity
US8625334B2 (en) * 2011-12-16 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell
US8987831B2 (en) * 2012-01-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells and arrays
US8490244B1 (en) * 2012-04-16 2013-07-23 International Business Machines Corporation Methodologies for automatic 3-D device structure synthesis from circuit layouts for device simulation
US8766364B2 (en) * 2012-08-31 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor layout for stress optimization
US9576978B2 (en) * 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
US9012287B2 (en) * 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US9236300B2 (en) * 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9385048B2 (en) * 2013-09-05 2016-07-05 United Microelectronics Corp. Method of forming Fin-FET
KR102083492B1 (ko) * 2013-09-26 2020-03-02 삼성전자 주식회사 ＦｉｎＦＥＴ 소자를 위한 더미 셀 어레이 및 이를 포함한 반도체 집적 회로
KR102046986B1 (ko) * 2013-09-27 2019-11-20 삼성전자 주식회사 더미 셀 어레이를 포함하는 반도체 소자
US9257439B2 (en) * 2014-02-27 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET SRAM
US9184169B2 (en) * 2014-04-10 2015-11-10 Globalfoundries Inc. Methods of forming FinFET devices in different regions of an integrated circuit product

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211855A (zh) * 2007-12-21 2008-07-02 上海宏力半导体制造有限公司 适用于有源区只读存储器的浅掺杂漏极版图逻辑运算方法
CN103928404A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 静态存储单元及其形成方法
CN104022116A (zh) * 2013-02-28 2014-09-03 中芯国际集成电路制造(上海)有限公司 静态存储单元及其形成方法

Also Published As

Publication number Publication date
US20160163716A1 (en) 2016-06-09
CN105719688A (zh) 2016-06-29
US9679902B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
TWI606484B (zh) 使用硬罩幕層形成半導體元件的方法
TWI552314B (zh) 積體電路佈局及半導體裝置
US9583398B2 (en) Integrated circuit having FinFETS with different fin profiles
CN105321556B (zh) 双端口静态随机存取存储器单元
KR101357921B1 (ko) 메모리 셀
US8947902B2 (en) Semiconductor memory and method of making the same
KR102262834B1 (ko) 반도체 장치 및 그 제조 방법
CN103151071B (zh) 用于finfet单元的方法和装置
TWI528530B (zh) 使用擴散接觸結構基於交叉耦合的設計
CN108257960B (zh) 静态随机存取存储元件
DE112015006946T5 (de) Wrap-around-source/drain-verfahren zur herstellung von kontakten für rückseitenmetalle
WO2021035973A1 (zh) 阵列基板及其制备方法
CN105719688B (zh) Sram存储器和形成sram存储器的方法
CN107924945A (zh) 在两侧上具有金属的功率门
CN105895698A (zh) 包括具有裙部区域的栅极结构的半导体器件
CN107346770A (zh) 静态随机存取存储器的布局图案
CN103928404B (zh) 静态存储单元及其形成方法
US8921179B2 (en) Edge and strap cell design for SRAM array
CN106328188A (zh) 八晶体管静态随机存取存储器的布局图案与形成方法
US9627389B1 (en) Methods to form merged spacers for use in fin generation in IC devices
US9406575B2 (en) Pixel array substrate and display panel
US20160322388A1 (en) Array substrate, its manufacturing method and display device
CN104576536B (zh) 一种半导体器件及其制造方法和电子装置
CN105845680B (zh) 一种半导体器件及其制造方法和电子装置
US20170133063A1 (en) Memory device with reduced-resistance interconnect

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant