KR100431818B1 - 반도체소자의 자기정렬적인 콘택 형성방법 - Google Patents

반도체소자의 자기정렬적인 콘택 형성방법 Download PDF

Info

Publication number
KR100431818B1
KR100431818B1 KR10-1999-0048292A KR19990048292A KR100431818B1 KR 100431818 B1 KR100431818 B1 KR 100431818B1 KR 19990048292 A KR19990048292 A KR 19990048292A KR 100431818 B1 KR100431818 B1 KR 100431818B1
Authority
KR
South Korea
Prior art keywords
forming
amorphous carbon
contact
film
carbon film
Prior art date
Application number
KR10-1999-0048292A
Other languages
English (en)
Other versions
KR20010045127A (ko
Inventor
김진웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0048292A priority Critical patent/KR100431818B1/ko
Publication of KR20010045127A publication Critical patent/KR20010045127A/ko
Application granted granted Critical
Publication of KR100431818B1 publication Critical patent/KR100431818B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

본 발명은 반도체소자의 자기정렬적인 콘택 형성방법에 관한 것으로, 반도체기판 상부에 게이트전극을 형성하고 전체표면상부에 비정질 카본막과 플라즈마 화학기상증착 ( Plasma Enhanced Chemical Vapor Deposition, 이하에서 PECVD 라 함 ) 산화막을 적층한 다음, 그 상부에 콘택마스크를 이용하여 감광막패턴을 형성하고 상기 감광막패턴을 마스크로 하며 상기 비정질 카본막을 식각장벽으로 하여 상기 PECVD 산화막을 제1플라즈마 식각한 다음, 상기 감광막패턴을 마스크로 하여 상기 비정질 카본막을 제2플라즈마 식각함으로써 콘택홀을 형성하는 동시에 상기 PECVD 산화막 하부로 언더컷을 형성하거 상기 감광막패턴의 제거후 상기 콘택홀과 언더컷을 매립하는 폴리실리콘을 형성한 다음, 상기 PECVD 산화막과 비정질 카본막을 제거하여 콘택패드를 형성하고 상기 감광막패턴을 마스크로 하고 상기 PECVD 산화막을 식각장벽으로 하여 상기 비정질 카본막을 제2플라즈마 식각함으로써 콘택홀을 형성하는 동시에 상기 PECVD 산화막 하부로 언더컷을 형성한 후 상기 콘택홀과 언더컷을 매립하는 폴리실리콘을 형성한 다음, 상기 PECVD 산화막과 비정질 카본막을 제거하여 콘택패드를 형성하고 후속 콘택공정을 실시함으로써 콘택식각공정시 오정렬 마진을 확보할 수 있어 반도체소자의 고집적화에 따른 반도체소자의 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 자기정렬적인 콘택 형성방법{Forming method for self aligned contact of semiconductor device}
본 발명은 반도체소자의 자기정렬적인 콘택 형성방법에 관한 것으로, 특히 비정질 카본막 ( amorphose carbon layer ) 을 식각장벽층으로 하고 PECVD 산화막과 비정질 카본막과의 식각선택비 차이를 이용하여 콘택공정시 오정렬마진을 증가시킴으로써 공정을 용이하게 하여 반도체소자의 생산성을 향상시킬 수 있는 기술에 관한 것이다.
일반적으로, 메모리 소자에서 중요한 특성인 리프레쉬 타임 ( refresh time ) 은 주로 저장전극 노드와 트랜지스터의 드레인을 연결하는 저장전극 콘택공정시 상기 드레인이 손상되어 발생되는 누설전류에 의하여 결정된다.
현재 사용되고 있는 노광기술로는 16 M DRAM 까지 콘택홀을 형성할 때 콘택홀 측벽의 도전층과 절연불량이 발생하지 않고 소자를 형성할 수 있으나, 소자가 고집적화됨에 따라 단위셀의 크기가 축소되고, 그에 따라서 콘택홀과 도전층의 간격이 좁아지게 된다.
상기와 같이 좁아진 콘택홀을 형성하기 위하여 콘택의 크기를 축소시켜야 하고, 이를 위하여 노광방식을 바꾸거나, 마스크를 바꾸어서 어느 정도는 해결할 수 있었다. 또한, 자기정렬적인 콘택 ( self-aligned contact, 이하에서 SAC 라 함 ) 으로 이를 해결하기도 하였다.
한편, SAC 공정중 가장 각광받는 것으로 산화막 식각공정시 식각장벽으로 질화막을 사용하는 자기정렬적인 콘택 ( nitride barrier SAC, 이하에서 NBSAC 이라 함 ) 공정을 사용한다.
그리고, 상기 NBSAC 공정은 크게 산화막 식각공정과 질화막 식각공정으로 대별된다.
이중에서 산화막 식각 공정은, 질화막에 대하여 높은 식각 선택비를 얻기 위하여 폴리머 유발 가스인 C3F8이나 C4F8가스를 다량 사용한다. 상기 C3F8이나 C4F8가스는 많은 폴리머를 유발하여 질화막에 대한 식각 선택비는 확보할 수 있으나 콘택홀 내에서 산화막이 완전히 제거되지 않는 식각 멈춘 문제가 발생한다.
여기서, 질화막에 대한 선택비와 식각 멈춤은, 서로 상반된 현상으로 프로세스 윈도우 ( process window ) 를 좁게 하고 재현성을 악화시키는 요인이 된다.
상기 플로세스 윈도우를 확장하기 위해서는 폴리머 발생이 적은 조건을 사용하며, 이 경우 질화막의 두께를 증가하여야 한다. 그러나, 질화막의 두께를 증가시킬 경우 콘택면적의 감소를 초래하기 때문에 이를 보완하기 위해서 질화막을 등방성 식각하여야 한다.
이외에 질화막 식각은, 질화막 아래의 산화막이 전기적 절연막으로 사용되기 때문에 산화막의 손상이 가능한 적어야 하며, 산화막에 대하여 높은 식각 선택비 차이가 필요하며, 주변회로 지역에 산화막 식각시 반도체기판이 노출되는 부분이 있어 상기 반도체기판의 식각을 최소화하는 조건을 필요로 한다.
그러나, 기존의 질화막 식각 장비의 하나인 이온 인듀스드 식각장비 ( ion induced etcher ) 는 등방성 식각과 산화막에 대하여 높은 식각 선택비를 얻을 수 없다.
그리고, 최근에 각광을 받고 있는 래디칼 식각장비 ( radical etcher ) 는 NF3, CF4, SF6등의 가스를 사용하고 있어 등방성 식각과 산화막에 대하여 높은 식각 선택비를 확보할 수 있으나 반도체기판인 실리콘에 대하여 높은 식각 선택비 확보는 불가능하다.
왜냐하면, 식각에 가장 큰 영향을 미치는 요인은 에천트 ( etchants ) 이지만 NF3, CF4, SF6 등과 같이 주 에천트가 불소 ( fluorine ) 계열인 경우에 있어서, 상기 래디칼 식각장비는, 산화막, 질화막, 실리콘 모두 식각이 가능하기 때문에 박막의 결합력이 식각 속도를 결정하게 된다. 즉, 결합력이 산화막 > 질화막 > 실리콘 순서일 경우, 실리콘의 식각이 가장 빠르게 진행되기 때문에 질화막 식각공정시 실리콘에 에 대하여 높은 식각 선택비는 확보는 불가능하다.
결과적으로, 종래기술에 따른 NBSAC 공정은 고 선택비 확보 측면에서 공정을 진행하기 어렵고, 선택비를 확보한다고 해도 공정 마진을 확보하기 어려워 실제 양산 공정에 적용하기 어려운 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 비정질 카본막을 식각장벽으로 하며 상기 비정질 카본막과 PECVD 산화막과의 식각선택비 차이를 이용하여 반도체소자의 콘택공정을 용이하게 실시할 수 있도록 하여 반도체소자의 생산성을 향상시킬 수 있는 반도체소자의 자기정렬적인 콘택 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 자기정렬적인 콘택 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 도전체
15 : 마스크산화막 17 : 절연막 스페이서
19 : 비정질 카본막 21 : PECVD 산화막
23 : 감광막패턴 25 : 제1콘택홀
27 : 언더컷 29 : 콘택패드
31 : 층간절연막 33 : 제2콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 자기정렬적인 콘택 형성방법은,
반도체기판 상부에 게이트전극을 형성하는 공정과,
전체표면상부에 비정질 카본막을 형성하는 공정과,
상기 비정질 카본막 상부에 PECVD 산화막을 형성하는 공정과,
상기 PECVD 산화막 상부에 콘택마스크를 이용하여 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로 하고 상기 비정질 카본막을 식각장벽으로 하여 상기 PECVD 산화막을 제1플라즈마 식각하는 공정과,
상기 감광막패턴을 마스크로 하여 상기 비정질 카본막을 제2플라즈마 식각함으로써 콘택홀을 형성하는 동시에 상기 PECVD 산화막 하부로 언더컷을 형성하는 공정과,
상기 감광막패턴의 제거후 상기 콘택홀과 언더컷을 매립하는 폴리실리콘을 형성하고 상기 PECVD 산화막과 비정질 카본막을 제거하여 콘택패드를 형성하는 공정과,
상기 콘택패드의 콘택영역을 노출시키는 층간절연막을 형성하는 공정을 포함하는 것을 특징으로한다.
한편, 이상의 목적을 달성하기 위한 반도체소자의 자기정렬적인 콘택 형성방법의 원리는,
게이트전극이 형성된 전체표면상부에 비정질 카본막을 일정두께 형성하고 그 상부에 PECVD 산화막을 형성한 다음, 콘택마스크를 이용한 플라즈마식각공정으로 상기 PECVD 산화막 하부의 비정질 카본막을 측면식각함으로써 언더컷을 형성하고 콘택영역 및 언더컷 부분을 매립하는 콘택패드를 형성하여 콘택공정시 오정렬마진을 향상시킬 수 있도록 하는 것으로서, 상기 언더컷의 깊이를 조절하여 오정렬 마진을 조절하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하기로 한다.
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 자기정렬적인 콘택 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 게이트전극용 도전체(13)를 형성하고, 그 상부에 마스크산화막(15)을 형성한다.
그리고, 게이트전극 마스크를 이용한 사진식각공정으로 상기 마스크산화막(15)과 상기 도전체(13)을 식각하여 상기 반도체기판(11)의 활성영역 상에 도전체(13)과 마스크산화막(15)의 적층된 패턴을 형성한다.
그 다음, 상기 적층된 패턴 측벽에 절연막 스페이서(17)를 형성하여 게이트전극을 형성한다. 이때, 상기 절연막 스페이서(17)는 전체표면상부에 일정두께의 절연막을 증착하고 이를 증착된 두께 만큼 이방성식각하여 형성한다.
그리고, 전체표면상부에 일정두께의 비정질 카본막(19)을 형성한다.
그 다음, 상기 비정질 카본막(19) 상부에 PECVD 산화막(21)을 일정두께 형성한다.
이때, 상기 비정질 카본막(19)과 PECVD 산화막(21)은 식각선택비 차이를 갖는다.
그 다음, 상기 PECVD 산화막(21) 상부에 감광막패턴(23)을 형성한다. 이때, 상기 감광막패턴(23)은 반도체기판(11)의 예정된 영역을 노출시킬 수 있는 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 1a)
그리고, 상기 감광막패턴(23)을 마스크로하고 상기 비정질 카본막(19)을 식각장벽으로 하여 상기 PECVD 산화막(21)을 식각함으로써 콘택영역으로 예정된 영역 상부의 상기 비정질 카본막(21)을 노출시킨다.
이때, 상기 PECVD 산화막(21)의 식각공정은 C-F 계 가스 플라즈마를 이용하여 실시하되, C/F 비가 커서 상기 비정질 카본막(19)과 용이하게 고선택비 확보할 수 있는 C2F6, C3F8, C4F8, C5F8또는 C4F6등의 가스를 이용하여 실시한다.
또한, 식각선택비를 증가시키기 위하여 CH3F, CH2F2, C2HF5또는 C3H2F6등과 같이 수소가 함유된 C-H-F 계 가스를 첨가하여 실시할 수도 있다.
그리고, 상기한 PECVD 산화막(21)의 식각공정시 플라즈마를 안정화시키기 위하여 아르곤이나 헬륨과 같은 비활성가스를 첨가하여 실시할 수도 있다.
그리고, 상기 PECVD 산화막(21) 식각공정시 상기 감광막패턴(23)은 상기 PECVD 산화막(21)과의 식각선택비 차이에 따라 상부로 부터 일정두께 식각된다. (도 1b)
그 다음, 상기 비정질 카본막(19)을 식각하여 상기 반도체기판(11)의 예정된 영역을 노출시키는 콘택홀(25)을 형성한다.
이때, 상기 비정질 카본막(19) 식각공정은 산소가스나 질소가스를 이용한 플라즈마 식각공정으로 실시하되, 상기 PECVD 산화막(21)의 하부로 언더컷(27)이 형성되도록 등방성으로 실시한다. 여기서, 상기 플라즈마 식각공정시 조건을 조절하여 언더컷(27)의 깊이를 조절한다.
그리고, 플라즈마의 안정화를 위하여 아르곤이나 헬륨과 같은 비활성 가스를첨가하여 실시할 수도 있다.
그리고, 상기 비정질 카본막(19)의 식각공정시 상기 감광막패턴(23)이 모두 제거된다. (도 1c)
그 다음, 상기 콘택홀(25)과 언더컷(27)을 모두 매립할 수 있도록 낮은 온도에서 폴리실리콘을 형성하고, 에치백한다. 이때, 상기 폴리실리콘 대신에 낮은 온도에서 금속을 증착할 수도 있다.
그리고, 상기 PECVD 산화막(21)과 비정질 카본막(19)을 제거하여 콘택패드(29)를 형성한다.
그리고, 전체표면상부에 층간절연막(31)을 일정두께 형성하고 평탄화시킨다. 이때, 상기 평탄화식각공정은 CMP 공정이나 에치백 공정으로 실시한다.
그 다음, 상기 콘택패드(29)를 노출시키는 제2콘택홀(33)을 형성한다. 이때, 상기 제2콘택홀(33)은 상기 콘택마스크를 사진식각공정으로 형성한다.
여기서, 상기 콘택패드(29)는 상기 콘택 영역으로 예정된 영역 외측까지 형성되어 콘택 식각공정시 오정렬 마진을 향상시킨다. (도 1d)
그리고, 상기 오정렬 마진은 상기 비정질 카본막(19) 식각공정시 PECVD 산화막(21)과의 식각선택비 차이를 조절하여 언더컷(27)의 깊이를 조절함으로써 조절한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 자기정렬적인 콘택 형성방법은, 비정질 카본막을 식각장벽층으로 하며 상기 비정질 카본막과 PECVD 산화막과의 식각선택비 차이를 이용하여 콘택공정시 오정렬 마진을 확보하고, 질화막을 사용하는 대신 산화막을 사용하여 반도체기판의 응력을 감소시켜 반도체소자의 생산성을 향상시킬 수 있는 효과가 있다.

Claims (11)

  1. 반도체기판 상부에 게이트전극을 형성하는 공정과,
    전체표면상부에 비정질 카본막을 형성하는 공정과,
    상기 비정질 카본막 상부에 PECVD 산화막을 형성하는 공정과,
    상기 PECVD 산화막 상부에 콘택마스크를 이용하여 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 마스크로 하고 상기 비정질 카본막을 식각장벽으로 하여 상기 PECVD 산화막을 제1플라즈마 식각하는 공정과,
    상기 감광막패턴을 마스크로 하여 상기 비정질 카본막을 제2플라즈마 식각함으로써 콘택홀을 형성하는 동시에 상기 PECVD 산화막 하부로 언더컷을 형성하는 공정과,
    상기 감광막패턴의 제거후 상기 콘택홀과 언더컷을 매립하는 평탄화된 폴리실리콘을 형성하고 상기 PECVD 산화막과 비정질 카본막을 제거하여 콘택패드를 형성하는 공정과,
    상기 콘택패드의 콘택영역을 노출시키는 층간절연막을 형성하는 공정을 포함하는 반도체소자의 자기정렬적인 콘택 형성방법.
  2. 제 1 항에 있어서,
    상기 제1플라즈마 식각공정은 C-F 계 가스 플라즈마를 이용하여 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택방법.
  3. 제 2 항에 있어서,
    상기 제1플라즈마 식각공정은 C/F 비가 커서 상기 비정질 카본막과 용이하게 고선택비 확보할 수 있는 C2F6, C3F8, C4F8, C5F8, C4F6및 이들의 조합으로 이루어지는 군에서 선택된 임의의 한가지로 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택방법.
  4. 제 2 항에 있어서,
    상기 제1플라즈마 식각공정시 식각선택비를 증가시키기 위하여 CH3F, CH2F2, C2HF5또는 C3H2F6등과 같이 수소가 함유된 C-H-F 계 가스를 첨가하여 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택방법.
  5. 제 1 항 또는 제 2 항 중 어느 한항에 있어서,
    상기 제1플라즈마 식각공정은 플라즈마를 안정화시키기 위하여 아르곤이나 헬륨과 같은 비활성가스를 첨가하여 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택방법.
  6. 제 1 항에 있어서,
    상기 제2플라즈마 식각공정은 상기 PECVD 산화막의 하부로 언더컷이 형성되도록 등방성으로 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택방법.
  7. 제 1 항에 있어서,
    상기 제2플라즈마 식각공정은 공정조건으로 상기 언더컷의 깊이를 조절하여 오정렬마진을 확보하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택방법.
  8. 제 1 항에 있어서,
    상기 제2플라즈마 식각공정은 산소가스나 질소가스를 이용한 플라즈마 식각공정으로 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택방법.
  9. 제 1 항에 있어서,
    상기 제2플라즈마 식각공정은 플라즈마의 안정화를 위하여 아르곤이나 헬륨과 같은 비활성 가스를 첨가하여 실시하는 것을 특징으로하는 반도체소자의 자기정렬적인 콘택방법.
  10. 삭제
  11. 삭제
KR10-1999-0048292A 1999-11-03 1999-11-03 반도체소자의 자기정렬적인 콘택 형성방법 KR100431818B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0048292A KR100431818B1 (ko) 1999-11-03 1999-11-03 반도체소자의 자기정렬적인 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0048292A KR100431818B1 (ko) 1999-11-03 1999-11-03 반도체소자의 자기정렬적인 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20010045127A KR20010045127A (ko) 2001-06-05
KR100431818B1 true KR100431818B1 (ko) 2004-05-20

Family

ID=19618276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0048292A KR100431818B1 (ko) 1999-11-03 1999-11-03 반도체소자의 자기정렬적인 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100431818B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757414B1 (ko) 2006-06-26 2007-09-10 삼성전자주식회사 반도체 제조용 마스크 패턴 형성 방법

Also Published As

Publication number Publication date
KR20010045127A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
US6362073B2 (en) Method for forming semiconductor device having low parasite capacitance using air gap and self-aligned contact plug
US6716766B2 (en) Process variation resistant self aligned contact etch
KR100812603B1 (ko) 후처리에 의한 반도체소자의 콘택 형성 방법
KR100512904B1 (ko) 반도체소자의 제조방법
KR100403328B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100431818B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100497609B1 (ko) 실리콘 질화막 식각방법
KR100440076B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100275340B1 (ko) 반도체소자의콘택홀형성방법
KR100585084B1 (ko) 반도체 소자의 셀프 얼라인 콘택 식각 방법
KR100403356B1 (ko) 반도체 소자의 미세 콘택 제조 방법
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR100440079B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR19990057377A (ko) 반도체소자의 자기정렬적인 콘택방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
KR100333127B1 (ko) 반도체소자의캐패시터제조방법
KR100372770B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR20020054634A (ko) 반도체 소자의 플러그 형성 방법
KR20010063867A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR19990047250A (ko) 반도체장치의 절연막 식각방법
KR20030001178A (ko) 반도체 소자의 플러그 형성 방법
KR20050002005A (ko) 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법
KR20010063862A (ko) 반도체소자의 도전배선 형성방법
KR20010004256A (ko) 공정 마진을 확보한 반도체 소자 제조방법
KR20020049372A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee