KR20010063862A - 반도체소자의 도전배선 형성방법 - Google Patents

반도체소자의 도전배선 형성방법 Download PDF

Info

Publication number
KR20010063862A
KR20010063862A KR1019990061966A KR19990061966A KR20010063862A KR 20010063862 A KR20010063862 A KR 20010063862A KR 1019990061966 A KR1019990061966 A KR 1019990061966A KR 19990061966 A KR19990061966 A KR 19990061966A KR 20010063862 A KR20010063862 A KR 20010063862A
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
layer
dielectric layer
forming
Prior art date
Application number
KR1019990061966A
Other languages
English (en)
Inventor
김진웅
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990061966A priority Critical patent/KR20010063862A/ko
Publication of KR20010063862A publication Critical patent/KR20010063862A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Abstract

본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로,
반도체기판 상부에 도전배선 콘택홀이 구비되는 무기 저유전층으로 제1층간절연막을 형성하고 전체표면상부에 유기 저유전층으로 제2층간절연막을 평탄화시켜 형성한 다음, 상기 제2층간절연막 상부에 마스크절연막을 형성하고 상기 마스크절연막과 제2층간절연막을 식각하여 상기 도전배선이 형성될 영역의 상기 마스크절연막, 제2층간절연막을 제거하는 동시에 상기 콘택홀을 매립하는 제2층간절연막을 제거한 다음, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 평탄화된 도전층을 전체표면상부에 형성하는 공정을 도전배선을 형성함으로써 공정을 용이하게 하여 반도체소자의 수율 및 생산성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 도전배선 형성방법{A method for forming a conductive line of a semiconductor device}
본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 특히 유기 저유전층 ( organic low-k layer ) 및 무기 저유전층 ( inorganic low-k layer ) 을 층간절연막으로 이용하여 용이하게 콘택공정을 실시할 수 있도록 하는 기술에 관한 것이다.
일반적으로, 메모리 소자에서 중요한 특성인 리프레쉬 타임 ( refresh time ) 은 주로 저장전극 노드와 트랜지스터의 드레인을 연결하는 저장전극 콘택공정시 상기 드레인이 손상되어 발생되는 누설전류에 의하여 결정된다.
현재 사용되고 있는 노광기술로는 16 M DRAM 까지 콘택홀을 형성할 때 콘택홀 측벽의 도전층과 절연불량이 발생하지 않고 소자를 형성할 수 있으나, 소자가 고집적화됨에 따라 단위셀의 크기가 축소되고, 그에 따라서 콘택홀과 도전층의 간격이 좁아지게 된다.
상기와 같이 좁아진 콘택홀을 형성하기 위하여 콘택의 크기를 축소시켜야 하고, 이를 위하여 노광방식을 바꾸거나, 마스크를 바꾸어서 어느 정도는 해결할 수 있었다. 또한, 자기정렬적인 콘택 ( self-aligned contact, 이하에서 SAC 라 함 ) 으로 이를 해결하기도 하였다.
한편, SAC 공정중 가장 각광받는 것으로 산화막 식각공정시 식각장벽으로 질화막을 사용하는 자기정렬적인 콘택 ( nitride barrier SAC, 이하에서 NBSAC 이라 함 ) 공정을 사용한다.
그리고, 상기 NBSAC 공정은 크게 산화막 식각공정과 질화막 식각공정으로 대별된다.
이중에서 산화막 식각 공정은, 질화막에 대하여 높은 식각 선택비를 얻기 위하여 폴리머 유발 가스인 C3F8이나 C4F8가스를 다량 사용한다. 상기 C3F8이나 C4F8가스는 많은 폴리머를 유발하여 질화막에 대한 식각 선택비는 확보할 수 있으나 콘택홀 내에서 산화막이 완전히 제거되지 않는 식각 멈춘 문제가 발생한다.
여기서, 질화막에 대한 선택비와 식각 멈춤은, 서로 상반된 현상으로 프로세스 윈도우 ( process window ) 를 좁게 하고 재현성을 악화시키는 요인이 된다.
상기 플로세스 윈도우를 확장하기 위해서는 폴리머 발생이 적은 조건을 사용하며, 이 경우 질화막의 두께를 증가하여야 한다. 그러나, 질화막의 두께를 증가시킬 경우 콘택면적의 감소를 초래하기 때문에 이를 보완하기 위해서 질화막을 등방성 식각하여야 한다.
이외에 질화막 식각은, 질화막 아래의 산화막이 전기적 절연막으로 사용되기 때문에 산화막의 손상이 가능한 적어야 하며, 산화막에 대하여 높은 식각 선택비 차이가 필요하며, 주변회로 지역에 산화막 식각시 반도체기판이 노출되는 부분이 있어 상기 반도체기판의 식각을 최소화하는 조건을 필요로 한다.
그러나, 기존의 질화막 식각 장비의 하나인 이온 인듀스드 식각장비 ( ion induced etcher ) 는 등방성 식각과 산화막에 대하여 높은 식각 선택비를 얻을 수 없다.
그리고, 최근에 각광을 받고 있는 래디칼 식각장비 ( radical etcher ) 는 NF3, CF4, SF6등의 가스를 사용하고 있어 등방성 식각과 산화막에 대하여 높은 식각 선택비를 확보할 수 있으나 반도체기판인 실리콘에 대하여 높은 식각 선택비 확보는 불가능하다.
왜냐하면, 식각에 가장 큰 영향을 미치는 요인은 에천트 ( etchants ) 이지만 NF3, CF4, SF6등과 같이 주 에천트가 불소 ( fluorine ) 계열인 경우에 있어서, 상기 래디칼 식각장비는, 산화막, 질화막, 실리콘 모두 식각이 가능하기 때문에 박막의 결합력이 식각 속도를 결정하게 된다. 즉, 결합력이 산화막 > 질화막 > 실리콘 순서일 경우, 실리콘의 식각이 가장 빠르게 진행되기 때문에 질화막 식각공정시 실리콘에 에 대하여 높은 식각 선택비는 확보는 불가능하다.
결과적으로, 종래기술에 따른 NBSAC 공정은 고 선택비 확보 측면에서 공정을 진행하기 어렵고, 선택비를 확보한다고 해도 공정 마진을 확보하기 어려워 실제 양산 공정에 적용하기 어려운 문제점이 있다.
이러한 문제점을 해결하기 위하여 최근에는 유기 저유전층을 층간절연막 및 식각장벽층으로 사용하여 자기정렬적인 공정을 실시함으로써 RC 딜레이 특성을 향상시켰다.
도 1 은 종래기술에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도로서, 유기 저유전층을 층간절연막으로 사용하여 비트라인을 형성하는 공정을 도시한다.
먼저, 반도체기판(11) 상부에 제1층간절연막(13)을 형성한다. 이때, 상기 제1층간절연막(13)은 제1유기 저유전층으로 형성한다.
여기서, 상기 유기 저유전층(13)은 폴리머의 형태를 가지며 산화막보다 낮은 유전율을 갖는 물질로서, 반도체 제조공정을 진행할 수 있는 높은 온도에서도 견딜 수 있으며 산화막과 높은 친밀성을 가지고, 열적 안정성이 우수하다. 그리고, 그 예로는 플레어 ( flare ) 와 실크 ( silk ) 와 같은 상품명을 갖는 물질이 있으며,산화막이나 질화막보다 식각이 잘되는 식각특성을 갖는다.
그 다음, 상기 제1층간절연막(13) 상부에 제1마스크산화막(15)을 일정두께 형성한다.
그 다음, 상기 제1마스크산화막(15) 및 제1층간절연막(13)을 식각하여 상기 반도체기판(11)을 노출시키는 콘택홀(17)을 형성한다.
이때, 상기 식각공정은 비트라인 콘택마스크(도시안됨)를 이용한 사진식각공정으로 실시한 것이다.
그 다음, 상기 콘택홀(17)을 매립하는 제2유기 저유전층으로 제2층간절연막(19)을 전체표면상부에 평탄화시켜 형성한다.
그리고, 상기 제2층간절연막(19) 상부에 제2마스크산화막(21)을 형성한다.
그리고, 비트라인 마스크(도시안됨)를 이용한 사진식각공정으로 상기 제2마스크산화막(21)과 상기 제2층간절연막(19)을 식각한다.
이때, 상기 사진식각공정은 상기 제1,2마스크산화막(21,15)를 식각장벽으로 하여 실시함으로써 상기 콘택홀(17)을 매립하는 제2층간절연막(19)도 모두 식각된다. (도 1)
후속공정으로 상기 제1,2층간절연막(13,19) 사이의 공간을 도전층으로 매립하여 비트라인을 형성한다.
물론, 상기 비트라인을 형성하는 대신 다른 도전배선을 사용하는데 이용할 수도 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 유기 저유전층과 무기 저유전층을 이용하여 공정을 단순화시켜 반도체소자의 생산성 및 수율을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 도전배선 형성방법을 제공하는데 그 목적이 있다.
도 1 는 종래기술에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도.
도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 제1층간절연막
15 : 제1마스크산화막 17,37 : 콘택홀
19,39 : 제2층간절연막 21 : 제2마스크산화막
35 : 제1감광막패턴 41 : 마스크산화막
43 : 제2감광막패턴
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 도전배선 형성방법은,
반도체기판 상부에 도전배선 콘택홀이 구비되는 무기 저유전층으로 제1층간절연막을 형성하는 공정과,
전체표면상부에 유기 저유전층으로 제2층간절연막을 평탄화시켜 형성하는 공정과,
상기 제2층간절연막 상부에 마스크절연막을 형성하는 공정과,
상기 마스크절연막과 제2층간절연막을 식각하여 상기 도전배선이 형성될 영역의 상기 마스크절연막, 제2층간절연막을 제거하는 동시에 상기 콘택홀을 매립하는 제2층간절연막을 제거하는 공정과,
상기 콘택홀을 통하여 상기 반도체기판에 접속되는 평탄화된 도전층을 전체표면상부에 형성하는 공정을 포함하는 것을 특징으로한다.
한편, 이상의 목적을 달성하기 위한 반도체소자의 도전배선 형성방법의 원리는,
반도체소자의 도전배선을 형성하는데 있어서, 콘택플러그 및 도전배선을 동시에 형성할 수 있도록 자기정렬적인 듀얼 다마신 ( self aligned dual damascene, 이하에서 SADD 라 함 ) 방법을 이용하여 실시하되, 무기 저유전층 ( inorganic low-k ) 을 SAC 공정의 식각장벽층으로 형성하여 공정을 단순화시키고 무기 및 유기 유전체막의 사용으로 인한 RC 딜레이 특성을 향상시키는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하기로 한다.
도 2a 내지 도 2c 는 본 발명의 실시예에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도로서, 도전배선의 일종인 비트라인을 형성하는 공정을 예로 하여 도시한 것이다.
먼저, 반도체기판(31) 상에 활성영역을 정의하는 소자분리막(도시안됨)을 형성하고, 상기 반도체기판(31) 상부에 워드라인(도시안됨)을 형성한다.
그리고, 상기 워드라인 상부 표면을 평탄화시키는 제1층간절연막(33)을 형성한다.
이때, 상기 제1층간절연막(33)은 SiOC 층과 같은 무기 저유전층으로 형성한다.
그 다음, 상기 제1층간절연막(33) 상부에 제1감광막패턴(35)을 형성한다.
이때, 상기 제1감광막패턴(35)은 비트라인 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 2a)
그 다음, 상기 제1감광막패턴(35)을 마스크로하여 상기 제1층간절연막(33)을 식각함으로써 상기 반도체기판(31)을 노출시키는 비트라인 콘택홀(37)을 형성한다.
그리고, 상기 식각공정시 유발되는 폴리머를 일반적인 방법, 즉 ACT 처리공정으로 제거한다.
그리고, 상기 제1감광막패턴(35)을 제거한다. (도 2b)
그 다음, 상기 비트라인 콘택홀(37)을 매립하는 제2층간절연막(39)을 전체표면상부에 평탄화시켜 형성한다.
이때, 상기 제2층간절연막(39)은 유기 저유전층으로 형성한다.
여기서, 상기 유기 저유전층은 폴리머의 형태를 가지며 산화막보다 낮은 유전율을 갖는 물질로서, 반도체 제조공정을 진행할 수 있는 높은 온도에서도 견딜 수 있으며 산화막과 높은 친밀성을 가지고, 열적 안정성이 우수하다. 그리고, 그 예로는 플레어 ( flare ) 와 실크 ( silk ) 와 같은 상품명을 갖는 물질이 있으며, 산화막이나 질화막보다 식각이 잘되는 식각특성을 갖는다.
그 다음, 상기 제2층간절연막(39) 상부에 마스크산화막(41)을 일정두께 형성한다.
그리고, 상기 마스크산화막(41) 상부에 제2감광막패턴(43)을 형성한다.
이때, 상기 제2감광막패턴(43)은 비트라인 마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 2c)
그 다음, 상기 제2감광막패턴(43)을 마스크로하는 식각공정으로 상기 마스크산화막(41)을 제거한다.
이때, 상기 마스크산화막(41)의 식각공정은 유기 저유전층으로 형성되는 제2층간절연막(39)과의 식각선택비 차이를 이용하기 위하여 C-H-F 계 가스를 이용한 플라즈마 식각공정으로 실시한다.
그 다음, 상기 제2감광막패턴(43)을 마스크로하는 식각공정으로 상기 콘택홀(37)을 매립한 상기 제2층간절연막(39)을 제거하는 동시에 상기 제1층간절연막(33) 상부의 노출된 제2층간절연막(39)을 제거한다. 이로인하여, 비트라인 콘택홀 영역과 비트라인 도전배선 영역이 동시에 노출된다.
이때, 상기 제1층간절연막(33)의 식각공정은, 상기 제1층간절연막(33)과 제2층간절연막(39)의 식각선택비 차이를 이용하기 위하여 산소가스를 이용한 플라즈마식각공정으로 실시하거나, 산소가스와 질소가스를 이용한 플라즈마 식각공정으로 실시한다.
그리고, 플라즈마 식각공정의 안정성을 향상시키기 위하여 불활성 기체인 아르곤이나 헬륨 가스를 첨가하여 실시한다.
또한, 상기 제2층간절연막(39)인 유기 저유전층 하부로 언더컷이 유발되는 현상을 방지하기 위하여, S 또는 H 가 함유되는 가스를 사용하여 식각공정을 실시한다.
그리고, 상기 제2층간절연막(39)인 유기 저유전층 하부로 언더컷이 유발되는 현상을 방지하기 위하여, SO2, H2O2, H2O, NH3및 CH2등의 가스를 사용하여 식각공정을 실시하는 것이다.
그 다음, 상기 제2감광막패턴(43)을 제거한다. (도 2d)
그리고, 후속공정으로 전체표면상부에 도전층(도시안됨)을 매립하고 평탄화시키는 공정으로 도전배선인 비트라인을 형성한다.
본 발명의 다른 실시예는 본 발명을 캐패시터나 금속배선을 형성하는 공정에적용하는 것이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 도전배선 형성방법은, 제1층간절연막으로 콘택홀이 구비되는 무기 저유전층과 제2층간절연막으로 도전배선이 구비되는 유기 저유전층을 적층하고 이들의 식각선택비 차이를 이용한 SADD 공정으로 도전배선을 용이하게 형성함으로써 반도체소자의 생산성 및 수율을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (10)

  1. 반도체기판 상부에 도전배선 콘택홀이 구비되는 무기 저유전층으로 제1층간절연막을 형성하는 공정과,
    전체표면상부에 유기 저유전층으로 제2층간절연막을 평탄화시켜 형성하는 공정과,
    상기 제2층간절연막 상부에 마스크절연막을 형성하는 공정과,
    상기 마스크절연막과 제2층간절연막을 식각하여 상기 도전배선이 형성될 영역의 상기 마스크절연막, 제2층간절연막을 제거하는 동시에 상기 콘택홀을 매립하는 제2층간절연막을 제거하는 공정과,
    상기 콘택홀을 통하여 상기 반도체기판에 접속되는 평탄화된 도전층을 전체표면상부에 형성하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  2. 제 1 항에 있어서,
    상기 제1층간절연막의 식각공정후 발생되는 폴리머를 ACT 처리하여 제거하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  3. 제 1 항에 있어서,
    상기 제1층간절연막인 무기 유전체층은 SiOC 층으로 형성되는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  4. 제 1 항에 있어서,
    상기 마스크산화막의 식각공정은 상기 제2층간절연막인 유기 저유전층과의 식각선택비 차이를 확보하기 위하여 C-H-F 계 가스를 이용하여 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  5. 제 1 항에 있어서,
    상기 제2층간절연막인 유기 저유전층의 식각공정은 산소가스를 이용한 플라즈식각공정으로 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  6. 제 1 항에 있어서,
    상기 제2층간절연막인 유기 저유전층의 식각공정은 산소가스와 질소가스의 혼합가스를 이용한 플라즈식각공정으로 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  7. 제 1 항에 있어서,
    상기 제2층간절연막의 식각공정은 S 또는 H 를 함유하는 가스를 이용한 플라즈마 식각공정으로 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  8. 제 7 항에 있어서,
    상기 S 또는 H 를 함유하는 가스는, SO2, H2O2, H2O, NH3및 CH2등의 가스인 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  9. 제 8 항에 있어서,
    상기 플라즈마 식각공정의 안정성을 확보하기 위하여 아르곤이나 헬륨과 같은 불활성가스를 첨가하여 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  10. 제 1 항, 제 5 항 내지 제 7 항중 한항에 있어서,
    상기 플라즈마 식각공정은 공정의 안정성을 확보하기 위하여 아르곤이나 헬륨과 같은 불활성가스를 첨가하여 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
KR1019990061966A 1999-12-24 1999-12-24 반도체소자의 도전배선 형성방법 KR20010063862A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061966A KR20010063862A (ko) 1999-12-24 1999-12-24 반도체소자의 도전배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061966A KR20010063862A (ko) 1999-12-24 1999-12-24 반도체소자의 도전배선 형성방법

Publications (1)

Publication Number Publication Date
KR20010063862A true KR20010063862A (ko) 2001-07-09

Family

ID=19629524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061966A KR20010063862A (ko) 1999-12-24 1999-12-24 반도체소자의 도전배선 형성방법

Country Status (1)

Country Link
KR (1) KR20010063862A (ko)

Similar Documents

Publication Publication Date Title
KR20030034501A (ko) 반도체소자의 도전배선 형성방법
US6660652B2 (en) Method for fabricating semiconductor device
KR100403328B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20010063853A (ko) 반도체소자의 비트라인 형성방법
KR100275340B1 (ko) 반도체소자의콘택홀형성방법
KR100376986B1 (ko) 반도체소자의 제조방법
KR20010063862A (ko) 반도체소자의 도전배선 형성방법
KR100431818B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20000008404A (ko) 반도체 장치의 제조 방법
KR100290587B1 (ko) 반도체장치제조방법
KR100440076B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100578117B1 (ko) 반도체 장치의 배선 형성 방법
KR100386454B1 (ko) 반도체 소자의 제조 방법
KR100440079B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100275341B1 (ko) 반도체소자의콘택방법
KR100372770B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR20010063865A (ko) 반도체소자의 도전배선 형성방법
KR100322883B1 (ko) 반도체소자의 콘택 형성방법
KR100250741B1 (ko) 반도체 소자의 제조 방법
JPH11251553A (ja) 半導体メモリ装置のコンタクト形成方法及びその構造
KR20050002005A (ko) 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR19990057377A (ko) 반도체소자의 자기정렬적인 콘택방법
KR20050116665A (ko) 반도체 소자의 형성 방법
KR19980067105A (ko) 금속배선의 층간절연막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination