KR20010063865A - 반도체소자의 도전배선 형성방법 - Google Patents

반도체소자의 도전배선 형성방법 Download PDF

Info

Publication number
KR20010063865A
KR20010063865A KR1019990061969A KR19990061969A KR20010063865A KR 20010063865 A KR20010063865 A KR 20010063865A KR 1019990061969 A KR1019990061969 A KR 1019990061969A KR 19990061969 A KR19990061969 A KR 19990061969A KR 20010063865 A KR20010063865 A KR 20010063865A
Authority
KR
South Korea
Prior art keywords
insulating film
layer
mask
interlayer insulating
forming
Prior art date
Application number
KR1019990061969A
Other languages
English (en)
Inventor
김진웅
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990061969A priority Critical patent/KR20010063865A/ko
Publication of KR20010063865A publication Critical patent/KR20010063865A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로,
반도체기판 상부에 콘택홀이 구비되는 유기 저유전층으로 제1층간절연막을 형성하고 전체표면상부에 마스크절연막을 형성한 다음, 콘택마스크를 이용하여 상기 마스크절연막과 제1층간절연막을 각각 식각해 콘택홀을 형성하고 전체표면상부에 제2층간절연막인 무기 저유전층을 형성한 다음, 상기 무기 저유전층을 도전배선 마스크를 이용하여 식각하는 공정후 후속공정으로 도전층을 형성함으로써 용이하게 도전배선을 형성하여 반도체소자의 생산성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 도전배선 형성방법{A method for forming a conductive line of a semiconductor device}
본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 특히 유기 저유전층 ( organic low-k layer ) 및 무기 저유전층 ( inorganic low-k layer ) 을 층간절연막으로 이용하여 용이하게 콘택공정을 실시할 수 있도록 함으로써 후속공정으로 도전배선을 용이하게 형성하는 기술에 관한 것이다.
일반적으로, 반도체소자는 다수의 도전층이 구비되고, 상기 도전층 간의 절연특성을 향상시키기 위하여 층간절연막을 형성하였다.
이때, 상기 층간절연막은 플로우 ( flow ) 가 잘되는 절연물질, 산화막을 이용하여 형성하였다.
그러나, 반도체소자의 알.씨. 딜레이 ( RC delay ) 효과로 인하여 반도체소자의 특성이 열화되는 단점이 있다.
최근에는 RC 딜레이를 최소화시키기 위하여 층간절연막으로 유기 저유전층 ( inorganic low-k ) 을 사용하였다.
도 1 은 종래기술에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도로서, 유기 저유전층을 층간절연막으로 사용하는 자기정렬적인 듀얼 다마신 ( self aligned dual damascene, 이하에서 SADD 라 함 ) 방법으로 비트라인을 형성하는 공정을 도시한다.
먼저, 반도체기판(11) 상부에 제1층간절연막(13)을 형성한다. 이때, 상기 제1층간절연막(13)은 제1유기 저유전층으로 형성한다.
여기서, 상기 유기 저유전층(13)은 폴리머의 형태를 가지며 산화막보다 낮은 유전율을 갖는 물질로서, 반도체 제조공정을 진행할 수 있는 높은 온도에서도 견딜 수 있으며 산화막과 높은 친밀성을 가지고, 열적 안정성이 우수하다. 그리고, 그 예로는 플레어 ( flare ) 와 실크 ( silk ) 와 같은 상품명을 갖는 물질이 있으며, 산화막이나 질화막보다 식각이 잘되는 식각특성을 갖는다.
그 다음, 상기 제1층간절연막(13) 상부에 제1마스크산화막(15)을 일정두께 형성한다.
그 다음, 상기 제1마스크산화막(15) 및 제1층간절연막(13)을 식각하여 상기 반도체기판(11)을 노출시키는 콘택홀(17)을 형성한다.
이때, 상기 식각공정은 비트라인 콘택마스크(도시안됨)를 이용한 사진식각공정으로 실시한 것이다.
그 다음, 상기 콘택홀(17)을 매립하는 제2유기 저유전층으로 제2층간절연막(19)을 전체표면상부에 평탄화시켜 형성한다.
그리고, 상기 제2층간절연막(19) 상부에 제2마스크산화막(21)을 형성한다.
그리고, 비트라인 마스크(도시안됨)를 이용한 사진식각공정으로 상기 제2마스크산화막(21)과 상기 제2층간절연막(19)을 식각한다.
이때, 상기 사진식각공정은 상기 제1,2마스크산화막(21,15)를 식각장벽으로 하여 실시함으로써 상기 콘택홀(17)을 매립하는 제2층간절연막(19)도 모두 식각된다. (도 1)
후속공정으로 상기 제1,2층간절연막(13,19) 사이의 공간을 도전층으로 매립하여 비트라인을 형성한다.
물론, 상기 비트라인을 형성하는 대신 다른 도전배선을 사용하는데 이용할 수도 있다.
상기한 바와같이 종래기술에 따른 반도체소자의 도전배선 형성방법은, 종래의 일반적인 공정보다 단순화되긴 하였으나 반도체소자의 고집적화에 따른 생산성을 충족시키지 못하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, SADD 방법으로 유기 저유전층과 무기 저유전층을 이용하여 도전배선을 보다 용이하게 형성할 수 있도록 함으로써 반도체소자의 생산성 및 수율을 향상시킬 수 있는 반도체소자의 도전배선 형성방법을 제공하는데 그 목적이 있다.
도 1 는 종래기술에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도.
도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 제1층간절연막
15,35 : 마스크산화막 17,39 : 콘택홀
19,41 : 제2층간절연막 37 : 제1감광막패턴
43 : 보이드 ( void ) 45 : 제2감광막패턴
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 도전배선 형성방법은,
반도체기판 상부에 콘택홀이 구비되는 유기 저유전층으로 제1층간절연막을 형성하는 공정과,
전체표면상부에 마스크절연막을 형성하는 공정과,
콘택마스크를 이용하여 상기 마스크절연막과 제1층간절연막을 각각 식각해 콘택홀을 형성하는 공정과,
전체표면상부에 제2층간절연막인 무기 저유전층을 형성하는 공정과,
상기 무기 저유전층을 도전배선 마스크를 이용하여 식각하는 공정을 포함하는 것을 특징으로한다.
한편, 이상의 목적을 달성하기 위한 반도체소자의 도전배선 형성방법의 원리는,
반도체소자의 도전배선을 형성하는데 있어서, 콘택플러그 및 도전배선을 동시에 형성할 수 있도록 자기정렬적인 듀얼 다마신 ( self aligned dual damascene, 이하에서 SADD 라 함 ) 방법을 이용하여 실시하되, 상기 SAC 공정의 식각장벽층으로 활용함으로써 공정을 단순화시켜 SADD 공정을 용이하게 형성할 수 있도록 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하기로 한다.
도 2a 내지 도 2c 는 본 발명의 실시예에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도로서, 도전배선의 일종인 비트라인을 형성하는 공정을 예로 하여 도시한 것이다.
먼저, 반도체기판(31) 상에 활성영역을 정의하는 소자분리막(도시안됨)을 형성하고, 상기 반도체기판(31) 상부에 워드라인(도시안됨)을 형성한다.
그리고, 상기 워드라인 상부 표면을 평탄화시키는 제1층간절연막(33)을 형성한다.
이때, 상기 제1층간절연막(33)은 유기 저유전층으로 형성한다.
여기서, 상기 유기 저유전층은 폴리머의 형태를 가지며 산화막보다 낮은 유전율을 갖는 물질로서, 반도체 제조공정을 진행할 수 있는 높은 온도에서도 견딜 수 있으며 산화막과 높은 친밀성을 가지고, 열적 안정성이 우수하다. 그리고, 그 예로는 플레어 ( flare ) 와 실크 ( silk ) 와 같은 상품명을 갖는 물질이 있으며, 산화막이나 질화막보다 식각이 잘되는 식각특성을 갖는다.
그 다음, 상기 제1층간절연막(33) 상부에 마스크산화막(35)을 일정두께 형성한다.
그리고, 상기 마스크산화막(35) 상부에 제1감광막패턴(37)을 형성한다.
이때, 상기 제1감광막패턴(37)은 비트라인 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 2a)
그 다음, 상기 제1감광막패턴(37)을 마스크로하여 상기 마스크산화막(35)을 플라즈마 식각하되, 제1층간절연막(33)인 유기 저유전층과의 식각선택비 차이를 가질 수 있도록 C-H-F 계 가스를 이용하여 실시한다.
그 다음, 상기 제1감광막패턴(37)을 마스크로하여 상기 제1층간절연막(33)을 식각함으로써 상기 반도체기판(31)을 노출시키는 비트라인 콘택홀(39)을 형성한다.
여기서, 상기 제1층간절연막(33)인 유기 저유전층 하부로 언더컷이 유발되는 현상을 방지하기 위하여, SO2, H2O2, H2O, NH3및 CH2등의 가스와 같이 S 또는 H 가 함유되는 가스를 사용하여 식각공정을 실시한다.
그 다음, 상기 식각공정시 유발되는 폴리머를 일반적인 방법, 즉 ACT 처리공정으로 제거한다.
그리고, 상기 제1감광막패턴(37)을 제거한다. (도 2b)
그 다음, 상기 비트라인 콘택홀(39)을 매립하는 제2층간절연막(41)을 전체표면상부에 평탄화시켜 형성한다.
이때, 상기 제2층간절연막(41)은 SiOC 층과 같은 무기 저유전층으로 형성하되, 상기 콘택홀(39) 내측에 보이드(43)가 유발될 수 있도록 단차피복비를 나쁘게 하는 조건으로 형성한다.
그 다음, 상기 마스크산화막(41) 상부에 제2감광막패턴(45)을 형성한다.
이때, 상기 제2감광막패턴(45)은 비트라인 마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 2c)
그 다음, 상기 제2감광막패턴(45)을 마스크로하는 식각공정으로 상기 제2층간절연막(41)을 식각한다.
이때, 상기 제2층간절연막(45)인 무기 저유전층의 식각공정은, 유기 저유전층으로 형성되는 제1층간절연막(33)과의 식각선택비 차이를 이용하기 위하여, C-H-F 계 가스를 이용하여 실시한다. (도 2d)
본 발명의 다른 실시예는 본 발명을 캐패시터나 금속배선을 형성하는 공정에 적용하는 것이다.
그리고, 본 발명에 사용되는 플라즈마 식각공정은 공정의 안정성을 향상시키기 위하여 아르곤이나 헬륨과 같은 불활성기체를 첨가하여 실시할 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 도전배선 형성방법은, 콘택홀이 구비되는 유기 저유전층과 마스크산화막의 적층구조 상부에 무기 저유전층을 형성하고 각 층간의 식각선택비 차이를 이용하는 자기정렬적인 식각공정으로 도전배선을 형성함으로써 공정을 단순화시켜 반도체소자의 생산성 및 수율을 향상시킬 수 있는 효과를 제공한다.

Claims (5)

  1. 반도체기판 상부에 콘택홀이 구비되는 유기 저유전층으로 제1층간절연막을 형성하는 공정과,
    전체표면상부에 마스크절연막을 형성하는 공정과,
    콘택마스크를 이용하여 상기 마스크절연막과 제1층간절연막을 각각 식각해 콘택홀을 형성하는 공정과,
    전체표면상부에 제2층간절연막인 무기 저유전층을 형성하는 공정과,
    상기 무기 저유전층을 도전배선 마스크를 이용하여 식각하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  2. 제 1 항에 있어서,
    상기 마스크 절연막 식각공정은 상기 제1층간절연막인 유기 저유전층과의 식각선택비 차이를 가질 수 있도록 C-H-F 계 가스를 이용하여 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  3. 제 1 항에 있어서,
    상기 제1층간절연막 식각공정은 SO2, H2O2, H2O, NH3및 CH2등의 가스와 같이 S 또는 H 가 함유되는 가스를 사용하여 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  4. 제 1 항에 있어서,
    상기 제2층간절연막인 무기 유전체층은 SiOC 층으로 형성되는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  5. 제 1 항에 있어서,
    상기 제2층간절연막인 무기 유전체층의 식각공정은 제1층간절연막인 유기 저유전층과의 식각선택비 차이를 확보하기 위하여 C-H-F 계 가스를 이용하여 실시하는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
KR1019990061969A 1999-12-24 1999-12-24 반도체소자의 도전배선 형성방법 KR20010063865A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061969A KR20010063865A (ko) 1999-12-24 1999-12-24 반도체소자의 도전배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061969A KR20010063865A (ko) 1999-12-24 1999-12-24 반도체소자의 도전배선 형성방법

Publications (1)

Publication Number Publication Date
KR20010063865A true KR20010063865A (ko) 2001-07-09

Family

ID=19629527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061969A KR20010063865A (ko) 1999-12-24 1999-12-24 반도체소자의 도전배선 형성방법

Country Status (1)

Country Link
KR (1) KR20010063865A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704469B1 (ko) * 2001-12-14 2007-04-09 주식회사 하이닉스반도체 반도체 소자 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704469B1 (ko) * 2001-12-14 2007-04-09 주식회사 하이닉스반도체 반도체 소자 제조 방법

Similar Documents

Publication Publication Date Title
US7226853B2 (en) Method of forming a dual damascene structure utilizing a three layer hard mask structure
KR100494955B1 (ko) 유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법
US6984577B1 (en) Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US20050116349A1 (en) Backend metallization method and device obtained therefrom
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
KR20030006241A (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
KR20050007004A (ko) 반도체 소자의 금속배선층 형성방법
US6878637B2 (en) Method for fabricating semiconductor device capable of improving process margin of self align contact
KR100400300B1 (ko) 반도체소자의 금속배선 형성방법
KR20040101008A (ko) 반도체 장치의 제조 방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
KR20010063853A (ko) 반도체소자의 비트라인 형성방법
KR20040084983A (ko) 반도체 장치 및 그 제조 방법
KR20010063865A (ko) 반도체소자의 도전배선 형성방법
KR20000072897A (ko) 반도체 장치의 제조 방법
KR101138075B1 (ko) 이중 다마신 패턴 형성 방법
KR20010005049A (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR100600288B1 (ko) 반도체 소자의 제조 방법
KR100524928B1 (ko) 다마신 공정을 이용한 금속배선 형성방법
KR100406733B1 (ko) 반도체 소자의 제조 방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR100443515B1 (ko) 비아홀 형성 방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination