KR20030001178A - 반도체 소자의 플러그 형성 방법 - Google Patents

반도체 소자의 플러그 형성 방법 Download PDF

Info

Publication number
KR20030001178A
KR20030001178A KR1020010037572A KR20010037572A KR20030001178A KR 20030001178 A KR20030001178 A KR 20030001178A KR 1020010037572 A KR1020010037572 A KR 1020010037572A KR 20010037572 A KR20010037572 A KR 20010037572A KR 20030001178 A KR20030001178 A KR 20030001178A
Authority
KR
South Korea
Prior art keywords
forming
layer
insulating layer
storage node
plug
Prior art date
Application number
KR1020010037572A
Other languages
English (en)
Inventor
박준우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037572A priority Critical patent/KR20030001178A/ko
Publication of KR20030001178A publication Critical patent/KR20030001178A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 발명은 ECR(Electron Cyclotron Resonance) 타입의 식각 장비를 사용한 셀 플러그 형성시에 식각 공정과 세정 공정의 진행 횟수를 줄여 공정을 단순화하고 생산성을 높일 수 있도록한 반도체 소자의 플러그 형성 방법에 관한 것으로, 반도체 기판상에 도전성 라인 그리고 도전성 라인의 측면에 측벽을 형성하는 단계;전면에 스토리지 노드 콘택 형성용 절연층을 형성하고 선택적으로 패터닝하여 스토리지 노드 콘택 영역을 정의하는 단계;상기 스토리지 노드 콘택 영역을 포함하는 전면에 도우프드 폴리 실리콘층을 형성하는 단계;상기 도우프드 폴리 실리콘층을 ECR 식각 장비에서 실리콘층에만 식각율을 갖는 제 1 케미컬을 사용하여 식각하여 플러그층을 형성하고, 연속적으로 절연층에만 식각율을 갖는 제 2 케미컬을 사용하여 스토리지 노드 콘택 형성용 절연층의 단차를 제거하는 단계를 포함한다.

Description

반도체 소자의 플러그 형성 방법{Method for forming plug in semiconductor device}
본 발명은 반도체 소자의 제조에 관한 것으로, 특히 ECR(Electron Cyclotron Resonance) 타입의 식각 장비를 사용한 셀 플러그 형성시에 식각 공정과 세정 공정의 진행 횟수를 줄여 공정을 단순화하고 생산성을 높일 수 있도록한 반도체 소자의플러그 형성 방법에 관한 것이다.
ECR(Electron Cyclotron Resonance) 타입의 식각 장비는 자장속에서의 마이크로 웨이브와 전자의 공명을 이용하여 플라즈마를 발생시켜 건식 식각을 하는 장비이다.
이와 같은 ECR 식각 장비는 주로 폴리 실리콘막이나 메탈층을 식각하는데 사용한다.
DRAM 제조 공정에서는 콘택을 형성하여 전도성 물질인 폴리 필름을 채우고 이 폴리 필름을 포토 마스크 없이 에치백하는 공정에 주로 사용한다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 플러그 형성 방법을 설명하면 다음과 같다.
도 1a내지 도 1c는 종래 기술의 반도체 소자의 플러그 형성을 위한 공정 단면도이다.
먼저, 도 1a에서와 같이, 반도체 기판(도면에 도시하지 않음)의 게이트 산화막상에 게이트 폴리층(1),게이트 금속층(2),게이트 캡층(3)이 차례로 적층되는 워드 라인을 형성하고 상기 워드 라인 측면에 게이트 측벽(4)을 형성한다.
그리고 전면에 스토리지 노드 콘택 형성용 절연층(5)을 형성하고 선택적으로 패터닝하여 스토리지 노드 콘택 영역을 정의한다.
그리고 상기 스토리지 노드 콘택 영역을 포함하는 전면에 도우프드 폴리 실리콘층(6)을 형성한다.
이어, 도 1b에서와 같이, 상기 스토리지 노드 콘택 형성용 물질층인 도우프드 폴리 실리콘층(6)을 ECR 식각 장비를 사용하여 에치백하여 플러그층(6a)을 형성한후 1차 세정 공정을 진행한다.
그리고 도 1c에서와 같이, 에치백 공정으로 스토리지 노드 콘택 형성용 절연층(5)을 평탄화한후 2차 세정 공정을 진행한다.
이와 같은 플러그 형성 공정에 있어서는 플러그 형성 영역 이외의 부분에 폴리 필름이 남겨지거나, 폴리 플러그의 리세스가 너무 많아도 후속 공정에서 불량을 유발하게 된다.
따라서, 폴리 플러그와 절연층과의 단차를 최소화하는 것이 바람직하다.
종래 기술에서는 ECR 식각 장비를 사용하여 폴리 실리콘층의 에치백을 하는 경우 플러그층과 절연막의 단차가 500Å 이상 발생하게 된다.
이와 같은 단차는 후속 공정에서 불량을 유발하게 되므로 ECR이 아닌 다른 식각 장비를 사용하여 절연막의 돌출 부분을 식각한다.
이는 플러그를 형성하기 위한 식각 공정과 세정 공정이 각각 2회 실시된다는 것을 의미한다.
그러나 이와 같은 종래 기술의 반도체 소자의 플러그 형성 공정에 있어서는 다음과 같은 문제점이 있다.
플러그층을 형성하기 위한 식각 공정 그리고 세정공정후에 다시 다른 식각 장비를 사용하여 절연층의 식각 공정 및 세정 공정을 진행하므로 공정이 복잡하고 이에 따른 불량 발생 가능성이 높다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 플러그 형성 공정의 문제를 해결하기 위한 것으로, ECR(Electron Cyclotron Resonance) 타입의 식각 장비를 사용한 셀 플러그 형성시에 식각 공정과 세정 공정의 진행 횟수를 줄여 공정을 단순화하고 생산성을 높일 수 있도록한 반도체 소자의 플러그 형성 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1c는 종래 기술의 반도체 소자의 플러그 형성을 위한 공정 단면도
도 2a와 도 2b는 본 발명에 따른 반도체 소자의 플러그 형성을 위한 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21. 게이트 폴리층 22. 게이트 금속층
23. 게이트 캡층 24. 게이트 측벽
25. 스토리지 노드 콘택 형성용 절연층 26. 도우프드 폴리 실리콘층
26a. 플러그층
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 플러그 형성 방법은 반도체 기판상에 도전성 라인 그리고 도전성 라인의 측면에 측벽을 형성하는 단계;전면에 스토리지 노드 콘택 형성용 절연층을 형성하고 선택적으로 패터닝하여 스토리지 노드 콘택 영역을 정의하는 단계;상기 스토리지 노드 콘택 영역을 포함하는 전면에 도우프드 폴리 실리콘층을 형성하는 단계;상기 도우프드 폴리 실리콘층을 ECR 식각 장비에서 실리콘층에만 식각율을 갖는 제 1 케미컬을 사용하여 식각하여 플러그층을 형성하고, 연속적으로 절연층에만 식각율을 갖는 제 2 케미컬을 사용하여 스토리지 노드 콘택 형성용 절연층의 단차를 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 플러그 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a와 도 2b는 본 발명에 따른 반도체 소자의 플러그 형성을 위한 공정 단면도이다.
본 발명은 플러그를 형성하기 위한 폴리 실리콘층의 식각 공정과 절연막의식각 공정을 연속적으로 진행하여 식각 공정과 세정 공정을 1회만 진행하여 플러그층을 형성할 수 있도록 한 것이다.
먼저, 도 2a에서와 같이, 반도체 기판(도면에 도시하지 않음)의 게이트 산화막상에 게이트 폴리층(21),게이트 금속층(22),게이트 캡층(23)이 차례로 적층되는 도전성 라인 즉, 워드 라인을 형성하고 상기 워드 라인 측면에 게이트 측벽(24)을 형성한다.
그리고 전면에 스토리지 노드 콘택 형성용 절연층(25)을 형성하고 선택적으로 패터닝하여 스토리지 노드 콘택 영역을 정의한다.
여기서, 스토리지 노드 콘택 형성용 절연층(25)은 산화막을 사용한다.
그리고 상기 스토리지 노드 콘택 영역을 포함하는 전면에 도우프드 폴리 실리콘층(26)을 3800 ~ 4100Å의 두께로 형성한다.
이어, 도 2b에서와 같이, 상기 스토리지 노드 콘택 형성용 물질층인 도우프드 폴리 실리콘층(26)을 ECR 식각 장비의 에칭 챔버(Etching chamber)에서 실리콘층에만 식각율을 갖는 제 1 케미컬 즉, Cl2가스 또는 SF6가스를 사용하여 에치백하여 플러그 형성 영역 이외의 부분의 도우프드 폴리 실리콘층(26)을 모두 제거하여 플러그층(26a)을 형성한다.
이때, 플러그층(26a)과 스토리지 노드 콘택 형성용 절연층(25)의 단차(폴리 실리콘층의 리세스량)는 500Å정도가 된다.
이는 폴리 리세스가 적으면 적을수록 좋으나 언더 에치 공정의 마진을 고려하면 500Å 정도는 소자 특성에 영향을 주지 않는 범위이다.
그리고 연속적으로 절연층에만 식각율을 갖는 제 2 케미컬 즉, CF4가스 또는 CHF3가스를 사용하여 플러그층(26a)과 단차를 갖는 스토리지 노드 콘택 형성용 절연층(25)을 에치백한다.
이와 같은 스토리지 노드 콘택 형성용 절연층(25)의 에치백 공정시에 폴리 실리콘층의 손상 또는 식각은 일어나지 않는다.
이와 같은 식각 공정후에 1회의 세정 공정을 진행한다.
이와 같이 ECR 식각 장비의 에칭 챔버에서 연속적으로 폴리 실리콘층과 절연층을 식각하는 방법이외에 폴리 실리콘층을 에칭 챔버에서 식각하고 절연층을 ECR 식각 장비에 구성되는 애싱 챔버(Ashing chamber)에서 CHF3가스를 사용하여 식각하는 것도 가능하다.
이와 같은 공정은 ECR 식각 장비 이외에도 DPS(Decoupled Plasma Source) 또는 TCP(Transformer Coupled Plasma) 식각 장비를 사용하여 in-situ로 진행하는 것도 가능하다.
이와 같은 본 발명에 따른 반도체 소자의 플러그 형성 방법은 다음과 같은 효과가 있다.
플러그층 형성 공정시에 폴리 실리콘층의 식각과 절연층의 식각 공정을 in-situ로 한번에 진행하거나 동일 식각 장비의 애싱 챔버에서 연속적으로 절연층을식각하여 식각 공정 스텝을 줄이고 식각 공정후의 세정 공정 스텝 역시 줄일 수 있다. 이는 제품의 생산성을 높이는 효과가 있다.

Claims (4)

  1. 반도체 기판상에 도전성 라인 그리고 도전성 라인의 측면에 측벽을 형성하는 단계;
    전면에 스토리지 노드 콘택 형성용 절연층을 형성하고 선택적으로 패터닝하여 스토리지 노드 콘택 영역을 정의하는 단계;
    상기 스토리지 노드 콘택 영역을 포함하는 전면에 도우프드 폴리 실리콘층을 형성하는 단계;
    상기 도우프드 폴리 실리콘층을 ECR 식각 장비에서 실리콘층에만 식각율을 갖는 제 1 케미컬을 사용하여 식각하여 플러그층을 형성하고, 연속적으로 절연층에만 식각율을 갖는 제 2 케미컬을 사용하여 스토리지 노드 콘택 형성용 절연층의 단차를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 플러그 형성 방법.
  2. 제 1 항에 있어서, 도우프드 폴리 실리콘층을 ECR 장비의 에칭 챔버에서 식각하고 스토리지 노드 콘택 형성용 절연층을 ECR 장비의 애싱 챔버에서 식각하는 것을 특징으로 하는 반도체 소자의 플러그 형성 방법.
  3. 제 1 항에 있어서, 제 1 케미컬을 Cl2가스 또는 SF6가스를 사용하고, 제 2케미컬을 CF4가스 또는 CHF3가스를 사용하는 것을 특징으로 하는 반도체 소자의 플러그 형성 방법.
  4. 제 1 항에 있어서, 스토리지 노드 콘택 형성용 절연층을 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 플러그 형성 방법.
KR1020010037572A 2001-06-28 2001-06-28 반도체 소자의 플러그 형성 방법 KR20030001178A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037572A KR20030001178A (ko) 2001-06-28 2001-06-28 반도체 소자의 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037572A KR20030001178A (ko) 2001-06-28 2001-06-28 반도체 소자의 플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20030001178A true KR20030001178A (ko) 2003-01-06

Family

ID=27711853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037572A KR20030001178A (ko) 2001-06-28 2001-06-28 반도체 소자의 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20030001178A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687016B1 (ko) * 2003-06-17 2007-02-27 샤프 가부시키가이샤 비휘발성 반도체 기억장치 및 그 프로그래밍 방법과 소거방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687016B1 (ko) * 2003-06-17 2007-02-27 샤프 가부시키가이샤 비휘발성 반도체 기억장치 및 그 프로그래밍 방법과 소거방법

Similar Documents

Publication Publication Date Title
US6362073B2 (en) Method for forming semiconductor device having low parasite capacitance using air gap and self-aligned contact plug
US6716766B2 (en) Process variation resistant self aligned contact etch
KR100375218B1 (ko) 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
KR100812603B1 (ko) 후처리에 의한 반도체소자의 콘택 형성 방법
KR100585148B1 (ko) 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법
KR20080060376A (ko) 반도체 소자의 제조방법
KR100512904B1 (ko) 반도체소자의 제조방법
KR20030001178A (ko) 반도체 소자의 플러그 형성 방법
KR20030096660A (ko) 반도체소자 제조방법
KR100274355B1 (ko) 반도체소자의워드라인형성방법
KR100431818B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100440076B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100440079B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100431711B1 (ko) 반도체장치의전하저장전극형성방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
KR100390815B1 (ko) 게이트전극 형성 방법
KR100504551B1 (ko) 반도체 소자의 제조방법
KR100252901B1 (ko) 반도체소자 제조방법
KR20030059444A (ko) 반도체 소자의 제조방법
KR20010003046A (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR101063861B1 (ko) 반도체 소자의 플러그 폴리 패드 형성방법
KR0177343B1 (ko) 반도체 장치 및 그 제조 방법
KR20050116665A (ko) 반도체 소자의 형성 방법
KR20050002086A (ko) 플래쉬 메모리 소자 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid