KR100403356B1 - 반도체 소자의 미세 콘택 제조 방법 - Google Patents

반도체 소자의 미세 콘택 제조 방법 Download PDF

Info

Publication number
KR100403356B1
KR100403356B1 KR1019970044907A KR19970044907A KR100403356B1 KR 100403356 B1 KR100403356 B1 KR 100403356B1 KR 1019970044907 A KR1019970044907 A KR 1019970044907A KR 19970044907 A KR19970044907 A KR 19970044907A KR 100403356 B1 KR100403356 B1 KR 100403356B1
Authority
KR
South Korea
Prior art keywords
etching
etchant
layer
barrier layer
etch barrier
Prior art date
Application number
KR1019970044907A
Other languages
English (en)
Other versions
KR19990021371A (ko
Inventor
김정호
김진웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970044907A priority Critical patent/KR100403356B1/ko
Publication of KR19990021371A publication Critical patent/KR19990021371A/ko
Application granted granted Critical
Publication of KR100403356B1 publication Critical patent/KR100403356B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 미세 콘택 제조방법이 개시된다.
개시된 본 발명은, 측벽에 산화막 스페이서를 구비하는 전도 패턴 및 전도 패턴 사이에의 전도 영역이 형성된 반도체 기판 상에 식각 장벽막을 피복하는 단계, 상기 식각 장벽막상에 평탄화용 산화막을 증착하는 단계;상기 평탄화용 산화막과 식각 장벽막을 식각하여 콘택홀을 형성하는 단계를 포함하며, 상기 콘택홀을 형성하는 단계는, 상기 식각 장벽막과 식각 선택비가 높은 제 1 식각제로 상기 평탄화용 산화막을 이방성 식각하는 단계와, 상기 산화막 스페이서와 식각 선택비가 높은 제2 식각제에 NH3가스를 혼합하여, 상기 식각 장벽층을 등방성 식각하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 미세 콘택 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 산화막과 질화막의 식각 선택비를 이용하여 자기 정렬 미세 콘택홀을 형성하는 반도체 소자의 미세 콘택 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 셀 크기는 콘택홀과 인접한 배선과의 공정 마진과 디자인 룰에 의존한다. 따라서, 최소 크기의 셀은 지정된 디자인 룰에서 공정 마진이 0일 때 얻을 수 있다. 예를 들어, 1 기가 디램의 경우 공정 마진이 0인 셀 크기는 공정 마진이 0.05㎛인 셀 크기보다 약 40% 정도 작다. 그러나, 이와 같은 공정 마진의 감소는 리소그라피 공정의 정렬도(Alignent accuracy)로 인하여 그 한계가 있다. 디자인 룰이 0.25 ㎛ 이하인 경우 리소그라피의 정렬도는 0.05 ㎛ 정도가 요구되어, 반도체 소자의 초고집적화에 한계가 있다.
그러나, 이와 같은 문제는 자기 정렬 콘택(Self-Aligned Contact, 이하 SAC) 공정을 사용하여 해결할 수 있다. SAC 공정은 식각 대상층들의 식각 선택비의 차이를 이용하여 미세 콘택홀을 형성하는 방법으로, 특히 산화막 식각시 식각 장벽층으로 질화막을 사용하는 공정을 질화막 장벽층을 이용한 자기 정렬 콘택(Nitride Barrier SAC, 이하 NBSAC)이라 한다. NBSAC 공정은 크게 산화막 식각 공정과 질화막 식각 공정으로 나뉜다.
도 1은 종래의 NBSAC 공정을 나타내는 단면도로, 산화막 식각 공정이 진행된 상태를 나타낸다. 대략적으로 도 1을 설명하면, 반도체 기판(100) 상에 사이드월스페이서(110)와 상부에 제1 절연막(120)을 갖는 게이트 전극(130)이 형성되어 있다. 그리고, 전체 구조 상부에 질화막(140)과 제2 절연막(150)이 증착되어 있으며, 콘택홀을 형성하기 위한 공정이 일부 진행되어 접합 영역(160) 상의 제2 절연막(150)이 식각되어 있다. 그리고, 상기 제2 절연막(150) 식각 후 질화막을 제거하면 미세 콘택홀이 형성된다.
종래, 도 1과 같이 제2 절연막(150) 식각 공정 진행시 하부의 질화막(140)에대하여 높은 식각 선택비를 얻기 위하여 C3F8이나 C4F8식각 가스를 사용한다. 그러나, 이러한 식각 가스를 사용함으로써 질화막(140)에 대한 높은 식각 선택비를 확보할 수 있으나, 공정 진행 중에 많은 폴리머(Polymer)를 유발하여 콘택홀 내의 제2 절연막(150)이 완전히 제거되지 않는 문제가 발생한다. 즉, 질화막에 대해 높은 식각 선택비를 갖는 식각 조건과 폴리머로 인한 콘택홀 내의 식각 멈춤은 서로 상반된다. 따라서, 원활한 식각과 공정 허용 한계(Process Window)를 확장하기 위하여 폴리머 발생이 적은 조건을 사용하여야 되는데, 이 경우 질화막의 두께를 증가시키는 방법에 있다. 그러나, 질화막의 두께를 증가시킬 경우, 콘택홀의 하부폭이 감소되어 전기적 저항이 증가되는 문제가 있다.
상기에서 언급한 바와 같이 반도체 소자의 초고집적화를 위하여 NBSAC 공정으로 미세 콘택홀을 형성하는 경우, 하부 식각 장벽층인 질화막에 대한 산화막의 식각 선택비와 콘택홀 내의 폴리머로 인한 절연막의 식각 멈춤은 서로 상반되는 문제점이 있다. 즉, 높은 식각 선택비를 갖는 경우 폴리머 발생으로 인하여 콘택홀 내의 절연막이 완전히 제거되지 않는 문제가 있다. 반대로, 보다 낮은 식각 선택비를 갖는 경우 질화막과 그 하부의 사이드윌 스페이서가 식각되어 콘택배선과 전기적 단락을 일으키는 문제점이 있다.
따라서, 본 발명은 반도체 소자의 초고집적화를 위하여 NBSAC 공정으로 미세 콘택홀을 형성하는 경우, 절연막의 두께를 줄이고 식각 장벽층인 질화막의 두께를상대적으로 증가시켜 폴리머 발생을 최소화한다. 그런 다음, 사이드월 스페이서 및 반도체 기판에 대한 높은 식각 선택비를 갖는 식각제(Etchant)로 식각 장벽층인 질화막을 등방성 식각하여 콘택홀의 하부폭을 확보함으로써 공정 허용 한계의 확장과 공정 재현성이 가능한 반도체 소자의 미세 콘택을 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 NBSAC 공정을 나타내는 단면도로, 산화막 식각 공정이 진행된 상태를 나타내는 단면도.
도 2A 및 도 2E는 본 발명의 실시예에 따른 NBSAC 공정으로 반도체 소자의 미세 콘택을 형성 과정을 나타내는 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200: 반도체 기판 110, 250: 스페이서
120, 150, 220, 270: 절연막 130: 게이트 전극
140, 260: 질화막 210: 폴리실리콘막
230, 280: 마스크 패턴 240:접합 영역
상기 목적을 달성하기 위하여, 본 발명은, 측벽에 산화막 스페이서를 구비하는 전도 패턴 및 전도 패턴 사이에의 전도 영역이 형성된 반도체 기판 상에 식각 장벽막을 피복하는 단계; 상기 식각 장벽막상에 평탄화용 산화막을 증착하는 단계; 상기 평탄화용 산화막과 식각 장벽막을 식각하여 콘택홀을 형성하는 단계를 포함하며, 상기 콘택홀을 형성하는 단계는, 상기 식각 장벽막과 식각 선택비가 높은 제 1 식각제로 상기 평탄화용 산화막을 이방성 식각하는 단계와, 상기 산화막 스페이서와 식각 선택비가 높은 제2 식각제에 NH3가스를 혼합하여, 상기 식각 장벽층을 등방성 식각하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 반도체 소자의 초고집적화를 위하여 NBSAC 공정으로 미세 콘택홀을 형성하는 경우, 래디칼 식각 방식으로 NH3가스가 혼합된 식각제를 이용하여 질화막을 등방성 식각하면 콘택홀의 하부폭을 임의로 조절할 수 있으므로, 실리콘 질화막의 두께를 증가시키고 절연막의 두께를 감소시킴으로써 폴리머 발생을 줄여 충분한 공정 허용 한계를 확보할 수 있고 공정이 재현 가능하다.
[실시예]
이하, 첨부된 도면을 참조로하여 본 발명의 실시예를 설명한다.
도 2A 및 도 2E는 본 발명의 실시예에 따른 NBSAC 공정으로 반도체 소자의 미세 콘택을 형성 과정을 나타내는 공정 단면도로, 서로 인접한 게이트 전극 사이에 미세 콘택을 형성하기 위한 방법을 나타낸다. 먼저 도 2A와 같이 반도체 기판(200)의 활성 영역 상에 게이트 산화막(도시하지 않음), 폴리실리콘막(210)및 제1산화막(220)을 증착한다. 이 산화막은 상부층과와 층간 절연을 위하여 증착한다. 그런 다음, 게이트 전극을 형성하기 위하여 상기 산화막 상에 리소그라피 공정으로 제1 마스크 패턴(230)을 형성하고 식각한다. 이어서, 전체 구조 상에 불순물을 이온 주입을하여 접합 영역(240)을 형성한다. 계속해서, 전체 구조상에 제2 산화막을 증착한 다음 전면성 식각하여 도 2B와 같이 산화막 스페이서(250)를 형성한다. 이 산화막 스페이서는 상기 게이트 전극과 인접하게되는 다른 배선과의 전기적 절연을 수행한다. 만약, 반도체 소자의 접합 구조가 LDD(Lightly doped drain) 구조이면 이 단계에서 불순물 이온 주입 공정을 실시하여 LDD 접합 영역(도시하지 않음)을 형성한다.
그런 다음, 콘택 식각시 폴리머 발생을 줄이기 위하여 종래에 비해 두껍게 전체 구조 상에 실리콘 질화막(260)을 증착한다. 이 실리콘 질화막은 콘택 식각시 후속 공정에서 증착되는 상부 절연막에 대한 식각 장벽층으로 작용한다. 이어서, 상기 실리콘 질화막(260) 상부에 종래에 비해 얇은 두께의 BPSG(Boro -phosphosilicate glass)막(270)을 증착하여 전체 구조를 평탄화한다. 이어서, 도2C에 도시된 바와 같이 콘택홀을 형성하기 위한 제2 마스크 패턴(280)을 형성한다. 그런 다음, 상기 실리콘 질화막과 식각 선택비가 우수한 C3F8, C4F8, C2HF5또는 이들의 혼합 가스를 이용하여 도 2D와 같이 상기 질화막(260)까지 BPSG막(270)을 식각한다. 이어서, 래디칼(Radical) 식각 방식을 이용하여 CHF3, CF4, C2F6, C3F8, C4F8, NF3, SF6또는 이들의 혼합 가스로 구성된 식각 가스에 NH3가스 혼합한 가스를 식각제로하여 노출된 상기 실리콘 질화막(260)을 소정 부분 식각한다. 산화막 스페이서(250)는 콘택 배선과의 전기적 절연막을 사용되기 때문에, 상기 식각제는 산화막 스페이서와의 식각 선택비가 높아야 한다. 또한, 식각으로 인한 접합 영역(240)의 손상을 줄이기 위하여 반도체 기판과의 식각 선택비도 높아야 한다. 따라서, 상기 식각 가스에 혼합된 NH3가스는 상기 실리콘 질화막 식각시 상기 산화막 스페이서와 반도체 기판에 대해 높은 식각 선택비를 확보해 준다. 또한, O2가스를 혼합하여 산화막 스페이서의 식각 속도를 억제함으로써, 산화막 스페이서에 대한 높은 식각 선택비를 화보할 수 있다. 그리고, 이들 식각제를 안정화시켜 식각 균일도를 향상시키기 위하여 Ar, Ne, He 또는 Xe 가스를 혼합한다.
이에 따라, 도 2E와 같이 상기 식각제를 사용하여 등방성 식각으로 반도체 기판(200) 상의 상기 실리콘 질화막(260)을 소정 부분 식각해 냄으로써, 콘택홀 하부 폭을 충분히 확보하여 콘택 저항을 낮출 수 있다. 따라서, NH3가스가 혼합된 식각제로 실리콘 질화막을 등방성 식각함으로써, 콘택홀의 하부폭을 임의로 조절할수 있으므로 실리콘 질화막의 두께를 증가시키고 BPSG막의 두께를 감소시킴으로서 폴리머 발생을 줄여 충분한 공정 허용 한계를 확보하고 공정 재현이 가능하다.
계속해서, 상기 마스크 패턴(280)을 제거하고, 이후 공정은 종래와 같다.
이상에서 설명한 바와 같이, 본 발명은 반도체 소자의 초고집적화를 위하여 NBSAC 공정으로 미세 콘택홀을 형성하는 경우, 래디칼 식각 방식으로 NH3가스가 혼합된 식각제를 이용하여 질화막을 등방성 식각하면 콘택홀의 하부폭을 임의로 조절할 수 있으므로, 실리콘 질화막의 두께를 증가시키고 절연막의 두께를 감소시킴으로써 폴리머 발생을 줄여 충분한 공정 허용 한계를 확보할 수 있고 공정이 재현 가능하다. 다시 말해, 본 발명에 따른 NBSAC 공정은 리소그라피 공정으로 콘택 마스크가 오정렬(Misalign)되어도 전기적 단락없이 콘택을 형성하는 것이 가능하다.

Claims (8)

  1. 측벽에 산화막 스페이서를 구비하는 전도 패턴 및 전도 패턴 사이에의 전도 영역이 형성된 반도체 기판 상에 식각 장벽막을 피복하는 단계;
    상기 식각 장벽막상에 평탄화용 산화막을 증착하는 단계;
    상기 평탄화용 산화막과 식각 장벽막을 식각하여 콘택홀을 형성하는 단계를 포함하며,
    상기 콘택홀을 형성하는 단계는, 상기 식각 장벽막과 식각 선택비가 높은 제 1 식각제로 상기 평탄화용 산화막을 이방성 식각하는 단계와,
    상기 산화막 스페이서와 식각 선택비가 높은 제2 식각제에 NH3가스를 혼합하여, 상기 식각 장벽층을 등방성 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택 제조 방법.
  2. 제 1 항에 있어서, 상기 식각 장벽막은 실리콘 질화막인 것을 특징으로 하는 반도체 소자의 미세 콘택 제조 방법.
  3. 제 1 항에 있어서, 상기 평탄화용 산화막은 BPSG인 것을 특징으로 하는 반도체 소자의 미세 콘택 제조 방법.
  4. 제 1항에 있어서, 상기 제1 식각제는 C3F8, C4F8, C2HF5또는 이들의 혼합가스인 것을 특징으로 하는 반도체 소자의 미세 콘택 제조 방법.
  5. 제 1항에 있어서, 상기 제2 식각제는 CHF3, CF4, C2F6, C3F8, C4F8, NF3, SF6또는 이들의 혼합 가스인 것을 특징으로 하는 반도체 소자의 미세 콘택 제조 방법.
  6. 제 5항에 있어서, 상기 제2 식각제를 이용한 식각 방식은 래디칼 식각 방식인 것을 특징으로 하는 반도체 소자의 미세 콘택 제조 방법.
  7. 제 1항에 있어서, 상기 스페이서와의 식각 선택비를 높이기 위하여 상기 제2 식각제에 O2가스를 혼합하는 것을 특징으로 하는 반도체 소자의 미세 콘택제조 방법.
  8. 제 1항에 있어서, 상기 제2 식각제의 안정화를 위하여 Ar, Ne, He 또는 Xe 가스를 혼합하는 것을 특징으로 하는 반도체 소자의 미세 콘택 제조 방법.
KR1019970044907A 1997-08-30 1997-08-30 반도체 소자의 미세 콘택 제조 방법 KR100403356B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970044907A KR100403356B1 (ko) 1997-08-30 1997-08-30 반도체 소자의 미세 콘택 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970044907A KR100403356B1 (ko) 1997-08-30 1997-08-30 반도체 소자의 미세 콘택 제조 방법

Publications (2)

Publication Number Publication Date
KR19990021371A KR19990021371A (ko) 1999-03-25
KR100403356B1 true KR100403356B1 (ko) 2004-02-14

Family

ID=37422534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970044907A KR100403356B1 (ko) 1997-08-30 1997-08-30 반도체 소자의 미세 콘택 제조 방법

Country Status (1)

Country Link
KR (1) KR100403356B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470164B1 (ko) * 1998-06-29 2005-04-06 주식회사 하이닉스반도체 반도체 소자의 콘택 제조 방법
KR101546290B1 (ko) * 2013-12-30 2015-08-21 주식회사 테스 반도체 소자의 식각공정

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838393B1 (ko) * 2006-02-23 2008-06-13 주식회사 하이닉스반도체 반도체 소자 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470164B1 (ko) * 1998-06-29 2005-04-06 주식회사 하이닉스반도체 반도체 소자의 콘택 제조 방법
KR101546290B1 (ko) * 2013-12-30 2015-08-21 주식회사 테스 반도체 소자의 식각공정

Also Published As

Publication number Publication date
KR19990021371A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
KR100281692B1 (ko) 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법
KR100403356B1 (ko) 반도체 소자의 미세 콘택 제조 방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
KR100691484B1 (ko) 반도체소자의 플러그 제조 방법
KR20040037416A (ko) 셀프 얼라인 콘택 형성 방법 및 이를 이용하여 패드전극을 포함하는 모오스 트랜지스터의 형성 방법.
KR20000045437A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR19990021368A (ko) 반도체 소자의 미세 콘택 제조 방법
KR100198637B1 (ko) 반도체 소자의 제조 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100213203B1 (ko) 콘택홀을 가지는 반도체 장치 및 그의 형성방법
KR20030058634A (ko) 반도체소자의 제조방법
KR100431818B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100505442B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0140726B1 (ko) 반도체 소자의 제조방법
KR100444312B1 (ko) 반도체소자의미세콘택형성방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR100265010B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR20020049346A (ko) 반도체 소자의 제조방법
KR20030048894A (ko) 반도체 소자의 제조방법
KR20000043901A (ko) 반도체 소자의 콘택홀 형성 방법
KR20030058636A (ko) 반도체소자의 형성방법
KR20000046782A (ko) 반도체 장치 제조방법
KR20020050423A (ko) 반도체 소자의 캐패시터 제조 방법
KR20000052111A (ko) 반도체 장치의 금속 콘택 형성 방법
KR20000043567A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee