JP5165306B2 - 多孔質低k誘電体層内に特徴を形成するための装置 - Google Patents

多孔質低k誘電体層内に特徴を形成するための装置 Download PDF

Info

Publication number
JP5165306B2
JP5165306B2 JP2007213685A JP2007213685A JP5165306B2 JP 5165306 B2 JP5165306 B2 JP 5165306B2 JP 2007213685 A JP2007213685 A JP 2007213685A JP 2007213685 A JP2007213685 A JP 2007213685A JP 5165306 B2 JP5165306 B2 JP 5165306B2
Authority
JP
Japan
Prior art keywords
computer readable
readable code
processing chamber
plasma processing
containing gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007213685A
Other languages
English (en)
Other versions
JP2008060565A5 (ja
JP2008060565A (ja
Inventor
ショーン・エス.・カン
サン・ジュン・チョ
トム・チョイ
タエジュン・ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2008060565A publication Critical patent/JP2008060565A/ja
Publication of JP2008060565A5 publication Critical patent/JP2008060565A5/ja
Application granted granted Critical
Publication of JP5165306B2 publication Critical patent/JP5165306B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体デバイスの形成に関するものである。
半導体ウエハ処理では、周知のパターン形成プロセスおよびエッチングプロセスを使用して、ウエハ内に半導体デバイスの特徴が定められる。これらのプロセスでは、フォトレジスト(PR)材料が、ウエハ上に堆積され、次いで、レチクルによるフィルタ処理を経た光に暴露される。レチクルは、一般に、光の伝播を阻止する代表的な特徴形状を有するパターンを形成されたガラス板である。
レチクルを通過した光は、フォトレジスト材料の表面に接触する。光は、フォトレジスト材料の化学組成を変化させ、フォトレジスト材料の一部を現像液で除去可能にする。ポジ型フォトレジスト材料の場合は、露光領域が除去され、ネガ型フォトレジスト材料の場合は、非露光領域が除去される。その後は、フォトレジスト材料による保護を離れた部分の下層材料を除去することによって、ウエハ内に所望の特徴を定めるために、ウエハのエッチングが行われる。
フォトレジストパターンは、最小特徴の幅である限界寸法(CD)を有する。特徴CDを低減させることが望まれている。
本発明の上記の目的を達成するため、本発明の上記の目的にしたがって、多孔質低k(低誘電率)誘電体層内にデュアルダマシン特徴を形成する方法が提供される。多孔質低k誘電体層内に、ビアが形成される。多孔質低k誘電体層の上に、有機平坦化層が形成され、該有機層は、ビアを満たす。有機平坦化層の上に、フォトレジストマスクが形成される。次いで、CO2 含有エッチングガスの提供と、該CO2 含有エッチングガスから、有機平坦化層をエッチングするプラズマの形成とを含むプロセスによって、有機平坦化層内に、特徴がエッチングされる。有機平坦化層をマスクとして使用し、多孔質低k誘電体層内に、トレンチがエッチングされる。有機平坦化層は、剥ぎ取られる。
本発明の別の一態様では、多孔質低k誘電体層内にデュアルダマシン特徴を形成する方法が提供される。多孔質低k誘電体層内に、ビアが形成される。多孔質低k誘電体層の上に、有機平坦化層が形成され、該有機層は、ビアを満たす。有機平坦化層の上に、フォトレジストマスクが形成される。低k誘電体層を部分的に露出させる方式で、有機平坦化層内に、低k誘電体層を損傷させることなく特徴がエッチングされる。有機平坦化層をマスクとして使用し、多孔質低k誘電体層内に、トレンチがエッチングされる。有機平坦化層は、剥ぎ取られる。
本発明の別の一態様では、誘電体層内にトレンチを形成するための装置が提供される。誘電体層内には、ビアが形成され、誘電体層上には、ビアを満たすと共に平坦化表面を形成するために有機平坦化層が形成され、平坦化表面上には、酸化物キャップ、BARC、およびトレンチマスクが形成される。また、プラズマ処理チャンバが提供される。該プラズマ処理チャンバは、プラズマ処理チャンバエンクロージャを形成するチャンバ壁と、プラズマ処理チャンバエンクロージャ内で基板を支えるための基板サポートと、プラズマ処理チャンバエンクロージャ内の圧力を調整するための圧力レギュレータと、プラズマを維持するためにプラズマ処理チャンバエンクロージャに電力を提供するための少なくとも1つの電極と、プラズマ処理チャンバエンクロージャにガスを提供するためのガス注入口と、プラズマ処理チャンバエンクロージャからガスを排出させるためのガス排出口とを備える。ガス注入口には、ガス源が流体接続され、該ガス源は、CO2 ガス源とフッ素含有ガス源とを含む。ガス源および少なくとも1つの電極には、可制御式にコントローラが接続され、該コントローラは、少なくとも1つのプロセッサとコンピュータ可読媒体とを含む。コンピュータ可読媒体は、BARCおよび酸化物キャップ層をエッチングするためのコンピュータ可読コードと、有機平坦化層をエッチングするためのコンピュータ可読コードと、有機平坦化層を通して誘電体層内にトレンチをエッチングするためのコンピュータ可読コードと、を備え、BARCおよび酸化物キャップをエッチングするためのコンピュータ可読コードは、フッ素含有ガス源からプラズマ処理チャンバの内部へとフッ素含有ガスを提供するためのコンピュータ可読コードと、フッ素含有ガスをプラズマに変換するためのコンピュータ可読コードと、フッ素含有ガスを停止するためのコンピュータ可読コードと、を含み、有機平坦化層をエッチングするためのコンピュータ可読コードは、CO2 ガス源からCO2 含有ガスを提供するためのコンピュータ可読コードと、CO2 含有ガスからプラズマを形成するためのコンピュータ可読コードと、CO2 含有ガスを停止するためのコンピュータ可読コードと、を含み、有機平坦化層を通して誘電体層内にトレンチをエッチングするためのコンピュータ可読コードは、フッ素含有ガス源からプラズマ処理チャンバの内部へとフッ素含有ガスを提供するためのコンピュータ可読コードと、フッ素含有ガスをプラズマに変換するためのコンピュータ可読コードと、を含む。
本発明のこれらのおよびその他の特徴は、添付の図面と関連させつつ、本発明の詳細な説明において、後ほど詳述される。
以下では、限定ではなく例示を目的として、添付の図面を参照にしつつ、本発明が説明される。図中、類似の参照符号は、類似の要素を指すものとする。
添付の図面に例示された幾つかの好ましい実施形態を参照にしつつ、本発明の詳細な説明が行われる。以下の説明では、本発明の完全な理解を可能にするために、多くの詳細が特定されている。しかしながら、当業者ならば明らかなように、本発明は、これらの一部または全部の詳細を特定しなくても実施可能である。また、本発明が不必要に不明瞭になるのを避けるため、周知のプロセス工程および/または構造の詳細な説明は省略される。
理解を容易にするため、図1は、本発明の一実施形態で使用され得るプロセスのフローチャートを示している。多孔質低k誘電体層内に、ビアが形成された(工程104)。図2Aは、ウエハ基板204のM−1層の各部の断面図である。この例では、ウエハ基板は、導電性相互接続206を有する。ウエハ基板204および相互接続206の上には、障壁層208が配置され得る。そして、障壁層208およびウエハ基板204の上に、多孔質低k誘電体層210が配置され、多孔質低k誘電体層210の上に、TEOS酸化物からなるキャップ層212が配置される。多孔質低k誘電体層210内には、ビア214が形成されている。
図2Bに示されるように、多孔質低k誘電体層210の上に、有機平坦化層(OPL)216が形成された(工程108)。有機平坦化層216は、ポリマ等の有機材料からなり、DUVフォトレジストまたはI線フォトレジストであってよく、これは、ビアを満たすと共に滑らかな(平坦化)上面を提供するプロセスによって施される。
OPL216の上に、酸化物キャップ220が形成された(工程112)。酸化物キャップ220は、TEOS等の酸化ケイ素材料で形成される。酸化物キャップ220の上に、底面反射防止膜(BARC)224が形成される(工程116)。BARC224の上に、フォトレジストマスク228が形成された(工程120)。もし、OPL216がDUVまたはI線等のフォトレジスト材料からなるならば、好ましい実施形態において、フォトレジストマスクは、OPL216よりも次世代のフォトレジストで形成されるので、フォトレジストマスク用のフォトレジストの暴露中、OPLは、OPLのパターン形成を生じる周波数では露光されない。
基板ウエハ204は、プラズマ処理チャンバ内に配された(工程122)。図4は、本実施形態で使用され得る処理チャンバ400の概略図である。プラズマ処理チャンバ400は、閉じ込めリング402と、上部電極404と、下部電極408と、ガス源410と、排気ポンプ420とを備える。ガス源は、同一チャンバ内でのエッチング、剥ぎ取り、およびその他のプロセスの実施を可能にするために、OPLエッチングガス源412、誘電体エッチングガス源416、および剥ぎ取りガス源418を含む。プラズマ処理チャンバ400内において、基板204は、下部電極408の上に配置される。下部電極408は、基板204を保持するための適切な基板チャック機構(例えば静電クランプおよび機械クランプ等など)を内蔵する。リアクタの上部428は、下部電極408の真反対に配置された上部電極404を内蔵する。上部電極404、下部電極408、および閉じ込めリング402は、閉じ込めプラズマ体積440を定める。閉じ込めプラズマ体積には、ガス源410によってガスが提供され、排気ポンプ420によって、閉じ込めリング402および排出口を通って排出される。上部電極404には、第1のRF源444が電気的に接続される。下部電極408には、第2のRF源448が電気的に接続される。閉じ込めリング402、上部電極404、および下部電極408は、チャンバ壁452によって取り囲まれる。第1のRF源444および第2のRF源448は、ともに、60MHz電源、27MHz電源、および2MHz電源を含み得る。電極に対するRF電力の接続は、異なる組み合わせでも可能である。本発明の好ましい一実施形態で使用され得るカリフォルニア州フリーモント所在のラム・リサーチ社(登録商標)によって作成された2300Exelan Flex45の場合は、下部電極に接続される第2のRF電源448を60MHz、27MHz、および2MHzの電源で構成し、上部電極は接地される。他の実施形態では、RF電源は、300MHz以下の周波数を有し得る。RF源444,448、排気ポンプ420、およびガス源410には、可制御式にコントローラ435が接続される。
図5Aよび図5Bは、本発明の実施形態で使用されるコントローラ435を実現するのに適したコンピュータシステム1300を例示している。図5Aは、コンピュータシステムとして考えられる一物理的形態を示している。もちろん、コンピュータシステムは、集積回路、プリント回路基板、および小型携帯端末から巨大なスーパーコンピュータに至る多くの物理的形態をとり得る。コンピュータシステム1300は、モニタ1302、ディスプレイ1304、筐体1306、ディスクドライブ1308、キーボード1310、およびマウス1312を含む。ディスク1314は、コンピュータシステム1300とデータのやり取りを行うために使用されるコンピュータ可読媒体である。
図5Bは、コンピュータシステム1300のブロック図の一例である。システムバス1320には、種々様々なサブシステムが取り付けられる。プロセッサ1322(中央演算処理装置、すなわちCPUとも称される)は、メモリ1324を含む記憶装置に接続される。メモリ1324は、ランダムアクセスメモリ(RAM)および読み出し専用メモリ(ROM)を含む。当該分野で知られているように、ROMは、CPUに対してデータおよび命令を単方向的に伝送する働きをし、RAMは、一般に、データおよび命令を双方向的に伝送するために使用される。これらのメモリは、いずれのタイプも、後述される任意の適切なコンピュータ可読媒体を含み得る。CPU1322には、固定ディスク1326も双方向的に接続され、これは、追加のデータ記憶容量を提供し、やはり、後述される任意のコンピュータ可読媒体を含み得る。固定ディスク1326は、プログラムやデータ等を格納するために使用されてよく、一般に、一次記憶より低速な二次記憶媒体(ハードディスク等)である。なお、固定ディスク1326内に保持される情報は、もし適切であれば、メモリ1324内の仮想メモリとして標準的な形で組み入れ可能である点が理解される。取り外し可能ディスク1314は、後述される任意のコンピュータ可読媒体の形態をとり得る。
CPU1322は、ディスプレイ1304、キーボード1310、マウス1312、およびスピーカ1330等の様々な入出力装置にも接続される。概して、入出力装置は、ビデオディスプレイ、トラックボール、マウス、キーボード、マイクロフォン、タッチセンサ式ディスプレイ、トランスデューサカード読み取り装置、磁気テープもしくは紙テープ読み取り装置、タブレット、スタイラス、音声もしくは手書き文字認識装置、バイオメトリック読み取り装置、または他のコンピュータのうちの任意であり得る。CPU1322は、ネットワークインターフェース1340を使用して、別のコンピュータまたは通信ネットワークに随意に接続され得る。このようなネットワークインターフェースがあれば、CPUは、上述された方法の工程を実施する過程で、ネットワークから情報を受信するまたはネットワークに情報を出力するであろうと考えられる。更に、本発明の方法の実施形態は、CPU1322上のみで実行されてもよいし、あるいは処理の一部を共有するリモートCPUと連携してインターネット等のネットワークを通じて実行されてもよい。
また、本発明の実施形態は、更に、コンピュータによって実行される様々な操作を実施するためのコンピュータコードを記録されたコンピュータ可読媒体を伴うコンピュータストレージ製品に関する。媒体およびコンピュータコードは、本発明の目的のために特別に設計および構成されたものであってもよいし、あるいはコンピュータソフトウェアの分野の当業者にとって周知で且つ利用可能なものであってもよい。コンピュータ可読媒体の例は、ハードディスク、フロッピィディスク、および磁気テープ等の磁気媒体、CD−ROM、およびホログラフィック装置等の光媒体、フロプティカルディスク等の光磁気媒体、ならびに特定用途向け集積回路(ASIC)、プログラム可能論理装置(PLD)、ROM装置、およびRAM装置など、プログラムコードの格納および実行のために特別に構成されたハードウェアデバイスを、非限定的に含む。コンピュータコードの例は、コンパイラによって生成される等のマシンコード、およびインタープリタを使用してコンピュータによって実行される高水準コードを含むファイルを含む。コンピュータ可読媒体は、搬送波に組み込まれたコンピュータデータ信号によって伝送され且つプロセッサによって実行可能な一連の命令を表すコンピュータコードでもあり得る。
BARC224および酸化物キャップ220は、エッチングされ開口される(工程124)。これは、例えばプラズマ状態にされるCF4 ベースのエッチングガスのように、フッ化炭素等のフッ素含有ガスを使用して実施され得る。この単一のCF4 をベースにしたエッチングは、BARC224および酸化物キャップ220の両方をエッチングするために使用され得る。
OPL216に、特徴がエッチングされた(工程126)。図3は、本発明の好ましい一実施形態で使用される、OPL内に特徴をエッチングするための更なる工程を、より詳細に示したフローチャートである。
チャンバの内部440に、CO2 エッチングガスが提供された(工程308)。CO2 エッチングガスは、純粋なまたはほぼ純粋なCO2 、およびCOとCO2 とからなる混合のうちの少なくとも1つである。したがって、CO2 エッチングガスは、O2およびO3を含有しない。CO2 エッチングガスから、プラズマが生成される(工程312)。レシピの一例では、10ミリトールの圧力が提供される。60MHzで800ワットが提供される。基本的に150sccmのCO2 からなるCO2 エッチングガスが提供される。RF電力は、CO2 エッチングガスを、OPLをエッチングするのに十分な力を有するプラズマに変換する。
図2Cに示されるように、OPLのエッチングが完了すると、CO2 エッチングガスは停止される(工程316)。この例では、OPLのエッチング中に、フォトレジストマスクおよびBARCがエッチングによって除去される。OPL層と同様に、フォトレジストマスクおよびBARCは有機質であるので、好ましい実施形態では、フォトレジストマスク228およびBARC224はいずれもエッチングによって除去され、酸化物キャップ220のみが残留する。酸化物キャップ220は、OPLエッチングのための新たなマスク層として機能する。OPLエッチング中は、ビア内にあるOPLがエッチングによって部分的に除去されるので、多孔質低k誘電体が部分的に露出される。これは、フェンシングの阻止を促進するのに好ましい。
図2Dに示されるように、OPL216をエッチングマスクとして使用して、多孔質低k誘電体層210内に、特徴がエッチングされた(工程128)。好ましい実施形態では、多孔質低k誘電体層210内にエッチングされるこれらの特徴は、前もって形成されたビア用のトレンチである。このエッチングのためのレシピの一例は、80ミリトールの圧力を提供する。60MHzで400ワットが提供される。150sccmのCF4 と50sccmのCHF3 とを含む多孔質低k誘電体エッチングガスが提供される。なお、多孔質低k誘電体エッチングガスは、CO2 、またはCO2 とCOとの混合のいずれかからなるガスではなく、したがって、OPLエッチングガスとは異なる点に注意するべきである。他の実施形態では、多孔質低k誘電体のエッチングに、他のフッ素含有ガスが使用される。より一般的には、多孔質低k誘電体のエッチングに、ハロゲン含有ガスが使用される。この工程中は、エッチングによって酸化物キャップ層が除去される。
次いで、図2Eに示されるように、OPLが剥ぎ取られた(工程132)。OPLの剥ぎ取りには、CO2 含有ガスが使用され得る。障壁層208が開口された(工程136)。その結果、ビア214およびトレンチ256を伴うデュアルダマシン構造が形成された。このとき、トレンチ256は、OPLをマスクとして使用してエッチングされた。次いで、エッチングチャンバから基板が取り除かれた。この実施形態では、BARCおよび酸化物キャップのエッチング、OPL層のエッチング、低k誘電体層のエッチング、OPLの剥ぎ取り、ならびに障壁層の開口に、同一のエッチングチャンバが使用される。
従来技術によるプロセスは、多孔質低k誘電体層に損傷を与え、kの値を増大させた。低k誘電体層には、構造を完成させるために複数の工程が実施されるので、どの工程が低k誘電体層に損傷を与えるのかが不明であった。この損傷は、OPLエッチング中に生じるかどうかは明らかでないと考えられる。本発明は、OPLエッチング中に暴露される多孔質低k誘電体層を損傷させる可能性があるエッチャントを避けるために、CO2 を使用してOPLをエッチングする。
以上では、好ましい実施形態の観点から本発明の説明が行われてきたが、そのほかにも、代替、変更、置換、および各種の代わりとなる等価が本発明の範囲内に含まれる。なお、本発明の方法および装置は、様々な代替方法によって実現され得る点に注意すべきである。したがって、添付の特許請求の範囲は、本発明の真の趣旨および範囲に含まれる、このようなあらゆる代替、変更、置換、および各種の代わりとなる等価を含むものと解釈される。
本発明の一実施形態で使用され得るプロセスのフローチャートである。 本発明の一実施形態にしたがって処理されるウエハの概略断面図である。 本発明の一実施形態にしたがって処理されるウエハの概略断面図であ 本発明の一実施形態にしたがって処理されるウエハの概略断面図である。 本発明の一実施形態にしたがって処理されるウエハの概略断面図である。る。 本発明の一実施形態にしたがって処理されるウエハの概略断面図である。 本発明の一実施形態にしたがって処理されるウエハの概略断面図である。 有機層内に特徴をエッチングする工程の詳細なフローチャートである。 本発明の実施に使用され得るプラズマ処理チャンバの概略図である。 本発明の実施形態で使用されるコントローラを実現するのに適したコンピュータシステムの概略構成図である。 本発明の実施形態で使用されるコントローラを実現するのに適したコンピュータシステムの内部構成を示す概略構成図である。

Claims (1)

  1. 誘電体層内にトレンチを形成するための装置であって、前記誘電体層内には、ビアが形成され、前記誘電体層の上には、前記ビアを満たすと共に平坦化表面を形成するために有機平坦化層が形成され、前記平坦表面の上には、酸化物キャップ、BARC、およびトレンチマスクが形成されており、前記装置は、
    プラズマ処理チャンバであって、
    プラズマ処理チャンバエンクロージャを形成するチャンバ壁と、
    前記プラズマ処理チャンバエンクロージャ内で基板を支えるための基板サポートと、
    前記プラズマ処理チャンバエンクロージャ内の圧力を調整するための圧力レギュレータと、
    プラズマを維持するために前記プラズマ処理チャンバエンクロージャに電力を提供するための少なくとも1つの電極と、
    前記プラズマ処理チャンバエンクロージャにガスを提供するためのガス注入口と、
    前記プラズマ処理チャンバエンクロージャからガスを排出させるためのガス排出口と、を含むプラズマ処理チャンバと、
    CO2 ガス源とフッ素含有ガス源とを含み、前記ガス注入口に流体接続されたガス源と、
    前記ガス源および前記少なくとも1つの電極に可制御式に接続されたコントローラであって、少なくとも1つのプロセッサおよびコンピュータ可読媒体を含むコントローラと、
    を備え、
    前記コンピュータ可読媒体は、
    前記BARCおよび前記酸化物キャップ層をエッチングするためのコンピュータ可読コードであって、
    前記フッ素含有ガス源から前記プラズマ処理チャンバの内部へとフッ素含有ガスを提供するためのコンピュータ可読コードと、
    前記フッ素含有ガスをプラズマに変換するためのコンピュータ可読コードと、
    前記フッ素含有ガスを停止するためのコンピュータ可読コードと
    を含むコンピュータ可読コードと、
    前記有機平坦化層をエッチングするためのコンピュータ可読コードであって、
    前記CO2 ガス源からCO2 含有ガスを提供するためのコンピュータ可読コードと、
    前記CO2 含有ガスからプラズマを形成するためのコンピュータ可読コードと、
    前記CO2 含有ガスを停止するためのコンピュータ可読コードと
    を含む、コンピュータ可読コードと、
    前記有機平坦化層を通して前記誘電体層内にトレンチをエッチングし、該トレンチのエッチングの後に、前記ビア内に前記有機平坦化層が残存するように前記トレンチをエッチングするためのコンピュータ可読コードであって、
    前記フッ素含有ガス源から前記プラズマ処理チャンバの内部へとフッ素含有ガスを提供するためのコンピュータ可読コードと、
    前記フッ素含有ガスをプラズマに変換するためのコンピュータ可読コードと
    を含むコンピュータ可読コードと、
    前記有機平坦化層を剥ぎ取るためのコンピュータ可読コードであって、前記CO2 ガス源から前記プラズマ処理チャンバの内部へと前記CO2 含有ガスを提供し、前記ビア内に残存していた前記有機平坦化層を剥ぎ取るためのコンピュータ可読コードと
    を含む装置。
JP2007213685A 2006-08-21 2007-08-20 多孔質低k誘電体層内に特徴を形成するための装置 Expired - Fee Related JP5165306B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/507,862 US8124516B2 (en) 2006-08-21 2006-08-21 Trilayer resist organic layer etch
US11/507,862 2006-08-21

Publications (3)

Publication Number Publication Date
JP2008060565A JP2008060565A (ja) 2008-03-13
JP2008060565A5 JP2008060565A5 (ja) 2010-10-07
JP5165306B2 true JP5165306B2 (ja) 2013-03-21

Family

ID=39101865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007213685A Expired - Fee Related JP5165306B2 (ja) 2006-08-21 2007-08-20 多孔質低k誘電体層内に特徴を形成するための装置

Country Status (7)

Country Link
US (1) US8124516B2 (ja)
JP (1) JP5165306B2 (ja)
KR (1) KR101392570B1 (ja)
CN (1) CN101131928B (ja)
MY (1) MY150187A (ja)
SG (1) SG140537A1 (ja)
TW (1) TWI427696B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US7595005B2 (en) * 2006-12-11 2009-09-29 Tokyo Electron Limited Method and apparatus for ashing a substrate using carbon dioxide
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US8003488B2 (en) * 2007-09-26 2011-08-23 International Business Machines Corporation Shallow trench isolation structure compatible with SOI embedded DRAM
JP5710267B2 (ja) 2007-12-21 2015-04-30 ラム リサーチ コーポレーションLam Research Corporation シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング
KR101791685B1 (ko) * 2008-10-14 2017-11-20 노벨러스 시스템즈, 인코포레이티드 수소 이용 화학 반응으로 고용량 주입 스트립(hdis) 방법 및 장치
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
CN101958277B (zh) * 2009-07-16 2013-01-23 中芯国际集成电路制造(上海)有限公司 金属布线沟槽的形成方法
US7637269B1 (en) 2009-07-29 2009-12-29 Tokyo Electron Limited Low damage method for ashing a substrate using CO2/CO-based process
JP5532826B2 (ja) * 2009-11-04 2014-06-25 富士通セミコンダクター株式会社 半導体素子の製造方法
CN102652351B (zh) 2009-12-11 2016-10-05 诺发系统有限公司 在高剂量植入剥除前保护硅的增强式钝化工艺
US20110143548A1 (en) * 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
CN102208333A (zh) * 2011-05-27 2011-10-05 中微半导体设备(上海)有限公司 等离子体刻蚀方法
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
CN102364670B (zh) * 2011-09-15 2013-06-12 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
CN103227108B (zh) * 2012-01-31 2016-01-06 中微半导体设备(上海)有限公司 一种有机物层刻蚀方法
CN102915959B (zh) * 2012-10-08 2015-06-17 上海华力微电子有限公司 一种简化存储器中字线介电质膜刻蚀成型工艺的方法
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4376672A (en) 1981-10-26 1983-03-15 Applied Materials, Inc. Materials and methods for plasma etching of oxides and nitrides of silicon
US4484979A (en) 1984-04-16 1984-11-27 At&T Bell Laboratories Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer
US4659426A (en) 1985-05-03 1987-04-21 Texas Instruments Incorporated Plasma etching of refractory metals and their silicides
US4772488A (en) * 1987-03-23 1988-09-20 General Electric Company Organic binder removal using CO2 plasma
US4791073A (en) 1987-11-17 1988-12-13 Motorola Inc. Trench isolation method for semiconductor devices
US4923828A (en) 1989-07-07 1990-05-08 Eastman Kodak Company Gaseous cleaning method for silicon devices
US5756256A (en) * 1992-06-05 1998-05-26 Sharp Microelectronics Technology, Inc. Silylated photo-resist layer and planarizing method
US5874201A (en) 1995-06-05 1999-02-23 International Business Machines Corporation Dual damascene process having tapered vias
US6037266A (en) * 1998-09-28 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
US6258732B1 (en) * 1999-02-04 2001-07-10 International Business Machines Corporation Method of forming a patterned organic dielectric layer on a substrate
JP3803528B2 (ja) * 2000-03-31 2006-08-02 株式会社東芝 半導体装置の製造方法及び半導体装置
US6794293B2 (en) * 2001-10-05 2004-09-21 Lam Research Corporation Trench etch process for low-k dielectrics
US7109119B2 (en) * 2002-10-31 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US6995087B2 (en) 2002-12-23 2006-02-07 Chartered Semiconductor Manufacturing Ltd. Integrated circuit with simultaneous fabrication of dual damascene via and trench
US6914007B2 (en) * 2003-02-13 2005-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ discharge to avoid arcing during plasma etch processes
JP2004253659A (ja) 2003-02-20 2004-09-09 Renesas Technology Corp 半導体装置の製造方法
KR100483838B1 (ko) 2003-02-28 2005-04-15 삼성전자주식회사 금속배선의 듀얼 다마신 방법
JP4681217B2 (ja) * 2003-08-28 2011-05-11 株式会社アルバック 層間絶縁膜のドライエッチング方法
JP2005079192A (ja) * 2003-08-28 2005-03-24 Ulvac Japan Ltd 有機膜のドライエッチング方法
CN1282237C (zh) * 2003-08-29 2006-10-25 华邦电子股份有限公司 双镶嵌式开口结构的制作方法
JP4651956B2 (ja) * 2004-03-03 2011-03-16 株式会社アルバック 層間絶縁膜のドライエッチング方法
US7396769B2 (en) * 2004-08-02 2008-07-08 Lam Research Corporation Method for stripping photoresist from etched wafer
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
US7651942B2 (en) * 2005-08-15 2010-01-26 Infineon Technologies Ag Metal interconnect structure and method
US20070134917A1 (en) * 2005-12-13 2007-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Partial-via-first dual-damascene process with tri-layer resist approach
JP4940722B2 (ja) * 2006-03-24 2012-05-30 東京エレクトロン株式会社 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体
US7695897B2 (en) * 2006-05-08 2010-04-13 International Business Machines Corporation Structures and methods for low-k or ultra low-k interlayer dielectric pattern transfer

Also Published As

Publication number Publication date
KR20080017287A (ko) 2008-02-26
TWI427696B (zh) 2014-02-21
SG140537A1 (en) 2008-03-28
CN101131928B (zh) 2011-11-02
TW200830405A (en) 2008-07-16
US8124516B2 (en) 2012-02-28
MY150187A (en) 2013-12-13
US20080044995A1 (en) 2008-02-21
KR101392570B1 (ko) 2014-05-08
CN101131928A (zh) 2008-02-27
JP2008060565A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
JP5165306B2 (ja) 多孔質低k誘電体層内に特徴を形成するための装置
KR101094681B1 (ko) 레지스트 박리 동안 다공성 로우-k 재료의 손상을방지하는 방법
JP5081917B2 (ja) フッ素除去プロセス
KR101209535B1 (ko) 에칭 프로파일 제어
US7491647B2 (en) Etch with striation control
KR101083622B1 (ko) 피쳐 임계 치수의 감소
JP5048055B2 (ja) エッチング層内に特徴を設けるための方法
KR101442269B1 (ko) 무한 선택적 포토레지스트 마스크 식각
KR101711669B1 (ko) 측벽 형성 공정
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
JP2008524851A (ja) エッチマスクの特徴部の限界寸法の低減
TWI467651B (zh) 活性硬遮罩電漿蝕刻時之現場光阻剝除
TWI393997B (zh) 用於蝕刻基板上之低k介電層的方法、半導體裝置以及用於在低k介電層中形成特徵的設備
US8470715B2 (en) CD bias loading control with ARC layer open
KR101155843B1 (ko) 균일성 제어에 의한 에칭
US20070181530A1 (en) Reducing line edge roughness
KR20070046095A (ko) 유전층 에칭 방법
TW200805494A (en) Mask profile control for controlling feature profile

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121017

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees