JP2004253659A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004253659A JP2004253659A JP2003043303A JP2003043303A JP2004253659A JP 2004253659 A JP2004253659 A JP 2004253659A JP 2003043303 A JP2003043303 A JP 2003043303A JP 2003043303 A JP2003043303 A JP 2003043303A JP 2004253659 A JP2004253659 A JP 2004253659A
- Authority
- JP
- Japan
- Prior art keywords
- conductive polymer
- resist pattern
- forming
- via hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B65/00—Locks or fastenings for special use
- E05B65/0025—Locks or fastenings for special use for glass wings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】トレンチ形成用レジストパターンの寸法制御性を向上させる。
【解決手段】Ｃｕ配線１を覆う層間絶縁膜２内に、Ｃｕ配線１に接続するビアホール３を形成する。電気分解によりビアホール３内に導電性高分子４を埋め込む。層間絶縁膜２上に写真製版によりレジストパターン５を形成し、レジストパターン５をマスクとしたエッチングによりビアホール３に接続するトレンチ６を形成する。その後、レジストパターン５および導電性高分子４を除去する。
【選択図】 図１
【解決手段】Ｃｕ配線１を覆う層間絶縁膜２内に、Ｃｕ配線１に接続するビアホール３を形成する。電気分解によりビアホール３内に導電性高分子４を埋め込む。層間絶縁膜２上に写真製版によりレジストパターン５を形成し、レジストパターン５をマスクとしたエッチングによりビアホール３に接続するトレンチ６を形成する。その後、レジストパターン５および導電性高分子４を除去する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特にデュアルダマシン構造の形成方法に関するものである。
【０００２】
【従来の技術】
近年、ビアホール（接続孔）とトレンチ（配線溝）とを一体形成するデュアルダマシンプロセスにより、半導体デバイスの配線構造が形成されている。トレンチよりも先にビアホールを開口するビアファースト法では、トレンチファースト法と比較し、ビアホールに対するトレンチの重ね合わせがずれた場合の開口マージンを確保できるというメリットがある（例えば、特許文献１参照）。
しかし、ビアファースト法では、トレンチ形成用のエッチングによりＣｕ配線にエッチングダメージを与えないために、以下のように、ビアホールをレジスト、有機ＡＲＣ等の埋め込み材で埋め込む必要がある。
【０００３】
図５は、従来の半導体装置の製造方法を説明するための工程断面図である。
先ず、図５（ａ）に示すように、Ｃｕ配線１を覆うように層間絶縁膜２を形成する。次に、図５（ｂ）に示すように、写真製版とエッチングにより、層間絶縁膜２内にビアホール３を形成する。そして、図５（ｃ）に示すように、ビアホール３内を含む層間絶縁膜２上に埋め込み材２１を回転塗布法等により形成する。
次に、図５（ｄ）に示すように、埋め込み材２１のエッチバックを行う。そして、図５（ｅ）に示すように、層間絶縁膜２上にレジストパターン２２を形成する。さらに、図５（ｆ）に示すように、レジストパターン２２をマスクとしたエッチングによりトレンチ２３を形成する。
次に、図５（ｇ）に示すように、レジストパターン２２と埋め込み材２１とを除去する。その後、トレンチ２３およびビアホール３内に、Ｃｕ等の配線材料を埋め込むことにより、配線構造を形成していた。
【０００４】
【特許文献１】
特開２００２−２０３８９８号公報 （第２頁）
【０００５】
【発明が解決しようとする課題】
上記従来の方法では、埋め込み材２１を回転塗布法により形成していたため、埋め込み材２１のエッチバックを行う必要があった。
しかしながら、エッチバック工程における埋め込み材２１の膜厚制御を精度良く行うことは難しく、図６（ａ）に示すように、基板面内で埋め込み材２１の高さが変わってしまい、これに伴ってトレンチ形成用のレジスト２２の高さが変わってしまうという問題があった。
この状態で写真製版を行うと、図６（ｂ）に示すように、レジストパターン２２の開口幅Ａに差が生じてしまい、これによりトレンチ配線の寸法が変動してしまうという問題があった。
【０００６】
本発明は、上記従来の課題を解決するためになされたもので、トレンチ形成用レジストパターンの寸法制御性を向上させることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、デュアルダマシン構造を有する半導体装置の製造方法であって、
下地配線を覆う層間絶縁膜内に、該下地配線に接続するビアホールを形成する工程と、
前記ビアホール内に、電気分解により導電性高分子を形成する工程と、
前記導電性高分子を形成した後、前記層間絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたエッチングにより、前記ビアホールに接続するトレンチを形成する工程と、
を含むことを特徴とするものである。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【０００９】
実施の形態１．
図１は、本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である。詳細には、ビアファースト法を用いたデュアルダマシン構造の形成方法を説明するための図である。
【００１０】
先ず、図１（ａ）に示すように、基板（図示省略）上に下地配線（下層配線）１であるＣｕ配線を形成し、Ｃｕ配線１を覆うように基板全体に層間絶縁膜２を形成する。
次に、図１（ｂ）に示すように、層間絶縁膜２上に写真製版によりレジストパターン（図示省略）を形成した後、このレジストパターンをマスクとしたエッチングにより、層間絶縁膜２内にＣｕ配線１上面に接続するビアホール３を形成する。その後、レジストパターンを除去する。
【００１１】
次に、図１（ｃ）に示すように、電気分解により導電性高分子４をビアホール３内にのみ形成する。この電気分解の時間を調節することにより、導電性高分子４の埋め込みを層間絶縁膜２の上面でストップさせる。ここで、導電性高分子４は、例えば、アニリン系、ピロール系又はチオフェン系のポリマーのような導電性ポリマーである。ピロール系のポリマーは、０．１４ｍｏｌ／ｌのピロールモノマーと０．０５ｍｏｌ／ｌのｐ−トルエンスルホン酸塩とを、電解液であるプロピレンカーボネート溶液中で電気分解することにより形成される。
【００１２】
次に、図１（ｄ）に示すように、層間絶縁膜２上に、写真製版によりトレンチ形成用のレジストパターン５を形成する。このとき、層間絶縁膜２上面と導電性高分子４上面とは同じ高さであり、基板面内において導電性高分子４上面の高さは同じであるため、従来のようにエッチバックを行う必要はない。このため、導電性高分子４上面の高さ制御困難性に起因して、レジスト膜厚が変わるという問題や、レジストパターンの寸法が変動してしまうという問題は起こらない。
【００１３】
そして、図１（ｅ）に示すように、レジストパターン５をマスクとして層間絶縁膜２及び導電性高分子４をエッチングすることにより、上層配線用のトレンチ６を形成する。
【００１４】
次に、図１（ｆ）に示すように、レジストパターン５と導電性高分子４とを除去する。その後、トレンチ６およびビアホール３内に、Ｃｕ等の配線材料を埋め込むことにより、デュアルダマシン構造が形成される。
【００１５】
以上説明したように、本実施の形態１では、ビアホール３の形成後に、該ビアホール３内に電気分解により導電性高分子４を埋め込むようにした。導電性高分子４はビアホール３内にのみ埋め込まれ、層間絶縁膜２上に形成されないため、従来のように埋め込み材のエッチバックを行う必要がない。よって、従来よりも製造工程数を減らすことができ、半導体装置の製造コストを低減することができる。
また、導電性高分子４のエッチバック量の制御が不要となるため、エッチバック量の不均一性に起因するトレンチ形成用レジストパターン５の寸法バラツキを低減することができる。すなわち、トレンチ形成用レジストパターン５の寸法制御性が向上する。本発明者により、０．１４μｍのライン／スペースパターンのラインパターンの寸法バラツキが、従来の０．１４±０．０２μｍから０．１４±０．０１μｍに低減可能となったことを確認した。この寸法制御性に優れたレジストパターン５を用いることにより、トレンチ６のパターンを精度良く形成することができ、高精度にデュアルダマシン構造を形成することができる。
【００１６】
なお、本実施の形態１では、層間絶縁膜２上面と導電性高分子４上面とが同一面（同一の高さ）となるように、ビアホール３内に導電性高分子４を埋め込んだが、電気分解の時間等の条件を制御することにより導電性高分子４の上面位置（埋め込み高さ）を容易に制御可能である。
また、電気分解により得られた導電性高分子４をエッチバックして、ビアホール３における導電性高分子４の埋め込み高さを容易に下げることも可能である。
【００１７】
次に、本実施の形態１の変形例について説明する。
図２は、本実施の形態１の変形例を説明するための工程断面図である。
本変形例と実施の形態１とは概略同じであるが、本変形例では、図２（ｃ）に示すようにビアホール３内に導電性高分子４を電気分解により形成した後、図２（ｄ）に示すように層間絶縁膜２及び導電性高分子４上に有機ＡＲＣ（ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ）８を形成する。その後、図２（ｅ）に示すように、有機ＡＲＣ８上にトレンチ形成用のレジストパターン５を形成する。このとき、有機ＡＲＣ８を、写真製版によりレジストパターン５を形成する際の反射防止膜として用いることができる。このため、実施の形態１よりも更にレジストパターン５の寸法制御性を向上させることができ、トレンチ６のパターンを精度良く形成することができる。
【００１８】
実施の形態２．
図３は、本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
先ず、前述した実施の形態１の製造方法と同様にして、Ｃｕ配線１上に層間絶縁膜２を形成し、この層間絶縁膜２内にビアホール３を形成する（図３（ａ），（ｂ）参照）。
【００１９】
次に、図３（ｃ）に示すように、ビアホール３内及び層間絶縁膜２上に、反射防止膜の機能を有する導電性高分子９を形成する。ここで、導電性高分子９は、例えば、アントラセン誘導体のようなＫｒＦエキシマレーザの波長を吸収するものである。
【００２０】
次に、図３（ｄ）に示すように、例えばＫｒＦエキシマレーザを光源として用いた写真製版により、導電性高分子９上にレジストパターン５を形成する。ここで、写真製版を行う際に、レジスト下層に反射防止膜として機能する導電性高分子９が存在することにより、レジストパターン５の寸法制御性が向上する。また、電気分解により形成された導電性高分子９は優れた平坦性を有しているため、従来のようにエッチバックを必要としない。
【００２１】
そして、図３（ｅ）に示すように、レジストパターン５をマスクとして層間絶縁膜２及び導電性高分子９をエッチングすることにより、上層配線用のトレンチ６を形成する。
次に、図３（ｆ）に示すように、レジストパターン５と導電性高分子９とを除去する。その後、トレンチ６およびビアホール３内に、Ｃｕ等の配線材料を埋め込むことにより、デュアルダマシン構造が形成される。
【００２２】
以上説明したように、本実施の形態２では、電気分解時間等を制御することによりビアホール３内及び層間絶縁膜２上に導電性高分子９を形成し、この導電性高分子９に反射防止膜の機能を持たせた。これにより、導電性高分子９を、トレンチ形成用レジストパターン５を形成する際の反射防止膜として用いることができる。従って、レジストパターン５の寸法制御性を向上させることができる。また、従来のように埋め込み材をエッチバックする必要がないため製造工程数を減らすことができ、半導体装置の製造コストを低減することができる。
【００２３】
実施の形態３．
図４は、本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である。
先ず、図４（ａ）に示すように、基板上に複数のＣｕ配線１１，１２を形成し、これらのＣｕ配線１１，１２を覆うように基板全体に層間絶縁膜２を形成する。そして、写真製版及びエッチングにより、Ｃｕ配線１１，１２に接続するビアホール１３，１４を形成する。続いて、ビアホール１３内を含むデュアルダマシン構造を形成しない領域を覆い、且つ、デュアルダマシン構造を形成する領域に開口を有するマスク１５としてのレジストパターンを形成する。
【００２４】
次に、図４（ｂ）に示すように、レジストパターン１５で覆われていないビアホール１４内にのみ、電気分解により導電性高分子１６を形成する。
【００２５】
次に、図４（ｃ）に示すように、有機溶剤を用いてレジストパターン１５を除去する。ここで、この有機溶剤に対して導電性高分子１６は不溶であるため、レジストパターン１５のみが選択的に除去される。
【００２６】
次に、図４（ｄ）に示すように、ビアホール１４内を含む層間絶縁膜２上に、写真製版によりトレンチ形成用のレジストパターン１７を形成する。
【００２７】
次に、図４（ｅ）に示すように、レジストパターン１７をマスクとして層間絶縁膜２及び導電性高分子１６をエッチングすることにより、上層配線用のトレンチ１８を形成する。そして、レジストパターン１７と導電性高分子１６とを除去する。その後、ビアホール１３並びにトレンチ１８及びビアホール１４内にＣｕ等の配線材料を埋め込むことにより、配線構造が形成される。
【００２８】
以上説明したように、本実施の形態３では、複数のビアホール１３，１４のうちでトレンチを形成しないビアホール１３をレジストパターン１５で覆った後で、該レジストパターン１５で覆われていないビアホール１４内に電気分解により導電性高分子１６を形成した。よって、複数のビアホールの中で埋め込み材の埋め込みが必要なビアホールに、マスクを用いて選択的に導電性高分子を埋め込むことができる。
【００２９】
なお、本実施の形態３では、ビアホールが２つ形成された場合について説明したが、それ以上形成されていてもよい。
【００３０】
【発明の効果】
本発明によれば、トレンチ形成用レジストパターンの寸法制御性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である。
【図２】本発明の実施の形態１の変形例を説明するための工程断面図である。
【図３】本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
【図４】本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である。
【図５】従来の半導体装置の製造方法を説明するための工程断面図である。
【図６】従来の製造方法におけるレジストパターンの寸法変動を示す図である。
【符号の説明】
１ 下地配線（Ｃｕ配線）、 ２ 層間絶縁膜、 ３ ビアホール、 ４ 導電性高分子、 ５ レジストパターン、 ６ トレンチ、 ８ 有機ＡＲＣ、 ９ 導電性高分子、 １１，１２ 下地配線（Ｃｕ配線）、 １３，１４ ビアホール、 １５ マスク（レジストパターン）、 １６ 導電性高分子、 １７レジストパターン、 １８ トレンチ。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特にデュアルダマシン構造の形成方法に関するものである。
【０００２】
【従来の技術】
近年、ビアホール（接続孔）とトレンチ（配線溝）とを一体形成するデュアルダマシンプロセスにより、半導体デバイスの配線構造が形成されている。トレンチよりも先にビアホールを開口するビアファースト法では、トレンチファースト法と比較し、ビアホールに対するトレンチの重ね合わせがずれた場合の開口マージンを確保できるというメリットがある（例えば、特許文献１参照）。
しかし、ビアファースト法では、トレンチ形成用のエッチングによりＣｕ配線にエッチングダメージを与えないために、以下のように、ビアホールをレジスト、有機ＡＲＣ等の埋め込み材で埋め込む必要がある。
【０００３】
図５は、従来の半導体装置の製造方法を説明するための工程断面図である。
先ず、図５（ａ）に示すように、Ｃｕ配線１を覆うように層間絶縁膜２を形成する。次に、図５（ｂ）に示すように、写真製版とエッチングにより、層間絶縁膜２内にビアホール３を形成する。そして、図５（ｃ）に示すように、ビアホール３内を含む層間絶縁膜２上に埋め込み材２１を回転塗布法等により形成する。
次に、図５（ｄ）に示すように、埋め込み材２１のエッチバックを行う。そして、図５（ｅ）に示すように、層間絶縁膜２上にレジストパターン２２を形成する。さらに、図５（ｆ）に示すように、レジストパターン２２をマスクとしたエッチングによりトレンチ２３を形成する。
次に、図５（ｇ）に示すように、レジストパターン２２と埋め込み材２１とを除去する。その後、トレンチ２３およびビアホール３内に、Ｃｕ等の配線材料を埋め込むことにより、配線構造を形成していた。
【０００４】
【特許文献１】
特開２００２−２０３８９８号公報 （第２頁）
【０００５】
【発明が解決しようとする課題】
上記従来の方法では、埋め込み材２１を回転塗布法により形成していたため、埋め込み材２１のエッチバックを行う必要があった。
しかしながら、エッチバック工程における埋め込み材２１の膜厚制御を精度良く行うことは難しく、図６（ａ）に示すように、基板面内で埋め込み材２１の高さが変わってしまい、これに伴ってトレンチ形成用のレジスト２２の高さが変わってしまうという問題があった。
この状態で写真製版を行うと、図６（ｂ）に示すように、レジストパターン２２の開口幅Ａに差が生じてしまい、これによりトレンチ配線の寸法が変動してしまうという問題があった。
【０００６】
本発明は、上記従来の課題を解決するためになされたもので、トレンチ形成用レジストパターンの寸法制御性を向上させることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、デュアルダマシン構造を有する半導体装置の製造方法であって、
下地配線を覆う層間絶縁膜内に、該下地配線に接続するビアホールを形成する工程と、
前記ビアホール内に、電気分解により導電性高分子を形成する工程と、
前記導電性高分子を形成した後、前記層間絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたエッチングにより、前記ビアホールに接続するトレンチを形成する工程と、
を含むことを特徴とするものである。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【０００９】
実施の形態１．
図１は、本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である。詳細には、ビアファースト法を用いたデュアルダマシン構造の形成方法を説明するための図である。
【００１０】
先ず、図１（ａ）に示すように、基板（図示省略）上に下地配線（下層配線）１であるＣｕ配線を形成し、Ｃｕ配線１を覆うように基板全体に層間絶縁膜２を形成する。
次に、図１（ｂ）に示すように、層間絶縁膜２上に写真製版によりレジストパターン（図示省略）を形成した後、このレジストパターンをマスクとしたエッチングにより、層間絶縁膜２内にＣｕ配線１上面に接続するビアホール３を形成する。その後、レジストパターンを除去する。
【００１１】
次に、図１（ｃ）に示すように、電気分解により導電性高分子４をビアホール３内にのみ形成する。この電気分解の時間を調節することにより、導電性高分子４の埋め込みを層間絶縁膜２の上面でストップさせる。ここで、導電性高分子４は、例えば、アニリン系、ピロール系又はチオフェン系のポリマーのような導電性ポリマーである。ピロール系のポリマーは、０．１４ｍｏｌ／ｌのピロールモノマーと０．０５ｍｏｌ／ｌのｐ−トルエンスルホン酸塩とを、電解液であるプロピレンカーボネート溶液中で電気分解することにより形成される。
【００１２】
次に、図１（ｄ）に示すように、層間絶縁膜２上に、写真製版によりトレンチ形成用のレジストパターン５を形成する。このとき、層間絶縁膜２上面と導電性高分子４上面とは同じ高さであり、基板面内において導電性高分子４上面の高さは同じであるため、従来のようにエッチバックを行う必要はない。このため、導電性高分子４上面の高さ制御困難性に起因して、レジスト膜厚が変わるという問題や、レジストパターンの寸法が変動してしまうという問題は起こらない。
【００１３】
そして、図１（ｅ）に示すように、レジストパターン５をマスクとして層間絶縁膜２及び導電性高分子４をエッチングすることにより、上層配線用のトレンチ６を形成する。
【００１４】
次に、図１（ｆ）に示すように、レジストパターン５と導電性高分子４とを除去する。その後、トレンチ６およびビアホール３内に、Ｃｕ等の配線材料を埋め込むことにより、デュアルダマシン構造が形成される。
【００１５】
以上説明したように、本実施の形態１では、ビアホール３の形成後に、該ビアホール３内に電気分解により導電性高分子４を埋め込むようにした。導電性高分子４はビアホール３内にのみ埋め込まれ、層間絶縁膜２上に形成されないため、従来のように埋め込み材のエッチバックを行う必要がない。よって、従来よりも製造工程数を減らすことができ、半導体装置の製造コストを低減することができる。
また、導電性高分子４のエッチバック量の制御が不要となるため、エッチバック量の不均一性に起因するトレンチ形成用レジストパターン５の寸法バラツキを低減することができる。すなわち、トレンチ形成用レジストパターン５の寸法制御性が向上する。本発明者により、０．１４μｍのライン／スペースパターンのラインパターンの寸法バラツキが、従来の０．１４±０．０２μｍから０．１４±０．０１μｍに低減可能となったことを確認した。この寸法制御性に優れたレジストパターン５を用いることにより、トレンチ６のパターンを精度良く形成することができ、高精度にデュアルダマシン構造を形成することができる。
【００１６】
なお、本実施の形態１では、層間絶縁膜２上面と導電性高分子４上面とが同一面（同一の高さ）となるように、ビアホール３内に導電性高分子４を埋め込んだが、電気分解の時間等の条件を制御することにより導電性高分子４の上面位置（埋め込み高さ）を容易に制御可能である。
また、電気分解により得られた導電性高分子４をエッチバックして、ビアホール３における導電性高分子４の埋め込み高さを容易に下げることも可能である。
【００１７】
次に、本実施の形態１の変形例について説明する。
図２は、本実施の形態１の変形例を説明するための工程断面図である。
本変形例と実施の形態１とは概略同じであるが、本変形例では、図２（ｃ）に示すようにビアホール３内に導電性高分子４を電気分解により形成した後、図２（ｄ）に示すように層間絶縁膜２及び導電性高分子４上に有機ＡＲＣ（ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ）８を形成する。その後、図２（ｅ）に示すように、有機ＡＲＣ８上にトレンチ形成用のレジストパターン５を形成する。このとき、有機ＡＲＣ８を、写真製版によりレジストパターン５を形成する際の反射防止膜として用いることができる。このため、実施の形態１よりも更にレジストパターン５の寸法制御性を向上させることができ、トレンチ６のパターンを精度良く形成することができる。
【００１８】
実施の形態２．
図３は、本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
先ず、前述した実施の形態１の製造方法と同様にして、Ｃｕ配線１上に層間絶縁膜２を形成し、この層間絶縁膜２内にビアホール３を形成する（図３（ａ），（ｂ）参照）。
【００１９】
次に、図３（ｃ）に示すように、ビアホール３内及び層間絶縁膜２上に、反射防止膜の機能を有する導電性高分子９を形成する。ここで、導電性高分子９は、例えば、アントラセン誘導体のようなＫｒＦエキシマレーザの波長を吸収するものである。
【００２０】
次に、図３（ｄ）に示すように、例えばＫｒＦエキシマレーザを光源として用いた写真製版により、導電性高分子９上にレジストパターン５を形成する。ここで、写真製版を行う際に、レジスト下層に反射防止膜として機能する導電性高分子９が存在することにより、レジストパターン５の寸法制御性が向上する。また、電気分解により形成された導電性高分子９は優れた平坦性を有しているため、従来のようにエッチバックを必要としない。
【００２１】
そして、図３（ｅ）に示すように、レジストパターン５をマスクとして層間絶縁膜２及び導電性高分子９をエッチングすることにより、上層配線用のトレンチ６を形成する。
次に、図３（ｆ）に示すように、レジストパターン５と導電性高分子９とを除去する。その後、トレンチ６およびビアホール３内に、Ｃｕ等の配線材料を埋め込むことにより、デュアルダマシン構造が形成される。
【００２２】
以上説明したように、本実施の形態２では、電気分解時間等を制御することによりビアホール３内及び層間絶縁膜２上に導電性高分子９を形成し、この導電性高分子９に反射防止膜の機能を持たせた。これにより、導電性高分子９を、トレンチ形成用レジストパターン５を形成する際の反射防止膜として用いることができる。従って、レジストパターン５の寸法制御性を向上させることができる。また、従来のように埋め込み材をエッチバックする必要がないため製造工程数を減らすことができ、半導体装置の製造コストを低減することができる。
【００２３】
実施の形態３．
図４は、本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である。
先ず、図４（ａ）に示すように、基板上に複数のＣｕ配線１１，１２を形成し、これらのＣｕ配線１１，１２を覆うように基板全体に層間絶縁膜２を形成する。そして、写真製版及びエッチングにより、Ｃｕ配線１１，１２に接続するビアホール１３，１４を形成する。続いて、ビアホール１３内を含むデュアルダマシン構造を形成しない領域を覆い、且つ、デュアルダマシン構造を形成する領域に開口を有するマスク１５としてのレジストパターンを形成する。
【００２４】
次に、図４（ｂ）に示すように、レジストパターン１５で覆われていないビアホール１４内にのみ、電気分解により導電性高分子１６を形成する。
【００２５】
次に、図４（ｃ）に示すように、有機溶剤を用いてレジストパターン１５を除去する。ここで、この有機溶剤に対して導電性高分子１６は不溶であるため、レジストパターン１５のみが選択的に除去される。
【００２６】
次に、図４（ｄ）に示すように、ビアホール１４内を含む層間絶縁膜２上に、写真製版によりトレンチ形成用のレジストパターン１７を形成する。
【００２７】
次に、図４（ｅ）に示すように、レジストパターン１７をマスクとして層間絶縁膜２及び導電性高分子１６をエッチングすることにより、上層配線用のトレンチ１８を形成する。そして、レジストパターン１７と導電性高分子１６とを除去する。その後、ビアホール１３並びにトレンチ１８及びビアホール１４内にＣｕ等の配線材料を埋め込むことにより、配線構造が形成される。
【００２８】
以上説明したように、本実施の形態３では、複数のビアホール１３，１４のうちでトレンチを形成しないビアホール１３をレジストパターン１５で覆った後で、該レジストパターン１５で覆われていないビアホール１４内に電気分解により導電性高分子１６を形成した。よって、複数のビアホールの中で埋め込み材の埋め込みが必要なビアホールに、マスクを用いて選択的に導電性高分子を埋め込むことができる。
【００２９】
なお、本実施の形態３では、ビアホールが２つ形成された場合について説明したが、それ以上形成されていてもよい。
【００３０】
【発明の効果】
本発明によれば、トレンチ形成用レジストパターンの寸法制御性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である。
【図２】本発明の実施の形態１の変形例を説明するための工程断面図である。
【図３】本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
【図４】本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である。
【図５】従来の半導体装置の製造方法を説明するための工程断面図である。
【図６】従来の製造方法におけるレジストパターンの寸法変動を示す図である。
【符号の説明】
１ 下地配線（Ｃｕ配線）、 ２ 層間絶縁膜、 ３ ビアホール、 ４ 導電性高分子、 ５ レジストパターン、 ６ トレンチ、 ８ 有機ＡＲＣ、 ９ 導電性高分子、 １１，１２ 下地配線（Ｃｕ配線）、 １３，１４ ビアホール、 １５ マスク（レジストパターン）、 １６ 導電性高分子、 １７レジストパターン、 １８ トレンチ。
Claims (6)
- デュアルダマシン構造を有する半導体装置の製造方法であって、
下地配線を覆う層間絶縁膜内に、該下地配線に接続するビアホールを形成する工程と、
前記ビアホール内に、電気分解により導電性高分子を形成する工程と、
前記導電性高分子を形成した後、前記層間絶縁膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしたエッチングにより、前記ビアホールに接続するトレンチを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の製造方法において、
前記導電性高分子は、アニリン系、ピロール系又はチオフェン系のポリマーであることを特徴とする半導体装置の製造方法。 - 請求項１又は２に記載の製造方法において、
前記導電性高分子は、前記層間絶縁膜上にも形成され、前記レジストパターンを形成する工程で用いられる露光光を吸収することを特徴とする半導体装置の製造方法。 - 請求項３に記載の製造方法において、
前記露光光がＫｒＦエキシマレーザ光であり、
前記導電性高分子がアントラセン誘導体を含有することを特徴とする半導体装置の製造方法。 - 請求項１又は２に記載の製造方法において、
前記導電性高分子を形成した後、前記層間絶縁膜及び前記導電性高分子上に反射防止膜を形成する工程を更に含み、
前記反射防止膜上に前記レジストパターンを形成することを特徴とする半導体装置の製造方法。 - 請求項１から５の何れかに記載の製造方法において、
前記ビアホールを形成する工程では、複数のビアホールが形成され、
前記導電性高分子の形成に先立って、前記複数のビアホールのうち前記導電性高分子を形成しないビアホールをマスクする工程を更に含むことを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003043303A JP2004253659A (ja) | 2003-02-20 | 2003-02-20 | 半導体装置の製造方法 |
| US10/683,392 US6787454B1 (en) | 2003-02-20 | 2003-10-14 | Method of manufacturing semiconductor device having dual damascene structure |
| TW092131773A TWI231525B (en) | 2003-02-20 | 2003-11-13 | Method of manufacturing semiconductor device |
| DE102004001672A DE102004001672A1 (de) | 2003-02-20 | 2004-01-12 | Verfahren zum Herstellen einer Halbleitervorrichtung mit Doppel-Damaszener-Struktur |
| KR1020040002543A KR20040075708A (ko) | 2003-02-20 | 2004-01-14 | 반도체 장치의 제조 방법 |
| CNA200410002759XA CN1523657A (zh) | 2003-02-20 | 2004-01-14 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003043303A JP2004253659A (ja) | 2003-02-20 | 2003-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004253659A true JP2004253659A (ja) | 2004-09-09 |
Family
ID=32844536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003043303A Withdrawn JP2004253659A (ja) | 2003-02-20 | 2003-02-20 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6787454B1 (ja) |
| JP (1) | JP2004253659A (ja) |
| KR (1) | KR20040075708A (ja) |
| CN (1) | CN1523657A (ja) |
| DE (1) | DE102004001672A1 (ja) |
| TW (1) | TWI231525B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7403800B2 (en) * | 2002-12-11 | 2008-07-22 | Kyoo Jin Han | Reverse activity bit setting system and method |
| US7538025B2 (en) * | 2003-11-14 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene process flow for porous low-k materials |
| US7545045B2 (en) * | 2005-03-24 | 2009-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy via for reducing proximity effect and method of using the same |
| JP4728153B2 (ja) * | 2006-03-20 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8124516B2 (en) * | 2006-08-21 | 2012-02-28 | Lam Research Corporation | Trilayer resist organic layer etch |
| DE102006041004B4 (de) * | 2006-08-31 | 2017-12-21 | Advanced Micro Devices, Inc. | Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika |
| KR100843716B1 (ko) * | 2007-05-18 | 2008-07-04 | 삼성전자주식회사 | 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자 |
| CN101303525B (zh) * | 2008-06-23 | 2012-12-05 | 上海集成电路研发中心有限公司 | 一种双重图形曝光工艺 |
| FR2946796B1 (fr) * | 2009-06-11 | 2011-12-09 | Commissariat Energie Atomique | Dispositif microelectronique dote d'une matrice d'elements a base d'un polymere conducteur a coefficient de temperature positif. |
| CN102881642B (zh) * | 2012-09-20 | 2018-04-06 | 上海集成电路研发中心有限公司 | 重新布线图形的形成方法 |
| CN104051326B (zh) * | 2013-03-12 | 2017-09-29 | 旺宏电子股份有限公司 | 在衬底不同深度有接触着陆区的装置的形成方法及3‑d结构 |
| CN114078749A (zh) * | 2020-08-18 | 2022-02-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
| US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
| KR100366631B1 (ko) * | 2000-09-27 | 2003-01-09 | 삼성전자 주식회사 | 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법 |
| JP2002203898A (ja) | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20030116439A1 (en) * | 2001-12-21 | 2003-06-26 | International Business Machines Corporation | Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices |
| US20040007325A1 (en) * | 2002-06-11 | 2004-01-15 | Applied Materials, Inc. | Integrated equipment set for forming a low K dielectric interconnect on a substrate |
-
2003
- 2003-02-20 JP JP2003043303A patent/JP2004253659A/ja not_active Withdrawn
- 2003-10-14 US US10/683,392 patent/US6787454B1/en not_active Expired - Fee Related
- 2003-11-13 TW TW092131773A patent/TWI231525B/zh not_active IP Right Cessation
-
2004
- 2004-01-12 DE DE102004001672A patent/DE102004001672A1/de not_active Withdrawn
- 2004-01-14 KR KR1020040002543A patent/KR20040075708A/ko active IP Right Grant
- 2004-01-14 CN CNA200410002759XA patent/CN1523657A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20040166669A1 (en) | 2004-08-26 |
| KR20040075708A (ko) | 2004-08-30 |
| TW200416791A (en) | 2004-09-01 |
| TWI231525B (en) | 2005-04-21 |
| US6787454B1 (en) | 2004-09-07 |
| CN1523657A (zh) | 2004-08-25 |
| DE102004001672A1 (de) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004253659A (ja) | 半導体装置の製造方法 | |
| TWI253712B (en) | Method of fabricating patterns with a dual damascene process | |
| US7241684B2 (en) | Method of forming metal wiring of semiconductor device | |
| KR100596609B1 (ko) | 레지스트 매립 방법 및 반도체 장치의 제조 방법 | |
| KR101016855B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100698741B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US8119523B2 (en) | Method for fabricating semiconductor device using dual damascene process | |
| KR100356816B1 (ko) | 반도체장치의 콘택 및 배선 형성방법 | |
| KR100539447B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100546171B1 (ko) | 듀얼 다마신 패턴 형성방법 | |
| KR100571408B1 (ko) | 반도체 소자의 듀얼 다마신 배선 제조 방법 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| KR100596874B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100632116B1 (ko) | 이중 다마신 패턴 형성방법 | |
| KR100318269B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR20080090849A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| KR20050079806A (ko) | 반도체 소자의 제조 방법 | |
| JPH07221198A (ja) | キャパシタの下層電極形成方法 | |
| KR20010063661A (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| JPH10270443A (ja) | 半導体製造方法及び半導体装置 | |
| KR20050022527A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20080030309A (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR970052424A (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR20030053967A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20050120955A (ko) | 반도체 소자의 금속 플러그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |