KR20080030309A - 반도체 소자의 콘택 플러그 형성 방법 - Google Patents

반도체 소자의 콘택 플러그 형성 방법 Download PDF

Info

Publication number
KR20080030309A
KR20080030309A KR1020060096235A KR20060096235A KR20080030309A KR 20080030309 A KR20080030309 A KR 20080030309A KR 1020060096235 A KR1020060096235 A KR 1020060096235A KR 20060096235 A KR20060096235 A KR 20060096235A KR 20080030309 A KR20080030309 A KR 20080030309A
Authority
KR
South Korea
Prior art keywords
contact plug
forming
interlayer insulating
contact
contact hole
Prior art date
Application number
KR1020060096235A
Other languages
English (en)
Inventor
김완수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096235A priority Critical patent/KR20080030309A/ko
Publication of KR20080030309A publication Critical patent/KR20080030309A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 콘택 플러그 형성 후에 상기 콘택 플러그의 일부를 식각하고 재형성함으로서 콘택 플러그의 내부에 발생한 심을 매립하여 심을 제거함으로써 보다 안정적인 소자를 제조할 수 있다.
드레인 콘택홀 식각 공정, 반사 방지막, 습식 베리어 질화막

Description

반도체 소자의 콘택 플러그 형성 방법{Method of forming contact plug in a flash memory device}
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위해 도시한 단면도이다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위해 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
200 : 반도체 기판 202 : 식각 방지막
204 : 제1 층간 절연막 206 : 제2 층간 절연막
208 : 폴리 하드 마스크 210 : 드레인 콘택홀
212 : 반사 방지막 214 : 습식 베리어 질화막
216 : 드레인 콘택 폴리 플러그
본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 특히 드레인 콘택 플러그(contact plug) 내부에 발생한 심(seam)을 제거하는 반도체 소자의 콘 택 형성방법에 관한 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위해 도시한 단면도이다.
도 1a를 참조하면, 소자 분리막(미도시), 게이트(미도시), 게이트 스페이서(미도시)등 소정의 패턴이 형성된 반도체 기판(100) 상에 식각 방지막(102) 및 제1 층간 절연막(104)을 순차적으로 형성한다. 그리고 제1 층간 절연막(104) 및 식각 방지막(102)을 식각하여 소오스 콘택홀(미도시)을 형성하고, 형성된 소오스 콘택홀(미도시)에 폴리 실리콘을 매립한 후, CMP(Chemical Mechanical Polishing) 공정을 통해 소오스 콘택 플러그(미도시)를 형성한다. 전체 구조상에 제2 층간 절연막(105), 아모퍼스 카본 마스크(amorphous carbon mask; 106), SiON(107) 및 하부 반사 방지막(Bottom Anti Reflective Coating; 108)을 순차적으로 형성한 후, 상부에 포토 레지스트(109)를 형성한다.
도 1b를 참조하면, 포토 레지스트(109)를 이용하여 하부 반사 방지막(108), SiON(107) 및 아모퍼스 카본 마스크(106)를 패터닝한 후, 포토 레지스트(109), 하부 반사 방지막(108) 및 SiON(107)을 제거한다. 패터닝된 아모퍼스 카본 마스크(106)를 이용하여 제2 층간 절연막(105) 및 제1 층간 절연막(104)을 순차적으로 식각하여 드레인 콘택홀(110)을 형성한다. 드레인 콘택홀(110)을 형성하기 위한 식각 공정은 하부에 형성된 식각 방지막(102)이 노출되면서 종료된다. 이때, 드레인 콘택홀(110)의 중간 부분에 보잉 프로파일(bowing profile)이 형성된다. 즉 상부폭이 중간 부분의 폭보다 좁게 형성되어 후속하는 콘택홀 매립 공정에서 오버행(over hang)이 발생하여 심이 발생할 수 있다.
도 1c를 참조하면, 아모퍼스 카본 마스크(106)를 제거한 후 드레인 콘택홀(110)을 포함하는 전체구조 상부에 폴리 실리콘층(112)을 형성하여 드레인 콘택홀(110)을 폴리 실리콘으로 완전히 매립한다. 이때 드레인 콘택홀(110)의 보잉 프로파일로 인하여 드레인 콘택홀(110)의 내부에 심(114)이 발생한다. 이후에 화학 기계적 연마(CMP) 공정이나 에치백(etch back) 공정으로 제2 층간 절연막(105)의 상부의 폴리 실리콘층(112)을 제거하여 콘택 플러그를 형성한다. 이때 콘택 플러그 내부에 형성된 심(114)의 일부가 외부로 드러나게 된다.
도 1d를 참조하면, 전체 구조상에 타이타늄/타이타늄나이트라이드(Ti/TiN) 등을 이용하여 배리어 금속층(130)을 형성한다. 이때 심(114)을 확대한 도면에 나타난 바와 같이, 심(114) 발생 부위에 배리어 금속층(130)의 형성이 불완전하기 때문에, 심(114)의 갚은 곳에는 배리어 금속층(130)이 형성되지 않는 부분이 발생한다. 이로 인하여 플루오르 계열의 반응가스를 이용하여 텅스텐을 형성하여 도전 물질층(미도시)을 형성하는 후속 공정에서, 심(114) 내부로 유입된 상기 반응가스가 콘택 플러그와 반응한다. 따라서 콘택 플러그가 소실되어 소자의 성능에 악영향을 주고 소자의 신뢰성이 저하되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 본 발명은 콘택 플러그를 형성 후에 상기 콘택 플러그의 일부를 식각하고 재형성함으로써 콘택 플러그의 내부에 발생한 심을 매립하여 심을 제거함으로써, 보다 안정적인 소자를 제 조할 수 있는 반도체 소자의 콘택 플러그 형성방법을 제공하는 데 있다.
본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법은, 반도체 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막에 콘택홀을 형성하는 단계와, 상기 콘택홀 내부에 제1 콘택 플러그를 형성하는 단계와, 상기 제1 콘택 플러그의 상부를 소정 두께만큼 식각하는 단계와, 상기 콘택홀의 상부 폭이 넓어지도록 상기 제1 콘택 플러그보다 높게 돌출된 상기 층간 절연막의 상부를 식각하는 단계 및 상기 콘택홀이 완전히 매립되도록 상기 제1 콘택 플러그 상에 제2 콘택 플러그를 형성하는 단계를 포함한다.
상기 제1 콘택 플러그층의 일부를 제거할 때 HBr 가스를 사용할 수 있다.
상기 제 1 콘택 플러그층의 일부를 제거할 때 HBr 가스및 Cl2의 혼합 가스를 사용할 수 있다.
상기 제 1 콘택 플러그층의 일부를 제거한 후 높이는 500Å 내지 2000Å의 범위일 수 있다.
상기 콘택홀 사이에 위치한 상기 층간 절연막의 상부를 둥글게 형성할 때 Ar 가스를 사용할 수 있다.
상기 콘택홀 사이에 위치한 상기 층간 절연막의 상부를 둥글게 형성할 때 Ar 가스 및 산소를 혼합하여 사용할 수 있다.
상기 콘택홀 사이에 위치한 상기 층간 절연막의 상부에 상기 스퍼터링 공정 을 하기 전 습식식각을 실시할 수 있다.
상기 습식식각을 실시할 때 사용하는 BOE 용액의 농도는 100:1 내지 300:1의 범위일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2a 내지 2f는 본 발명의 일 실시예에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 2a에 도시된 바와 같이, 소자 분리막(미도시), 게이트(미도시), 게이트 스페이서(미도시)등 소정의 패턴이 형성된 반도체 기판(200) 상에 식각 방지막(202) 및 제1 층간 절연막(204)을 순차적으로 형성한다. 그리고 제1 층간 절연막(204)과 식각 방지막(202)을 식각하여 소오스 콘택홀(미도시)을 형성한다. 형성된 소오스 콘택홀(미도시)에 폴리 실리콘을 매립한 후, CMP 공정을 통해 소오스 콘택 플러그(미도시)를 형성한다.
이어서, 전체 구조상에 제2 층간 절연막(205), 아모퍼스 카본 마스크(미도시), SiON(미도시) 및 하부 반사 방지막(미도시)을 순차적으로 형성한 후, 상부에 포토 레지스트(미도시)를 형성한다. 상기 포토 레지스트(미도시)를 이용하여 상기 하부 반사 방지막(미도시), 상기 SiON(미도시) 및 상기 아모퍼스 카본 마스크(미도시)를 패터닝한 후, 상기 포토 레지스트(미도시), 상기 하부 반사 방지막(미도시) 및 상기 SiON(미도시)을 제거한다. 패터닝된 아모퍼스 카본 마스크(미도시)를 이용하여 제2 층간 절연막(205), 제1 층간 절연막(204) 및 식각 방지막(202)을 순차적 으로 식각하여 드레인 콘택홀(210)을 형성한다. 이때, 드레인 콘택홀(210)은 폭에 비해 식각 타겟(etch target)이 높기 때문에 고종횡비(high aspect ratio)로 인하여 드레인 콘택홀(210)의 중간 부분에 보잉 프로파일이 형성된다. 한편, 드레인 콘택홀(210)을 형성하기 위한 식각 공정 시에 식각 방지막(202)이 완전히 제거되거나 상당 부분 제거될 수 있도록 한다.
상기에서, 제2 층간 절연막(206)은 HDP 산화막이나 PE-TEOS로 형성할 수 있다. 아모퍼스 카본 마스크(미도시)는 1500Å 내지 4000Å 두께의 범위로 형성할 수 있다. SiON(미도시)의 두께는 200Å 내지 500Å 두께의 범위로 형성할 수 있다.
이어서, 드레인 콘택홀(210)을 포함하는 전체 구조 상부에 제1 폴리 실리콘층(212)을 전면 증착하여, 드레인 콘택홀(210)을 폴리 실리콘으로 완전히 매립한다. 이때 드레인 콘택홀(210)의 상기 보잉 프로파일로 인하여 드레인 콘택홀(210) 내부의 제1 폴리 실리콘층(212)에 심(214)이 발생한다. 이후에 제2 층간 절연막(205)의 상부표면이 노출되는 시점까지 화학 기계적 연마(CMP) 방법이나 에치백(etch back) 방법으로 제1 폴리 실리콘층(212)을 제거하여 1차로 콘택 플러그를 형성한다. 이때 상기 콘택 플러그 내부에 형성된 심(214)의 일부가 외부로 드러나게 된다.
도 2b를 참조하면, HBr 가스 또는 HBr 및 Cl2 혼합 가스를 이용하여 제1 폴리 실리콘층(212)의 상부를 소정의 두께만큼 식각한다. 그러면 제1 폴리 실리콘층(212)의 상부는 둥근 형태로 형성하되, 심(214)도 식각되어 심(214)의 폭이 더욱 넓어진다. 이때, 제1 폴리 실리콘층(212)의 높이가 500Å 내지 2000Å이 되도록 제1 폴리 실리콘층(212)의 식각 두께를 설정한다.
도 2c를 참조하면, Ar 가스 또는 Ar 및 산소의 혼합가스를 이용하여 스퍼터링(sputtering) 공정을 실시하여 제1 폴리 실리콘층(212)보다 높게 돌출된 제2 층간 절연막(205)의 상부 모서리를 둥글게 라운딩 처리한다. 이로써 드레인 콘택홀(210)의 상부폭이 넓어진다. 한편, 상기 스퍼터링 공정을 실시하기 전에 습식 식각 공정을 먼저 실시할 수 있다. 습식 식각 공정을 추가로 실시하면 제1 폴리 실리콘층(212)보다 높게 돌출된 제2 층간 절연막(205)의 상부 모서리가 부분적으로 둥근 형상을 가질 수 있으므로, 후속하는 스퍼터링 공정에서 제2 층간 절연막(205)의 상기 상부 모서리를 더욱 용이하게 둥근 형상을 형성할 수 있다. 상기 습식 식각 공정은 100:1 내지 300:1의 BOE 용액을 사용할 수 있다.
도 2d를 참조하면, 전체 구조 상부에 제2 폴리 실리콘층(220)을 형성한다. 이에 따라 제1 폴리 실리콘층(212)의 내부에 형성된 심(214)은 제2 폴리 실리콘층(220)으로 완전히 매립된다. 또한 제2 층간 절연막(205)의 상부 모서리가 둥근 형상을 가지며 드레인 콘택홀(210)의 상부 폭이 확장되어 있으므로, 제2 폴리 실리콘층(220)을 전면 증착할 때는 심이 발생되지 않는다.
도 2e를 참조하면, 화학 기계적 연마(CMP) 공정이나 에치백(etch back) 공정으로 제2 폴리 실리콘층(220)을 제거한다. 이로써 제1 포리 실리콘층(212) 및 제2 폴리 실리콘층(220)으로 이루어진 콘택 플러그가 형성된다.
도 2f를 참조하면, 전체 구조 상부에 식각 방지막(230)과 층간 절연막(231) 을 형성한 후 패터닝 공정을 실시하여 층간 절연막(231)과 식각 방지막(230)의 소정 영역을 식각하여 배선 영역을 형성한다. 그리고 전체 구조 상부에 배리어 금속층(232)을 형성하고, 텅스텐층 또는 알루미늄층을 형성하여 상기 배선 영역을 매립한 후 CMP공정을 실시하여 상기 콘택 플러그 상단에 배선(233)을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 드레인 콘택홀 형성 공정에서 콘택홀 내에 형성된 보잉으로 인해 후속하는 공정에서 발생하는 폴리 플러그 내부의 심을 제거하여 보다 안정적인 소자를 제조할 수 있는 효과가 있다.

Claims (8)

  1. 반도체 기판상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막에 콘택홀을 형성하는 단계;
    상기 콘택홀 내부에 제1 콘택 플러그를 형성하는 단계;
    상기 제1 콘택 플러그의 상부를 소정 두께만큼 식각하는 단계;
    상기 콘택홀의 상부 폭이 넓어지도록 상기 제1 콘택 플러그보다 높게 돌출된 상기 층간 절연막의 상부를 식각하는 단계;
    상기 콘택홀이 완전히 매립되도록 상기 제1 콘택 플러그 상에 제2 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성 방법.
  2. 제1항에 있어서,
    상기 제1 콘택 플러그층의 일부를 제거할 때 HBr 가스를 사용하는 반도체 소자의 콘택 플러그 형성 방법.
  3. 제1항에 있어서,
    상기 제 1 콘택 플러그층의 일부를 제거할 때 HBr 가스및 Cl2의 혼합 가스를 사용하는 반도체 소자의 콘택 플러그 형성 방법.
  4. 제1항에 있어서,
    상기 제 1 콘택 플러그층의 일부를 제거한 후 높이는 500Å 내지 2000Å의 범위인 반도체 소자의 콘택 플러그 형성 방법.
  5. 제1항에 있어서,
    상기 콘택홀 사이에 위치한 상기 층간 절연막의 상부를 둥글게 형성할 때 Ar 가스를 사용하는 반도체 소자의 콘택 플러그 형성 방법.
  6. 제1항에 있어서,
    상기 콘택홀 사이에 위치한 상기 층간 절연막의 상부를 둥글게 형성할 때 Ar 가스 및 산소를 혼합하여 사용하는 반도체 소자의 콘택 플러그 형성 방법.
  7. 제1항에 있어서,
    상기 콘택홀 사이에 위치한 상기 층간 절연막의 상부에 상기 스퍼터링 공정을 하기 전 습식식각을 실시하는 반도체 소자의 콘택 플러그 형성 방법.
  8. 제8항에 있어서,
    상기 습식식각을 실시할 때 사용하는 BOE 용액의 농도는 100:1 내지 300:1의 범위인 반도체 소자의 콘택 플러그 형성 방법.
KR1020060096235A 2006-09-29 2006-09-29 반도체 소자의 콘택 플러그 형성 방법 KR20080030309A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096235A KR20080030309A (ko) 2006-09-29 2006-09-29 반도체 소자의 콘택 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096235A KR20080030309A (ko) 2006-09-29 2006-09-29 반도체 소자의 콘택 플러그 형성 방법

Publications (1)

Publication Number Publication Date
KR20080030309A true KR20080030309A (ko) 2008-04-04

Family

ID=39532475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096235A KR20080030309A (ko) 2006-09-29 2006-09-29 반도체 소자의 콘택 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR20080030309A (ko)

Similar Documents

Publication Publication Date Title
US20060073699A1 (en) Method for fabricating semiconductor device
KR20100050911A (ko) 콘택홀내에 스페이서를 구비하는 반도체 장치의 제조방법
US20050136642A1 (en) Method for fabricating semiconductor device
KR100683492B1 (ko) 반도체소자의 콘택식각 방법
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
US7994065B2 (en) Method for fabricating semiconductor device
KR20080030309A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR101016855B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20060113264A (ko) 반도체장치의 제조 방법
KR100310823B1 (ko) 반도체장치의콘택홀형성방법
KR100529379B1 (ko) 반도체 캐패시터의 제조 방법
KR100910868B1 (ko) 반도체소자 제조 방법
KR100361515B1 (ko) 반도체장치의 콘택부 제조방법
KR20110075206A (ko) 반도체 소자 및 그의 형성 방법
KR20070090359A (ko) 반도체 소자의 제조방법
KR20080024371A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20080061165A (ko) 반도체 소자의 콘택홀 형성 방법
KR20090030507A (ko) 반도체 소자의 제조방법
KR20060108319A (ko) 플래쉬 메모리 소자의 제조방법
KR20060105291A (ko) 반도체 소자의 제조방법
KR20010005229A (ko) 반도체소자의 콘택 형성방법
KR20080064309A (ko) 반도체 소자의 제조방법
KR20030002623A (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
KR20030002110A (ko) 자기정렬콘택 플러그의 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination