DE102004001672A1 - Verfahren zum Herstellen einer Halbleitervorrichtung mit Doppel-Damaszener-Struktur - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung mit Doppel-Damaszener-Struktur Download PDF

Info

Publication number
DE102004001672A1
DE102004001672A1 DE102004001672A DE102004001672A DE102004001672A1 DE 102004001672 A1 DE102004001672 A1 DE 102004001672A1 DE 102004001672 A DE102004001672 A DE 102004001672A DE 102004001672 A DE102004001672 A DE 102004001672A DE 102004001672 A1 DE102004001672 A1 DE 102004001672A1
Authority
DE
Germany
Prior art keywords
conductive polymeric
polymeric element
contact hole
forming
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004001672A
Other languages
English (en)
Inventor
Takayuki Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of DE102004001672A1 publication Critical patent/DE102004001672A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B65/00—Locks or fastenings for special use
    • E05B65/0025—Locks or fastenings for special use for glass wings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Kontaktloch (3) wird derart gebildet, daß es eine Cu-Zwischenverbindung (1) durch eine Zwischenlagen-Isolierschicht (2) hindurch erreicht, die die Cu-Zwischenverbindung (1) bedeckt. Ein leitfähiges polymeres Element (4) wird durch Elektrolyse in dem Kontaktloch (3) versenkt. Eine Resiststruktur (5) wird durch ein photolithographisches Verfahren auf der Zwischenlagen-Isolierschicht (2) gebildet, und ein Graben (6) wird in Verbindung mit dem Kontaktloch (3) durch Ätzen gebildet, wobei die Resiststruktur (5) als Maske verwendet wird. Die Resiststruktur (5) und das leitfähige polymere Element (4) werden anschließend entfernt.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung und betrifft im spezielleren ein Verfahren zum Bilden einer Doppel-Damaszener-Struktur.
  • In den letzten Jahren sind Verdrahtungsstrukturen von Halbleitervorrichtungen mit einem Doppel-Damaszener-Verfahren gebildet worden, bei dem eine Durchgangsöffnung bzw. ein Kontaktloch (Verbindungsöffnung) und ein Graben (Verdrahtungsgraben) in integraler Weise gebildet werden. Wie zum Beispiel in der japanischen Offenlegungsschrift Nr. 2002-203898 beschrieben, ist ein zuerst das Kontaktloch bildendes Verfahren, bei dem das Kontaktloch vor dem Graben gebildet wird, gegenüber einem zuerst den Graben bildenden Verfahren dahingehend vorteilhaft, daß ein ausreichender Öffnungsrand bzw. Öffnungszugabe selbst dann sichergestellt ist, wenn es zu einer Abweichung des Grabens gegenüber dem Kontaktloch kommt.
  • Bei dem zuerst das Kontaktloch bildenden Verfahren ist es jedoch zum Verhindern einer Beschädigung einer Cu-Zwischenverbindung durch das Ätzen bei der Grabenbildung notwendig, das Kontaktloch mit einem Füllmaterial, wie zum Beispiel einem Resist oder einer organischen Antireflexions-Beschichtung oder dergleichen, in der nachfolgend beschriebenen Weise zu füllen.
  • Die 5A bis 5G zeigen Schnittdarstellungen zur Erläuterung eines herkömmlichen Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • Wie in 5A gezeigt ist, wird zuerst eine Zwischenlagen-Isolierschicht 2 derart gebildet, daß sie eine Cu-Zwischenverbindung 1 überdeckt. Wie in 5B gezeigt ist, wird dann ein Kontaktloch 3 durch ein photolithographisches Verfahren und Ätzen durch die Zwischenlagen-Isolierschicht 2 hindurch gebildet. Wie in 5C gezeigt ist, wird dann ein Füllelement auf der Zwischenlagen-Isolierschicht 2 einschließlich des Inneren des Kontaktlochs 3 durch Schleuderbeschichtung oder dergleichen gebildet.
  • Anschließend erfolgt ein Rückätzen des Füllelements 21, wie dies in 5D gezeigt ist. Danach wird eine Resiststruktur 22 auf der Zwischenlagen-Isolierschicht 2 gebildet, wie dies in 5E dargestellt ist. Anschließend wird in der in 5F dargestellten Weise ein Graben 23 durch Ätzen gebildet, und zwar unter Verwendung der Resiststruktur 22 als Maske.
  • Anschließend werden die Resiststruktur 22 und das Füllelement 21 in der in 5G dargestellten Weise entfernt. Danach wird ein Verdrahtungsmaterial, wie zum Beispiel Cu oder dergleichen, in dem Graben 23 und dem Kontaktloch 3 versenkt, um eine Verdrahtungsstruktur zu bilden.
  • Bei dem vorstehend erläuterten herkömmlichen Verfahren, bei dem das Füllelement 21 durch Schleuderbeschichtung gebildet wird, ist ein Rückätzen des Füllelements 21 erforderlich.
  • Es ist jedoch schwierig, eine Dicke des Füllelements 21 in einem Rückätzschritt exakt zu steuern, wobei dies zu einem Problem dahingehend führt, daß die Höhe des Füllelements 21 innerhalb des Substrats variiert und eine Höhe des Grabenbildungs-Resist 22 entsprechend variiert, wie dies in 6A dargestellt ist.
  • Wenn in einem derartigen Zustand ein photolithographisches Verfahren ausgeführt wird, kommt es zu Unterschieden zwischen den Öffnungsbreiten A der Resiststruktur 22, wie dies in 6B gezeigt ist, wobei infolgedessen die Abmessungen einer Grabenzwischenverbindung variieren.
    •
  • Ein Ziel der vorliegenden Erfindung besteht in der Überwindung der vorstehend beschriebenen Probleme sowie in der Angabe eines neuartigen und nützlichen Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • Im spezielleren besteht ein Ziel der vorliegenden Erfindung in einer verbesserten Steuerbarkeit einer Abmessung einer Grabenbildungs-Resiststruktur.
  • Erreicht werden die vorstehend genannten Ziele der vorliegenden Erfindung durch ein Verfahren zum Herstellen einer Halbleitervorrichtung, wie es im Anspruch 1 angegeben ist.
  • Gemäß einem Gesichtspunkt der vorliegenden Erfindung wird bei dem Verfahren zuerst ein Kontaktloch gebildet, das eine darunter liegende Zwischenverbindung durch eine Zwischenlagen-Isolierschicht hindurch erreicht, die die darunter liegende Zwischenverbindung überdeckt. Als Nächstes wird ein leitfähiges polymeres Element durch Elektrolyse in dem Kontaktloch gebildet. Anschließend wird eine Resiststruktur auf der Zwischenlagen-Isolierschicht gebildet. Schließlich wird ein mit dem Kontaktloch verbundener Graben durch Ätzen gebildet, wobei die Resiststruktur als Maske verwendet wird.
  • Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
    •
  • Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen mehrerer Ausführungsbeispiele noch näher beschrieben. In den Zeichnungen zeigen:
  • 1A bis 1F Schnittansichten zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2A bis 2G Schnittansichten zur Erläuterung eines Prozesses einer Modifizierung des ersten Ausführungsbeispiels;
  • 3A bis 3F Schnittansichten zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung;
  • 4A bis 4E Schnittansichten zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der Erfindung;
  • 5A bis 5G Schnittansichten zur Erläuterung eines herkömmlichen Verfahrens zum Herstellen einer Halbleitervorrichtung; und
  • 6A und 6B Schnittansichten zur Erläuterung einer Dimensionsänderung bei einer Resiststruktur bei einem herkömmlichen Herstellungsverfahren.
  • Im folgenden werden Prinzipien und Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Begleitzeichnungen beschrieben. Dabei sind diejenigen Elemente und Schritte, die mehreren Zeichnungen gemeinsam sind, mit den gleichen Bezugszeichen bezeichnet, so daß eine redundante Beschreibung derselben entfallen kann.
  • Erstes Ausführungsbeispiel
  • Die 1A bis 1F zeigen Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Genauer gesagt, es veranschaulichen die 1A bis 1F ein Verfahren zum Bilden einer Doppel-Damaszener-Struktur durch ein zuerst ein Kontaktloch bildendes Verfahren.
  • Wie in 1A gezeigt ist, wird zuerst eine Cu-Zwischenverbindung als unten liegende Zwischenverbindung (als untere Lage vorgesehene Zwischenverbindung) auf einem nicht gezeigten Substrat gebildet, und eine Zwischenlagen-Isolierschicht 2 wird über dem gesamten Substrat in die Cu-Zwischenverbindung 1 überdeckender Weise gebildet.
  • Wie in 1B gezeigt ist, wird nach der Bildung einer nicht gezeigten Resiststruktur auf der Zwischenlagen-Isolierschicht 2 durch eine photolithographisches Verfahren ein Durchgangsloch oder Kontaktloch 3 durch die Zwischenlagen-Isolierschicht 2 hindurch in die obere Oberfläche der Cu-Zwischenverbindung 1 erreichender Weise durch Ätzen gebildet, wobei die Resiststruktur als Maske verwendet wird. Die Resiststruktur wird anschließend entfernt.
  • Wie in 1C gezeigt ist, wird anschließend ein leitfähiges polymeres Element 4 nur in dem Kontaktloch 3 durch Elektrolyse gebildet. Das Vergraben bzw. Einbetten des leitfähigen polymeren Elements 4 wird an der oberen Oberfläche der Zwischenlagen-Isolierschicht 2 durch Einstellen der Elektrolysezeit gestoppt. Zum Beispiel wird das leitfähige polymere Element 4 aus einem leitfähigen Polymer gebildet, wie zum Beispiel einem Anilin-, Pyrrol- oder Thiophen-Polymer. Das Pyrrol-Polymer wird gebildet durch Elektrolysieren eines Pyrrol-Monomers von 0,14 mol/l und einem p-Toluensulfonat von 0,05 mol/l in einer Propylencarbonatlösung als Elektrolyt.
  • Wie in 1D gezeigt ist, wird dann eine Grabenbildungs-Resiststruktur 5 durch ein photolithographisches Verfahren auf der Zwischenlagen-Isolierschicht 2 gebildet. Im Gegensatz zu dem herkömmlichen Fall ist es zu diesem Zeitpunkt nicht notwendig, ein Rückätzen des leitfähigen polymeren Elements 4 durchzuführen, da die obere Oberfläche des leitfähigen polymeren Elements 4 bündig mit der oberen Oberfläche der Zwischenlagen-Isolierschicht 2 ist, d.h. mehrere leitfähige polymere Elemente 4 haben innerhalb des Substrats die gleiche Höhe.
  • Dieses Herstellungsverfahren ist somit frei von den Problemen, daß die Dicke der Resistschicht auf Grund der Schwierigkeit des Steuerns der Höhe des leitfähigen polymeren Elements 4 variiert und daß die Abmessungen der Resiststruktur 5 variieren.
  • Wie in 1E gezeigt ist, wird dann ein Graben 6 für eine eine obere Lage bildende Zwischenverbindung durch Ätzen der Zwischenlagen-Isolierschicht 2 und des leitfähigen polymeren Elements 4 unter Verwendung der Resiststruktur 5 als Maske gebildet.
  • Anschließend werden die Resiststruktur 5 und das leitfähige polymere Element 4 in der in 1F dargestellten Weise entfernt. Danach wird ein Verdrahtungsmaterial, wie zum Beispiel Cu oder dergleichen, in dem Graben 6 und dem Kontaktloch 3 versenkt, so daß eine Doppel-Damaszener-Struktur vervollständigt wird.
  • Wie vorstehend beschrieben, wird bei dem ersten Ausführungsbeispiel nach der Bildung eines Kontaktlochs 3 ein leitfähiges polymeres Element 4 durch Elektrolyse in dem Kontaktloch 3 eingebettet. Da das leitfähige polymere Element 4 nur in dem Kontaktloch 3 gebildet wird, d.h. nicht auf der Zwischenlagen-Isolierschicht 2 gebildet wird, ist ein Rückätzen des Füllelements wie im herkömmlichen Fall nicht notwendig. Die Anzahl der Herstellungsschritte läßt sich somit vermindern, und die Herstellungskosten für eine Halbleitervorrichtung lassen sich im Vergleich zu dem herkömmlichen Fall reduzieren.
  • Da ein Steuern des Rückätzbetrages des leitfähigen polymeren Elements 4 nicht notwendig ist, kann die dimensionsmäßige Schwankung der Grabenbildungs-Resiststruktur 5 auf Grund von Ungleichmäßigkeiten in dem Rückätzbetrag reduziert werden. Das heißt, die Steuerbarkeit der Dimensionen der Grabenbildungs-Resiststruktur 5 wird erhöht. Im vorliegenden Fall wurde festgestellt, daß es möglich geworden ist, die dimensionsmäßigen Schwankungen der Linie einer 0,14-μm-Linien-/Raum-Struktur von 0,14 ± 0,02 μm auf 0,14 ± 0,01 μm zu verringern. Die Verwendung der Resiststruktur 5, die mit einer solchen verbesserten dimensionsmäßigen Steuerbarkeit ausgebildet ist, ermöglicht die Bildung des Grabens 6 und somit einer Doppel-Damaszener-Struktur mit hoher Genauigkeit.
  • Bei dem ersten Ausführungsbeispiel wird das leitfähige polymere Element 4 in dem Kontaktloch 3 derart eingebettet oder versenkt, daß die obere Oberfläche des leitfähigen polymeren Elements 4 mit der oberen Oberfläche der Zwischenlagen-Isolierschicht 2 bündig ist. Die Position der oberen Oberfläche des leitfähigen polymeren Elements 4 (d.h. die Höhe des leitfähigen polymeren Elements 4) läßt sich jedoch durch Steuern der Bedingungen, wie zum Beispiel der Zeit oder dergleichen, des Elektrolysevorgangs in einfacher Weise steuern.
  • Es ist auch möglich, die Höhe des in dem Kontaktloch 3 versenkten leitfähigen polymeren Elements 4 durch Rückätzen des durch Elektrolyse gebildeten. leitfähigen polymeren Elements 4 zu vermindern.
  • Eine Modifizierung des ersten Ausführungsbeispiels wird im folgenden beschrieben. Die 2A bis 2G zeigen Schnittdarstellungen zur Erläuterung eines Prozesses für eine Modifizierung des ersten Ausführungsbeispiels.
  • Diese Modifizierung ist im wesentlichen mit dem ersten Ausführungsbeispiel identisch und unterscheidet sich von diesem in folgenden Punkten. Bei dieser Modifizierung wird nach der Bildung eines leitfähigen polymeren Elements 4 in einem Kontaktloch 3 durch Elektrolyse in der in 2C gezeigten Weise eine organische Antireflexions-Beschichtung 8 auf der Zwischenlagen-Isolierschicht 2 und dem leitfähigen polymeren Element 4 gebildet, wie dies in 2D gezeigt ist. Danach wird eine Grabenbildungs-Resiststruktur 5 auf der organischen Antireflexions-Beschichtung gebildet, wie dies in 2E dargestellt ist.
  • Dabei kann die organische Antireflexions-Beschichtung 8 bei der Bildung der Resiststruktur 5 durch ein photolithographisches Verfahren als Antireflexions-Beschichtung verwendet werden. Die Steuerbarkeit der Abmessungen der Resiststruktur 5 läßt sich somit verbessern, und der Graben 6 läßt sich somit mit noch höherer Genauigkeit als bei dem ersten Ausführungsbeispiel herstellen.
  • Zweites Ausführungsbeispiel
  • Die 3A bis 3F zeigen Schnittdarstellungen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung.
  • Ähnlich wie bei dem ersten Ausführungsbeispiel wird zuerst eine Zwischenlagen-Isolierschicht 2 in die Cu-Zwischenverbindung 1 überdeckender Weise gebildet, und ein Kontaktloch 3 wird durch die Zwischenlagen-Isolierschicht 2 hindurch gebildet, wie dies in den 3A und 3B zu sehen ist.
  • Wie in 3C zu sehen ist, wird dann ein leitfähiges polymeres Element 9, das eine Funktion einer Antireflexions-Beschichtung hat, in dem Kontaktloch 3 und auf der Zwischenlagen-Isolierschicht 2 durch Elektrolyse gebildet. Das leitfähige polymere Element 9 ist aus einem Material hergestellt, das KrF-Excimerlaser-Licht absorbiert, wie zum Beispiel ein Anthrazen-Derivat.
  • Wie in 3D gezeigt ist, wird anschließend eine Resiststruktur 5 auf dem leitfähigen polymeren Element 9 durch ein photolithographisches Verfahren gebildet, wobei zum Beispiel ein KrF-Excimerlaser als Lichtquelle verwendet wird. Während des photolithographischen Verfahrens ist das leitfähige polymere Element 9, das die Funktion einer Antireflexions-Schicht aufweist, unter der Resiststruktur 5 vorhanden, so daß sich die Steuerbarkeit der Abmessungen der Resiststruktur 5 verbessern läßt. Da das leitfähige polymere Element 9 auf Grund seiner Bildung durch Elektrolyse eine bessere ebene Ausbildung zeigt, ist ein Rückätzen desselben im Gegensatz zu dem herkömmlichen Fall nicht erforderlich.
  • Wie in 3E gezeigt ist, wird dann ein Graben 6 für eine eine obere Lage bildende Zwischenverbindung durch Ätzen der Zwischenlagen-Isolierschicht 2 und des leitfähigen polymeren Elements 9 unter Verwendung der Resiststruktur 5 als Maske gebildet.
  • Wie in 3F gezeigt ist, werden die Resiststruktur 5 und das leitfähige polymere Element 9 anschließend entfernt. Danach wird ein Verdrahtungsmaterial, wie zum Beispiel Cu oder dergleichen, in dem Graben 6 und dem Kontaktloch 3 versenkt, so daß eine Doppel-Damaszener-Struktur vervollständigt wird.
  • Wie vorstehend beschrieben, wird bei dem zweiten Ausführungsbeispiel das leitfähige polymere Element 9 in dem Kontaktloch 3 und auf der Zwischenlagen-Isolierschicht 2 unter Steuerung der Elektrolysezeit oder dergleichen gebildet, wobei das leitfähige polymere Element 9 ferner die Funktion einer Antireflexions-Beschichtung aufweist. Dadurch kann das leitfähige polymere Element 9 als Antireflexions-Beschichtung verwendet werden, wenn die Grabenbildungs-Resiststruktur 5 gebildet wird.
  • Dies verbessert die Steuerbarkeit der Abmessungen der Resiststruktur 5. Da ferner im Gegensatz zu dem herkömmlichen Fall kein Rückätzen des Füllelements erforderlich ist, läßt sich die Anzahl der Herstellungsschritte vermindern, und die Herstellungskosten für eine Halbleitervorrichtung lassen sich senken.
  • Drittes Ausführungsbeispiel
  • Die 4A bis 4E zeigen Schnittdarstellungen zur Erläuterung eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der Erfindung.
  • Wie in 4A gezeigt ist, wird zuerst eine Vielzahl von Cu-Zwischenverbindungen 11 und 12 auf einem Substrat gebildet, und eine Zwischenlagen-Isolierschicht 2 wird über der gesamten Oberfläche in einer die Cu-Zwischenverbindungen 11 und 12 überdeckenden Weise gebildet. Anschließend werden Kontaktlöcher 13 und 14 durch ein photolithographisches Verfahren und Ätzen durch die Zwischenlagen-Isolierschicht 2 derart gebildet, daß sie die jeweilige Cu-Zwischenverbindung 11 und 12 erreichen.
  • Anschließend wird eine Resiststruktur als Maske 15 ausgebildet, die einen Bereich einschließlich des Inneren des Kontaktlochs 13 bedeckt, in dem keine Doppel-Damaszener-Struktur gebildet wird und der auch keinen Bereich bedeckt, in dem die Doppel-Damaszener-Struktur zu bilden ist.
  • Wie in 4B gezeigt ist, wird ein leitfähiges polymeres Element 16 dann durch Elektrolyse nur in dem Kontaktloch 14 gebildet, das nicht von der Resistschicht 15 bedeckt ist.
  • Anschließend wird in der in 4C dargestellten Weise die Resiststruktur 15 unter Verwendung eines organischen Lösungsmittels entfernt. Da das leitfähige polymere Element 16 in dem organischen Lösungsmittel nicht löslich ist, wird nur die Resiststruktur 15 selektiv entfernt.
  • Wie in 4D gezeigt ist, wird dann eine Grabenbildungs-Resiststruktur 17 durch ein photolithographisches Verfahren auf der Zwischenlagen-Isolierschicht 2 einschließlich des Inneren des Kontaktlochs 13 gebildet.
  • Wie in 4E gezeigt ist, wird dann ein Graben 18 für eine eine obere Lage bildende Zwischenverbindung durch Ätzen der Zwischenlagen-Isolierschicht 2 und des leit fähigen polymeren Elements 16 unter Verwendung der Resiststruktur 17 als Maske gebildet. Die Resiststruktur 17 und das leitfähige polymere Element 16 werden dann entfernt. Anschließend wird ein Verdrahtungsmaterial, wie zum Beispiel Cu, in dem Kontaktloch 13, dem Graben 18 und dem Kontaktloch 14 versenkt, so daß die Verdrahtungsstrukturen abgeschlossen sind.
  • Wie vorstehend beschrieben, wird bei dem dritten Ausführungsbeispiel nach dem Bedecken von demjenigen Kontaktloch 13 der Vielzahl von Kontaktlöchern 13 und 14 mit der Resiststruktur 15, für das kein Graben gebildet wird, das leitfähige polymere Element 16 durch Elektrolyse in dem Kontaktloch 14 gebildet, das nicht von der Resiststruktur 15 bedeckt ist. Auf diese Weise kann ein leitfähiges polymeres Element unter Verwendung einer Maske in einem Kontaktloch von einer Vielzahl von Kontaktlöchern, das mit einem Füllelement gefüllt werden muß, selektiv vergraben bzw. versenkt werden.
  • Das dritte Ausführungsbeispiel ist zwar auf einen Fall gerichtet, in dem zwei Kontaktlöcher gebildet werden, jedoch können auch drei oder mehr Kontaktlöcher gebildet werden.
  • Wenn die vorliegende Erfindung in der vorstehend erläuterten Weise ausgeführt wird, schafft sie folgende Haupteffekte:
    Gemäß der Erfindung läßt sich die Steuerbarkeit der Abmessungen einer Grabenbildungs-Resiststruktur verbessern.
    • 1; 11, 12
    Cu-Zwischenverbindung
    2
    Zwischenlagen-Isolierschicht
    3; 13, 14
    Kontaktlöcher
    4; 9; 16
    polymeres Element
    5; 17
    Grabenbildungs-Resiststruktur
    6
    Graben
    8
    organische Antireflexions-Beschichtung
    15
    Resiststruktur

Claims (6)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Doppel-Damaszener-Struktur, gekennzeichnet durch folgende Schritte: Bilden eines Kontaktlochs (3), das eine darunter liegende Zwischenverbindung (1) durch eine Zwischenlagen-Isolierschicht (2) hindurch erreicht, die die darunter liegende Zwischenverbindung (1) überdeckt; Bilden eines leitfähigen polymeren Elements (4) in dem Kontaktloch (3) durch Elektrolyse; Bilden einer Resiststruktur (5) auf der Zwischenlagen-Isolierschicht (2) nach dem Schritt der Bildung eines leitfähigen polymeren Elements (4); und Bilden eines mit dem Kontaktloch (3) verbundenen Grabens (6) durch Ätzen unter Verwendung der Resiststruktur (5) als Maske. (1A bis 1F)
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige polymere Element (4) aus einem Material gebildet ist, das ausgewählt ist aus einem Anilin-Polymer, einem Pyrrol-Polymer und einem Thiophen-Polymer.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das leitfähige polymere Element (4) auch auf der Zwischenlagen-Isolierschicht (2) ausgebildet wird und Belichtungslicht absorbiert, das bei dem Schritt der Bildung einer Resiststruktur (5) verwendet wird. (3A bis 3F)
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Belichtungslicht KrF-Excimerlaser-Licht verwendet wird und das leitfähige polymere Element (4) ein Anthrazen-Derivat enthält.
  5. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch den weiteren Schritt der Bildung einer Antireflexions-Schicht (8) auf der Zwischenlagen-Isolierschicht (2) und dem leitfähigen polymeren Element (4) nach dem Schritt der Bildung eines leitfähigen polymeren Elements (4), wobei die Resiststruktur (5) auf der Antireflexions-Schicht (8) gebildet wird. (2A bis 2G)
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Vielzahl von Kontaktlöchern (13, 14) in dem Kontaktloch-Bildungsschritt gebildet werden und daß das Verfahren vor der Bildung des leitfähigen polymeren Elements (16) ferner den Schritt des Maskierens eines Kontaktlochs (13) von der Vielzahl von Kontaktlöchern (13, 14), in dem das leitfähige polymere Element (16) nicht zu bilden ist, aufweist. (4A bis 4E)
DE102004001672A 2003-02-20 2004-01-12 Verfahren zum Herstellen einer Halbleitervorrichtung mit Doppel-Damaszener-Struktur Withdrawn DE102004001672A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003043303A JP2004253659A (ja) 2003-02-20 2003-02-20 半導体装置の製造方法
JP2003-043303 2003-02-20

Publications (1)

Publication Number Publication Date
DE102004001672A1 true DE102004001672A1 (de) 2004-09-09

Family

ID=32844536

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004001672A Withdrawn DE102004001672A1 (de) 2003-02-20 2004-01-12 Verfahren zum Herstellen einer Halbleitervorrichtung mit Doppel-Damaszener-Struktur

Country Status (6)

Country Link
US (1) US6787454B1 (de)
JP (1) JP2004253659A (de)
KR (1) KR20040075708A (de)
CN (1) CN1523657A (de)
DE (1) DE102004001672A1 (de)
TW (1) TWI231525B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989352B2 (en) 2006-08-31 2011-08-02 Advanced Micro Devices, Inc. Technique for reducing plasma-induced etch damage during the formation of vias in interlayer dielectrics

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403800B2 (en) * 2002-12-11 2008-07-22 Kyoo Jin Han Reverse activity bit setting system and method
US7538025B2 (en) * 2003-11-14 2009-05-26 Taiwan Semiconductor Manufacturing Company Dual damascene process flow for porous low-k materials
US7545045B2 (en) * 2005-03-24 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy via for reducing proximity effect and method of using the same
JP4728153B2 (ja) * 2006-03-20 2011-07-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US8124516B2 (en) * 2006-08-21 2012-02-28 Lam Research Corporation Trilayer resist organic layer etch
KR100843716B1 (ko) * 2007-05-18 2008-07-04 삼성전자주식회사 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자
CN101303525B (zh) * 2008-06-23 2012-12-05 上海集成电路研发中心有限公司 一种双重图形曝光工艺
FR2946796B1 (fr) * 2009-06-11 2011-12-09 Commissariat Energie Atomique Dispositif microelectronique dote d'une matrice d'elements a base d'un polymere conducteur a coefficient de temperature positif.
CN102881642B (zh) * 2012-09-20 2018-04-06 上海集成电路研发中心有限公司 重新布线图形的形成方法
CN104051326B (zh) * 2013-03-12 2017-09-29 旺宏电子股份有限公司 在衬底不同深度有接触着陆区的装置的形成方法及3‑d结构
CN114078749A (zh) * 2020-08-18 2022-02-22 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
KR100366631B1 (ko) * 2000-09-27 2003-01-09 삼성전자 주식회사 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법
JP2002203898A (ja) 2000-12-28 2002-07-19 Fujitsu Ltd 半導体装置の製造方法
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US20040007325A1 (en) * 2002-06-11 2004-01-15 Applied Materials, Inc. Integrated equipment set for forming a low K dielectric interconnect on a substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989352B2 (en) 2006-08-31 2011-08-02 Advanced Micro Devices, Inc. Technique for reducing plasma-induced etch damage during the formation of vias in interlayer dielectrics
DE102006041004B4 (de) * 2006-08-31 2017-12-21 Advanced Micro Devices, Inc. Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika

Also Published As

Publication number Publication date
US6787454B1 (en) 2004-09-07
JP2004253659A (ja) 2004-09-09
TWI231525B (en) 2005-04-21
US20040166669A1 (en) 2004-08-26
TW200416791A (en) 2004-09-01
KR20040075708A (ko) 2004-08-30
CN1523657A (zh) 2004-08-25

Similar Documents

Publication Publication Date Title
DE69835780T2 (de) Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE102004001672A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Doppel-Damaszener-Struktur
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE69022637T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE69033900T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE69125593T2 (de) Dynamisches RAM und Verfahren zu seiner Herstellung
DE4238404B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE19524846A1 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
DE4441153A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE10248218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE19751086C2 (de) Herstellungsverfahren einer Halbleitereinrichtung mit einer Mehrschichtverbindungsstruktur
DE60032051T2 (de) Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur
DE102004034820B4 (de) Verfahren zum Einebnen aktiver Schichten von TMR-Bauelementen auf einer Halbleiterstruktur
DE4338778C2 (de) Mehrschicht-Resistverfahren zum Herstellen eines MLR-Musters
DE69331602T2 (de) Verfahren zur Herstellung einer hochintegrierten nichtflüchtigen Halbleiter-Speicheranordnung
DE4120592A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE19608211A1 (de) Verfahren zur Ausbildung von Metallkontakten in Halbleitereinrichtungen
DE3421127A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE19516423A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal