TWI231525B - Method of manufacturing semiconductor device - Google Patents

Description

1231525 玖、發明說明： 【發明所屬之技術領域】 本發明係有關一種半導體裝置之製造方法，尤其關於 雙層鑲嵌構造之形成方法者。 【先前技術】 近年來，已利用將穿孔（連接孔）和溝渠（配線溝）一體 成之雙層鑲嵌製程，形成半導體裝置之配線構造。在溝 之前將穿孔開口的穿孔優先（via-first)方法中，和溝渠優 (t r e n c h - f i r s t)方法比較，具有可確保溝渠對穿孔的重疊 準偏移時之開口邊限的優點（例如，參考專利文獻1 )。 但是，在穿孔優先方法中，為不因溝渠形成用之蝕刻 對銅内連線帶來蝕刻損害，如以下，有需要利用抗蝕劑 有機ARC ( anti-reflective coating)等之埋設材料來埋 穿孔。 圖5係說明習知半導體裝置之製造方法的步驟剖視圖 首先，如圖5(a)所示，為覆蓋銅内連線1而形成層 絕緣膜2。其次，如圖5 ( b )所示，利用光微影和蝕刻 在層間絕緣膜2内形成穿孔3。然後，如圖5 ( c )所示 在包含穿孔3内之層間絕緣膜2上利用旋塗法形成埋設 料2 1。 其次，如圖5 ( d )所示，實施埋設材料2 1之回蝕刻 然後，如圖5 ( e )所示，在層間絕緣膜2上形成抗蝕劑 案2 2。進而，如圖5 ( f)所示，將抗14劑圖案2 2當作 罩而利用钱刻形成溝渠2 3。 312/發明說明書(補件)/92-02/92131773 是 形 渠 先 對 而 設 〇 間 5 ， 材 Ο 圖 遮 5 1231525 其次，如圖5 ( g )所示，去除抗蝕劑圖案2 2和埋設材 料2 1。此後，在溝渠2 3及穿孔3内，藉由埋設銅等之配 線材料，以形成配線構造。 (專利文獻1 ) 曰本專利特開2002-203 898號公報（第2頁） 【發明内容】 (發明所欲解決之問題） 在上述習知之方法中，因為利用旋塗法形成埋設材料 2 1，所以必須實施埋設材料2 1之回蝕刻。 然而，在回蝕刻步驟中要精密度佳地實施埋設材料 2 1 之膜厚控制係很困難，如圖6 ( a )所示，在基板面内埋設 材料2 1之高度改變，隨此溝渠形成用抗蝕劑圖案2 2之高 度有改變的問題。 當在此狀態下實施光微影時，即如圖6 ( b )所示，在抗 蝕劑圖案22之開口寬度A上產生差，藉此有溝渠之尺寸 發生變動的問題。 本發明係為解決上述習知之問題而開發完成者，其目的 在於提高溝渠形成用抗蝕劑圖案之尺寸控制性。 (解決問題之手段） 有關本發明之半導體裝置之製造方法，其係具有雙層鑲 嵌構造者，其特徵為包含有：在覆蓋基礎配線之層間絕緣 膜内，形成連接於該基礎配線之穿孔的步驟；在上述溝渠 内5利用電氣分解形成導電性向分子之步驟；形成上述導 電性高分子後，在上述層間絕緣膜上形成抗蝕劑圖案之步 6 312/發明說明書(補件)/92-02/92131773 1231525 驟；以及將上述抗蝕劑圖案當作遮罩而利用蝕刻，形成連 接於上述穿孔之溝渠的步驟。 【實施方式】 以下，參考圖式說明關於本發明之實施形態。圖中，在 相同或相當部份係標示相同之元件符號有時予以簡化或省 略該說明。 (實施形態1) 圖1係說明本發明實施形態1之半導體裝置之製造方法 用的步驟剖視圖。詳言之，其係使用穿孔優先方法之雙層 鑲嵌構造之形成方法的說明圖。 首先，如圖1(a)所示，在基板（圖示省略）上形成作 為基礎配線（下層配線）1之銅内連線，並為覆蓋銅内連 線1而在基板全體上形成層間絕緣膜2。 其次，如圖1 ( b )所示，在層間絕緣膜2上利用光微影 形成抗蝕劑圖案（圖示省略）後，將該抗蝕劑圖案當作遮 罩而利用蝕刻在層間絕緣膜2内形成連接於銅内連線1上 面之穿孔3。此後，去除抗蝕劑圖案。 其次，如圖1 ( c )所示，利用電氣分解只在穿孔3内形 成導電性高分子 4。藉由調節此電氣分解之時間，使導電 性高分子4之埋設在層間絕緣膜2上面停止。在此，導電 性高分子 4，係例如，如苯胺系，吡咯系或是噻吩系聚合 物之導電性聚合物。吡咯系聚合物，係藉由將 0.1 4 m ο 1 /1 之吡咯單體和0.05mol/l之曱苯磺酸鹽，在作為電解液之 丙烯碳酸鹽溶液中進行電氣分解而形成。 7 312/發明說明書(補件)/92-02/92131773 1231525 其次，如圖1 ( d )所示，在層間絕緣膜2上，利用光微 影形成溝渠形成用之抗蝕劑圖案 5。此時，層間絕緣膜 2 上面和導電性高分子4上面係為相同高度，因為在基板面 内導電性高分子4上面之高度為相同，所以無須如習知實 施回蝕刻。因此，不會因導電性高分子4上面之高度控制 困難性，而引起抗蝕劑膜厚改變之問題，及抗蝕劑圖案尺 寸發生變動之問題。 然後，如圖1 ( e )所示，藉由將抗蝕劑圖案5當作遮罩 而利用蝕刻層間絕緣膜2及導電性高分子4，以形成上層 配線用之溝渠6。 其次，如圖1 ( f)所示，去除抗蝕劑圖案5和導電性高 分子4。此後，藉由在溝渠6及穿孔3内，埋設銅等之配 線材料，即可形成雙層鑲嵌構造。 如以上說明，本實施形態1中，形成穿孔3後，在該穿 孔3内利用電氣分解而埋設導電性高分子4。因為導電性 高分子4係只埋設在穿孔3内，而未形成在層間絕緣膜2 上，所以沒有必要如習知實施埋設材料之回蝕刻係。因而， 可比習知更減少製造步驟數，且可減低半導體裝置之製造 成本。 又，因為無須導電性高分子4之回蝕刻量之控制，所以 可減低因回蝕刻量不均勻所引起的溝渠形成用抗姓劑圖案 5之尺寸參差不一。亦即，提高溝渠形成用抗蝕劑圖案 5 之尺寸控制性。本發明人，已確認0 · 1 4 // m線/間隙圖案之線 圖案之尺寸參差不一，可從習知之0.14±0.02 //m 減低至 8 312/發明說明書(補件)/92-02/92131773 1231525 Ο . 1 4 士 Ο . Ο 1 // m。藉由使用此尺寸控制性優異之抗蝕劑圖案 5，即可精密度佳地形成溝渠6之圖案，並可高精密度地形 成雙層鑲嵌構造。 尚且，本實施形態1中，雖係為層間絕緣膜2上面和導 電性高分子4上面成為相同面（相同之高度），而在穿孔3 内埋設導電性高分子 4，但是藉由控制電氣分解之時間等 條件即可容易地控制導電性高分子4之上面位置（埋設高 度）。 又，回蝕刻利用電氣分解獲得之導電性高分子 4，亦可 容易地降低在穿孔3中之導電性高分子4的埋設高度。 其次，說明關於本實施形態1之變化例。 圖2係說明本實施形態1之變化例的步驟剖視圖。 雖然本變化例和實施形態1係大概相同，但是在本變化 例中，如圖2 ( c )所示在穿孔3,内利用電氣分解形成導電 性高分子4後，如圖2 ( d )所示在層間絕緣膜2及導電性 高分子 4 上形成有機 ARC( anti-reflective coating) 8。此 後，如圖2 ( e )所示，在有機ARC8上形成溝渠形成用之 抗蝕劑圖案5。此時，可將有機ARC 8，當作利用光微影形 成抗蝕劑圖案5時之反射防止膜使用。因此，可比實施形 態1更加提高抗蝕劑圖案5之尺寸控制性，且可精密度佳 地形成溝渠6之圖案。 (實施形態2) 圖3係說明本發明實施形態2之半導裝置之製造方法用 的步驟剖視圖。 9 312/發明說明書(補件)/92-02/92131773 1231525 首先，和上述實施形態1之製造方法同樣，在銅内連線 1上形成層間絕緣膜2，並在此層間絕緣膜2内形成穿孔3 (參考圖 3(a)、（b))。 其次，如圖3 ( c )所示，在穿孔3内及層間絕緣膜2上， 形成具有反射防止膜功能之導電性高分子 9。於此，導電 性高分子9，例如，係用以吸收如蔥衍生物之KrF準分子 雷射之波長者。 其次，如圖3 ( d )所示，利用例如將KrF準分子雷射當 作光源使用之光微影，在導電性高分子9上形成抗蝕劑圖 案 5。於此，在實施光微影時，藉由在抗蝕劑下層存在具 有作為反射防止膜之功能的導電性高分子 9，以提高抗蝕 劑圖案5之尺寸控制性。又，因為利用電氣分解所形成之 導電性高分子9係具有優異之平坦性，所以無須實施如習 知之回#刻。 然後，如圖3 ( e )所示，藉由將抗蝕劑圖案當作遮罩而 蝕刻層間絕緣膜2及導電性高分子9，以形成上層配線用 之溝渠6。 其次，如圖3 ( f)所示，去除抗蝕劑圖案5和導電性高 分子9。此後，藉由在溝渠6及穿孔3内，埋設銅等配線 材料，即可形成雙層鑲嵌構造。 如以上說明，本實施形態2中，係藉由控制電氣分解時 間等以在穿孔 3内及層間絕緣膜 2上形成導電性高分子 9，並使該導電性高分子9具有反射防止膜之功能。藉此， 可將導電性高分子 9，當作形成溝渠形成用抗蝕劑圖案 5 312/發明說明書(補件)/92-02/92131773 10 1231525 時之反射防止膜使用。因而，可提高抗蝕劑圖案5之尺寸 控制性。又，因無須如習知之回I虫刻埋設材料所以可減少 製造步驟數，且可減低半導體裝置之製造成本。 (實施形態3 ) 圖4係說明本發明實施形態3之半導體裝置之製造方法 用的步驟剖視圖。 首先，如圖4 ( a )所示，在基板上形成多數銅内連線1 1、 12，並為覆蓋此等銅内連線11、12而在基板全體上形成層 間絕緣膜 2。然後，利用光微影及蝕刻，形成連接於銅内 連線1 1、1 2之穿孔1 3、1 4。接著，形成作為遮罩1 5之抗 蝕劑圖案，該遮罩1 5係用以覆蓋包含穿孔1 3内之不形成 雙層鑲嵌構造的區域，且在形成雙層鑲嵌構造之區域具有 開口。 其次，如圖4 ( b )所示，只在未被抗蝕劑圖案1 5覆蓋 之穿孔1 4内，利用電氣分解形成導電性高分子1 6。 其次，如圖4 ( c )所示，使用有機溶劑去除抗蝕劑圖案 1 5，於此，因導電性高分子1 6對該有機溶劑係不溶解，所 以可選擇性地只去除抗蝕劑圖案1 5。 其次，如圖4 ( d )所示，在含於穿孔1 4内之層間絕緣 膜2上，利用光微影形成溝渠形成用之抗蝕劑圖案1 7。 其次，如圖4 ( e )所示，藉由將抗蝕劑圖案1 7當作遮 罩而蝕刻層間絕緣膜2及導電性高分子1 6，以形成上層配 線用之溝渠1 8。然後，去除抗蝕劑圖案1 7和導電性高分 子1 6。此後，藉由在穿孔1 3暨溝渠1 8及穿孔1 4内埋設 11 312/發明說明書(補件)/92-02/92131773 1231525 銅等配線材料，即可形成配線構造。 如以上說明，本實施形態 3中，在利用抗蝕劑圖案 15 覆蓋多數穿孔1 3、1 4之中不形成溝渠的穿孔1 3之後，在 未被該抗蝕劑圖案1 5覆蓋之穿孔1 4内利用電氣分解形成 導電性高分子1 6。因而，可在多數穿孔中須要進行埋設材 料之埋設的穿孔内，使用遮罩選擇性地埋設導電性高分子。 另外，本實施形態3中，雖係就形成有2個穿孔的情況 加以說明，但是亦可形成2個以上的穿孔。 (發明效果） 依據本發明，則可提高配線形成用抗蝕劑圖案之尺寸控 制性。 【圖式簡單說明】 圖1 (a)〜（f)係說明本發明實施形態1之半導體裝置之製 造方法用的步驟剖視圖。 圖2(a)〜（g)係說明本發明實施形態1之變化例用的步驟 剖視圖。 圖3(a)〜（f)係說明本發明實施形態2之半導體裝置之製 造方法用的步驟剖視圖。 圖4(a)〜（e)係說明本發明實施形態3之半導體裝置之製 造方法用的步驟剖視圖。 圖5(a)〜（g)係說明習知半導體裝置之製造方法用的步驟 剖視圖。 圖6 ( a )、（ b)係顯示習知製造方法中抗蝕劑圖案之尺寸變 動的示意圖。 12 312/發明說明書(補件)/92-02/92131773 1231525 (元 件、 择號說明 ) 卜 11 、12 基 礎 2 1 層 間 3 ^ 9、 1 3、1 4 穿 孔 4、 16 導 電 5、 17 '22 抗 餘 6、 18 、23 溝 渠 8 有 機 15 遮 罩 2 1 埋 設 配線（銅内連線） 絕緣膜 (連接孔） 性高分子 劑圖案 (配線溝）

ARC (抗蝕劑圖案） 材料 312/發明說明書(補件)/92-02/92131773 13

Claims (1)

1231525 拾、申請專利範圍： 1. 一種半導體裝置之製造方法，其係具有雙層鑲嵌構造 者，其特徵為包含有： 在覆蓋基礎配線之層間絕緣膜内，形成連接於該基礎配 線之穿孔的步驟； 在上述穿孔内，利用電氣分解形成導電性高分子的步 驟； 形成上述導電性高分子後，在上述層間絕緣膜上形成抗 蝕劑圖案的步驟；以及 將上述抗蝕劑圖案當作遮罩而利用蝕刻形成連接於上 述穿孔之溝渠的步驟。 2 ·如申請專利範圍第1項之半導體裝置之製造方法，其 中上述導電性高分子，係為苯胺系、吡咯系或是噻吩系之 聚合物。 3·如申請專利範圍第 1或 2項之半導體裝置之製造方 法，其中上述導電性高分子，係亦形成於上述層間絕緣膜 上，用以吸收在形成上述抗蝕劑圖案之步驟中所用之曝光 之光。 4·如申請專利範圍第3項之半導體裝置之製造方法，其 中： 上述曝光之光為KrF準分子雷射光； 上述導電性高分子為含有蔥之衍生物。 5·如申請專利範圍第 1或 2項之半導體裝置之製造方 法，其中： 14 312/發明說明書(補件)/92-02/92131773 1231525 更包含在形成上述導電性高分子後，在上述層間絕緣膜 及上述導電性高分子上形成反射防止膜之步驟； 在上述反射防止膜上形成上述抗蝕劑圖案。 6.如申請專利範圍第1或 2項之半導體裝置之製造方 法，其中： 在形成上述穿孔之步驟中，形成有多數穿孔； 更包含在形成上述導電性高分子之前，將上述多數穿孔 中不形成上述導電性高分子之穿孔當作遮罩之步驟。 15 312/發明說明書(補件)/92-02/92131773