KR100649312B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100649312B1
KR100649312B1 KR1020050134060A KR20050134060A KR100649312B1 KR 100649312 B1 KR100649312 B1 KR 100649312B1 KR 1020050134060 A KR1020050134060 A KR 1020050134060A KR 20050134060 A KR20050134060 A KR 20050134060A KR 100649312 B1 KR100649312 B1 KR 100649312B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
trench
capping layer
layer
exposed
Prior art date
Application number
KR1020050134060A
Other languages
English (en)
Inventor
백인철
한재원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134060A priority Critical patent/KR100649312B1/ko
Application granted granted Critical
Publication of KR100649312B1 publication Critical patent/KR100649312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 반도체 기판 위에 층간 절연막을 형성하는 단계, 선택적 식각 공정으로 반도체 기판을 노출하는 비아 및 비아를 노출하는 트렌치를 형성하는 단계, 트렌치와 비아 내부 및 층간 절연막 위에 확산 장벽층, 구리 시드층 및 구리층을 순차적으로 형성하는 단계, 층간 절연막이 노출될 때까지 평탄화 공정을 실시하는 단계, 노출된 층간 절연막 위에 트렌치의 개구부를 노출하며 측벽 하부가 언더컷이 되어 있는 감광막 패턴을 형성하는 단계, 감광막 패턴 및 노출된 트렌치의 개구부 위에 캡핑층을 형성하는 단계, 감광막 패턴 및 감광막 패턴 위에 형성되어 있는 캡핑층을 제거하여 트렌치의 개구부 위에 만 캡핑층을 형성하는 단계를 포함한다.
다마신, 캡핑층

Description

반도체 소자의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도 1 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 단계별로 도시한 단면도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 구리 배선의 상부에만 캡핑층을 형성할 수 있는 방법에 관한 것이다.
반도체 소자가 점점 고속화, 고집적화 됨에 따라 미세한 구리 배선을 형성하기 위해 다마신 공정이 널리 사용되고 있다.
이 때, 구리 배선 위에는 구리 확산 및 산화를 방지하기 위해 캡핑층을 형성한다.
그러나, 기존의 선택적 증착 공정에 의한 구리 배선 상부에만 캡핑층을 형성하는 방법은 공정 절차가 복잡하고 까다롭다는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 감광막 패턴을 이용하여 구리 배선 상부에만 캡핑층을 형성함으로써 다마신 공정의 신뢰성을 향상할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 반도체 기판 위에 층간 절연막을 형성하는 단계, 선택적 식각 공정으로 상기 반도체 기판을 노출하는 비아 및 상기 비아를 노출하는 트렌치를 형성하는 단계, 상기 트렌치와 상기 비아 내부 및 상기 층간 절연막 위에 확산 장벽층, 구리 시드층 및 구리층을 순차적으로 형성하는 단계, 상기 층간 절연막이 노출될 때까지 평탄화 공정을 실시하는 단계, 상기 노출된 층간 절연막 위에 상기 트렌치의 개구부를 노출하며 측벽 하부가 언더컷이 되어 있는 감광막 패턴을 형성하는 단계, 상기 감광막 패턴 및 노출된 트렌치의 개구부 위에 캡핑층을 형성하는 단계, 상기 감광막 패턴 및 상기 감광막 패턴 위에 형성되어 있는 캡핑층을 제거하여 상기 트렌치의 개구부 위에 만 캡핑층을 형성하는 단계를 포함할 수 있다.
그리고, 상기 감광막 패턴은 마스크를 이용하여 과도 노광하고, 모노클로로벤젠 처리를 한 후 현상하여 측벽의 하부에 언더 컷이 형성되도록 하는 것이 바람직하다.
그리고, 상기 캡핑층은 TaN, TiN, Ru와 같은 금속성 물질로 형성하는 것이 바람직하다.
또한, 상기 캡핑층은 물리적 기상 증착법으로 형성하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 단계별로 도시한 단면도이다.
도 1에 도시한 바와 같이, 반도체 기판(100) 위에 층간 절연막(120)을 형성한다. 이 때, 반도체 기판(100)은 개별 소자(도시하지 않음) 또는 금속 배선(도시하지 않음)을 포함할 수 있다.
이어, 선택적 식각 공정으로 층간 절연막(120)의 일부를 제거하여 반도체 기판(100)을 노출하는 비아(v)를 형성한다. 다음으로, 선택적 식각 공정으로 층간 절연막(120)의 상부를 폭이 더 넓게 제거하여 비아(v)를 노출하는 트렌치(t)가 형성되도록 한다.
다음으로, 도 2에 도시한 바와 같이, 트렌치(t) 및 비아(v) 내부를 포함하는 층간 절연막(120) 위에 확산 장벽막(130), 구리 시드층(140) 및 구리층(150)을 순차적으로 증착하여 구리 배선을 형성한다. 그리고, 열처리 공정을 실시한다.
이어, 도 3에 도시한 바와 같이, 확산 장벽막(130), 구리 시드층(140) 및 구리층(150)은 CMP(chemical mechanical polishing) 공정을 이용하여 층간 절연막(120)이 노출될 때가지 평탄화 시킨다. 다음, 노출된 층간 절연막(120) 및 트렌치(t)의 개구부 위에 감광물질을 도포하여 감광막(160)을 증착한다. 이어, 감광막(160) 위에 트렌치(t)의 개구부 노출할 수 있는 마스크(170a)를 얼라인(align)한다.
다음으로, 도 4에 도시한 바와 같이, 감광막(160)은 마스크(170a)를 이용하여 과도 노광하고, 모노클로로벤젠(monochlorobenzen) 처리를 한 후 현상을 순차적으로 진행하여 노출된 층간 절연막(120) 위에 감광막 패턴(160a)이 형성되도록 한다. 모노클로로벤젠 처리는 노광에 의해 무른 감광막을 굳게 만들어 현상이 잘 되지 않도록 한다.
따라서, 과도 노광에도 불구하고 감광막(160)의 상부는 모노클로로벤젠 처리의 영향에 의해 장시간 동안 현상을 하더라도 감광막(160)이 제거되지 않고 남는다. 반면, 모노클로로벤젠 처리의 영향을 받지 않은 감광막의 하부는 현상에 의해 식각된다.
그 결과, 점선으로 표시한 A와 같이 감광막 패턴(160a)의 측벽의 하부에는 언터 컷(under cut)이 형성된다.
다음으로, 도 5에 도시한 바와 같이, 감광막 패턴(160a) 및 노출된 트렌치(t)의 개구부 위에 캡핑층(200a, 200b)을 형성한다. 이 때, 캡핑층(200a, 200b)은 TaN, TiN, Ru와 같은 금속성 물질로 형성하는 것이 바람직하다. 또한, 캡핑층 (200a, 200b)은 물리적 기상 증착법(physical vapor deposition)으로 형성하는 것이 바람직하다.
그 결과, 감광막 패턴(160a)의 측벽의 하부에는 언터 컷(A)이 형성되어 있어 캡핑층(200a, 200b)이 형성되지 않는다. 따라서, 트렌치(t)의 개구부 위에 형성된 캡핑층(200b)과 감광막 패턴(160a)위에 형성된 캡핑층(200a)는 서로 연결되지 않는다.
이어, 도 6에 도시한 바와 같이, 감광막 패턴(160a)은 솔벤트(solvent)를 이용하여 제거한다. 그러면, 감광막 패턴(160a) 위에 형성되어 있는 캡핑층(200a)도 함께 제거된다.
그 결과, 트렌치(t)의 개구부 위에 형성된 캡핑층(200b)만이 남아 이중 다마신 구조의 구리 배선에 캡핑층을 형성할 수 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 측벽의 하부에 언더 컷을 갖는 감광막 패턴을 노출된 층간 절연막 위에 형성함으로써 용이하게 트렌치의 개구부 위에 만 캡핑층을 형성할 수 있다.
또한, 트렌치의 개구부에 형성된 캡핑층은 감광막 패턴 위에 형성된 캡핑층과 단절되어 감광막 패턴의 제거 시에 영향을 받지 않으므로 신뢰성이 향상된다.
이상에서 본 발명의 바람직한 실시예에 대하여는 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위 는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (4)

  1. 반도체 기판 위에 층간 절연막을 형성하는 단계,
    선택적 식각 공정으로 상기 반도체 기판을 노출하는 비아 및 상기 비아를 노출하는 트렌치를 형성하는 단계,
    상기 트렌치와 상기 비아 내부 및 상기 층간 절연막 위에 확산 장벽층, 구리 시드층 및 구리층을 순차적으로 형성하는 단계,
    상기 층간 절연막이 노출될 때까지 평탄화 공정을 실시하는 단계,
    상기 노출된 층간 절연막 위에 상기 트렌치의 개구부를 노출하며 측벽 하부가 언더컷이 되어 있는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴 및 노출된 트렌치의 개구부 위에 캡핑층을 형성하는 단계,
    상기 감광막 패턴 및 상기 감광막 패턴 위에 형성되어 있는 캡핑층을 제거하여 상기 트렌치의 개구부 위에 만 캡핑층을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에서,
    상기 감광막 패턴은 마스크를 이용하여 과도 노광하고, 모노클로로벤젠 처리를 한 후 현상하여 측벽의 하부에 언더 컷이 형성되도록 하는 반도체 소자의 제조 방법.
  3. 제1항에서,
    상기 캡핑층은 TaN, TiN, Ru와 같은 금속성 물질로 형성하는 반도체 소자의 제조 방법.
  4. 제1항에서,
    상기 캡핑층은 물리적 기상 증착법으로 형성하는 반도체 소자의 제조 방법.
KR1020050134060A 2005-12-29 2005-12-29 반도체 소자의 제조 방법 KR100649312B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134060A KR100649312B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134060A KR100649312B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100649312B1 true KR100649312B1 (ko) 2006-11-24

Family

ID=37713399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134060A KR100649312B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100649312B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380875B1 (ko) 2007-11-05 2014-04-03 삼성디스플레이 주식회사 금속 배선 및 그 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380875B1 (ko) 2007-11-05 2014-04-03 삼성디스플레이 주식회사 금속 배선 및 그 형성 방법

Similar Documents

Publication Publication Date Title
KR20030000821A (ko) 듀얼 다마신 배선 형성방법
KR20040060112A (ko) 반도체 소자 제조시 듀얼 다마신 공정을 이용한 콘텍형성방법
KR100571417B1 (ko) 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
US7351652B2 (en) Method of manufacturing semiconductor device
KR100853098B1 (ko) 반도체 소자의 금속 배선 및 이의 제조 방법
KR100649312B1 (ko) 반도체 소자의 제조 방법
US10497610B2 (en) Dual photoresist approach to lithographic patterning for pitch reduction
US6350681B1 (en) Method of forming dual damascene structure
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
KR101107746B1 (ko) 반도체 소자의 금속배선 형성방법
KR100390902B1 (ko) 이중 다마신을 이용한 금속배선 형성방법
US6511916B1 (en) Method for removing the photoresist layer in the damascene process
CN109887880B (zh) 一种半导体连接结构及其制作方法
KR100571409B1 (ko) 반도체 소자의 배선 형성 방법
KR100987871B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2004023030A (ja) 半導体装置の製造方法
JP4023236B2 (ja) 金属配線の形成方法
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
US7504334B2 (en) Semiconductor device and method for manufacturing same
KR100349696B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법
KR100698741B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100755126B1 (ko) 반도체소자의 구리배선 형성 방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100996160B1 (ko) 반도체 소자의 커패시터 제조방법
KR100701384B1 (ko) 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee