JP2004023030A

JP2004023030A - 半導体装置の製造方法

Info

Publication number: JP2004023030A
Application number: JP2002179591A
Authority: JP
Inventors: Tetsuo Satake; 佐竹　哲郎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-06-20
Filing date: 2002-06-20
Publication date: 2004-01-22

Abstract

【課題】絶縁膜として低誘電率膜を用いる場合において、化学増幅型レジストを用いたリソグラフィーによりトレンチパターンを形成し、所望のデュアルダマシン配線を得る。
【解決手段】半導体基板上に、低誘電率膜１０３を堆積し、低誘電率膜１０３中にビアホール１０６を形成する。その後、ビアホール１０６を含む低誘電率膜１０３上に、金属膜１０７を形成する。続いて、その上に化学増幅型レジスト１０８を堆積し、リソグラフィー法により、トレンチパターン１０９を形成する。その結果、金属膜１０７が保護膜となり、低誘電率膜１０３と化学増幅型レジスト１０８が直接接触することが無いので、レジストパターン１０９は正確に形成され、所望のデュアルダマシン構造を得ることが出来る。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、配線の形成方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高性能化、記憶容量の増大により、配線の高密度化、多層化が著しい。しかし、高密度化、多層化にともない、配線同士の相互作用により電気信号の遅延が生じ、半導体装置の動作速度が向上しない、消費電力を低減できない等の問題が指摘されている。
【０００３】
これを解決するために、配線間容量低減を目的として、低誘電率層間絶縁膜を適用する事が検討されている。また、微細加工のために、解像度が高く酸を触媒として反応が促進する、化学増幅型レジストの採用が検討されている。
【０００４】
具体的には、特開平１１−２４３１４７号公報に示すような方法がある。この方法では、低誘電率膜であるシリコン含有有機膜にビアホールを形成し、その後、シリコン含有有機膜上に化学増幅型レジストからなるパターンを形成して、デュアルダマシン構造を形成するものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来方法に従うと、ビアホール形成後に化学増幅型レジストを用いたリソグラフィーによりトレンチパターンを形成しようとした場合、トレンチパターンが形成できない、という問題が発生した。
【０００６】
具体的には、図７（ａ）に示すように、下層配線４０１上にＳｉＮ膜４０２、低誘電率膜４０３、キャップ膜４０４を順に堆積し、リソグラフィー法、及びエッチング法を適用して、ビアホール４０５を形成する。その後、トレンチ４０８を形成するために、化学増幅型レジスト４０６を全面に塗布する。
【０００７】
次に、図７（ｂ）に示すように、トレンチパターン４０７を形成するために、光を照射し現像を行う。ここで、図７（ｂ）に示すようなレジストポイズニング４０９が発生する場合がある。例えば、文献Ｃ．Ｐ．　Ｓｏｏ，　ｅｔ　ａｌ．，　ＩＥＥＥ　Ｔｒａｎｓ．　ｏｎＳｅｍｉｃ．　Ｍａｎｕｆ．，　ｐｐ．　４６２−４６９，　Ｎｏｖ．　１９９９、　Ｖｉｃｔｏｒｉａ　Ｓｈａｎｎｏｎ　　　Ｓｏｌｉｄ　ＳｔａｔｅＴｅｃｈｎｏｌｏｇｙ　Ｓｅｐｔｅｍｂｅｒ，　２００１でその経緯が述べられている。
【０００８】
このように、レジストポイズニング４０９が発生すると、図７（ｂ）に示すように、ビアホール４０５内だけでなく、ビアホール４０５周辺のレジストも解像不良となる。その結果、トレンチパターン４０７が所望の形状で形成できず、上下の配線の接続が不可能となる。
【０００９】
そこで本発明は、低誘電率膜を用いても、ビアホール形成後に化学増幅型レジストを用いたリソグラフィーによりトレンチパターンを形成し、所望のデュアルダマシン配線を得ることができる、半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
課題を解決するために、本発明では、半導体基板上に、低誘電率膜を堆積する工程と、低誘電率膜中にビアホールを形成する工程と、ビアホール含む低誘電率膜上に、金属膜を形成する工程と、金属膜上に化学増幅型レジストを形成する工程と、化学増幅型レジストをマスクとしてトレンチを形成する工程と、を備えたことを特徴とする半導体装置の製造方法を提供する。
【００１１】
その結果、金属膜が保護膜となり、低誘電率膜と化学増幅型レジストが直接接触することが無いので、トレンチパターン形成用のレジストパターンを正確に形成し、所望のデュアルダマシン構造を形成することが出来る。
【００１２】
【発明の実施の形態】
本発明の実施形態について、図面を参照しながら説明する。
【００１３】
（実施形態１）
本実施形態では、低誘電率膜と化学増幅型レジストが直接接触しないように、低誘電率膜を金属膜でカバーする点に特徴がある。
【００１４】
まず、図１（ａ）に示すように、下層配線１０１上にＣｕ膜の拡散防止膜である窒化シリコン（ＳｉＮ）膜１０２を形成した後、プラズマＣＶＤ装置（図示省略）によって、ＣＨ_３基を含む低誘電率膜（ＳｉＯＣ膜）１０３及びキャップ膜（ＳｉＯＮ膜）１０４を順に形成する。
【００１５】
次に、図１（ｂ）に示すように、キャップ膜１０４上にレジスト１０５を堆積し、リソグラフィー及びエッチング法を適応して、配線孔１０６を形成する。その後、レジスト１０５はアッシング、及び洗浄により除去する。
【００１６】
その後、図１（ｃ）に示すように、配線接続孔１０６表面及びキャップ膜１０４表面上に、完全に接続孔１０６を埋め込んでしまわないように、スパッタリング法を用いてＣｕ膜のバリア膜となる金属膜（ＴａＮ膜）１０７（１０ｎｍ）を形成する。なお、配線のバリア膜として用いることが出来るものであれば、例えばＴａ膜、又はＴａＮとＴａの積層膜等、ＴａＮ膜以外の金属膜でもよい。
【００１７】
続いて、図２（ａ）に示すように、ＴａＮ膜１０７上全面に、トレンチ形成用の化学増幅型レジスト１０８を堆積する。
【００１８】
次に、図２（ｂ）に示すように、トレンチ形成用の化学増幅型レジスト１０８に対して、フォトリソグラフィー法を適用して、トレンチパターン１０９を形成する。この際に、ＴａＮ膜１０７の効果が発揮され、ポイズニングの発生を防ぐことが出来る。この点については後で詳述する。
【００１９】
その後、図２（ｃ）に示すように、トレンチパターン１０９をマスクとしてＴａＮ膜１０７、低誘電率膜１０３をプラズマエッチングにより除去し、トレンチ１１０を形成する。この時、トレンチ１１０の底部にあるＴａＮ膜１０４はエッチングにより除去され、トレンチ１１０の側壁部分に存在するＴａＮ膜１０４のみが存在する。
【００２０】
最後に、図２（ｄ）に示すように、トレンチ１１０及びビアホール１０６を完全に埋め込むように、Ｃｕ膜をメッキ法により堆積する。その後、ＣＭＰ法により余分なＣｕ膜を除去し、配線表面の平坦化を行い、Ｃｕ配線１１１を形成する。
【００２１】
以上より、ビアホール１０６の内表面をＴａＮ膜１０７で被覆することにより、低誘電率膜１０３と化学増幅型レジスト１０８が直接接することが殆ど無いので、トレンチパターン１０９を正確に形成することが出来る。
【００２２】
その結果、レジストパターン１０９の寸法どおりトレンチ１１０が形成され、デュアルダマシン構造が設計どおりに形成出来る、つまり寸法制御性の高いデュアルダマシン構造の形成方法を提供することが出来る。
【００２３】
ここで、本実施形態の特徴である、金属膜（ＴａＮ膜）１０７の効果について説明する。
【００２４】
この金属膜１０７の存在により、低誘電率膜１０３と化学増幅型レジスト１０５が直接接触することを防ぐことが出来る。
【００２５】
低誘電率膜１０３は、その誘電率を低下させるために、その膜中に従来の絶縁膜に比較して空間部分を多く含んでいる。すなわち空間部分に各種のガス、特に窒素を含むガス種を内蔵し、具体的には窒素を含むガスより生成されるアミン系の物質が多く含まれている。
【００２６】
この低誘電率膜１０３上に直接、化学増幅型レジスト１０５を塗布し露光を行うと、レジスト１０５中に発生した酸が、低誘電率膜１０３に含まれるアミン系の物質と反応するため、発生した酸は失活させられる。その結果、露光により発生した酸が失活し、現像により所望のパターンは得られずレジストが残留する、いわゆるポイズニングが発生する。
【００２７】
そこで、金属膜１０７により、低誘電率膜１０３が化学増幅型レジスト１０８と直接接触する部分を被覆する。金属膜１０７は緻密な膜であるので、リソグラフィー工程において化学増幅型レジスト１０８から発生した酸を透過させることがない。同様に、低誘電率膜１０３に含有されているアミン系物質も、金属膜１０７中を透過出来ないので、化学増幅型レジスト１０８に対して染み出すことがない。
【００２８】
よって、リソグラフィー工程における酸の失活を防ぎ、ポイズニングの発生を抑制することが出来る。その結果、寸法制御性が向上し、所望のデュアルダマシン構造を形成することが出来る。
【００２９】
なお、図２（ｄ）に示すように、ＴａＮ膜１０７は金属膜であるので、そのままバリア膜として活用することが出来る。よって、トレンチ形成後、ＴａＮ膜１０７をそのまま残しておくことが出来るため、工程数の増加を防ぐことが出来る。更に、トレンチパターン１０９をアッシングする際において、マスクとなり、ビアホール１０６壁面にある低誘電率膜１０３がダメージを受けるのを防ぐことが出来る。
【００３０】
（実施形態２）
本実施形態は、レジストのリフトオフにより、上層の不要な膜を容易に除去出来る点、及び実施形態１と同様に、低誘電率膜とレジストが直接接触しないように、低誘電率膜を金属膜でカバーする点に特徴がある。
【００３１】
まず、図３（ａ）に示すように、下層配線２０１上にＣｕ膜の拡散防止膜である窒化シリコン（ＳｉＮ）膜２０２を形成した後、プラズマＣＶＤ装置（図示省略）によって、ＣＨ_３基を含む低誘電率膜（ＳｉＯＣ膜）２０３、キャップ膜（ＳｉＯＮ膜）２０４、レジスト２０５を順に形成する。続いて、リソグラフィー法及びエッチング法を適応して、ビアホール２０６を形成する。
【００３２】
次に、図３（ｂ）に示すように、ビアホール２０６表面及びトレンチ用レジスト２０５表面上に、スパッタリング法を用いて、完全にビアホール２０６を埋め込んでしまわないように、金属膜（ＴａＮ膜）２０７（１０ｎｍ）を形成する。なお、この金属膜は、配線のバリア膜として用いることが出来るものであれば、例えばＴａ膜、又はＴａＮとＴａの積層膜等、ＴａＮ膜以外の金属膜でもよい。
【００３３】
その後、図３（ｃ）に示すように、レジストのリフトオフにより、ビアホール２０６の内部側面にあるＴａＮ膜２０７のみを残して、トレンチ用レジスト２０５の側面及び上部にあるＴａＮ膜２０７をレジストと共に除去する。このリフトオフを活用する工程が、本実施形態の１つ目の特徴である。
【００３４】
本工程では、あえて先の工程でレジストを残しておき、上にＴａＮ膜２０７を堆積した後にレジストを除去することにより、１つの工程で、２つ以上の除去したい膜を容易に除去することが出来る。
【００３５】
更に、レジスト２０５に接していない部分に堆積されているＴａＮ膜２０７は除去されないので、「必要な部分の膜は残し、必ずしも必要ではない部分の膜は除去する、選択的な膜の除去」が可能である。
【００３６】
続いて、図４（ａ）に示すように、ＴａＮ膜２０７上及びキャップ膜２０４上全面に、トレンチ用の化学増幅型レジスト２０８を堆積する。
【００３７】
次に、図４（ｂ）に示すように、フォトリソグラフィー工程においてトレンチ形成用のレジストパターン２０９を形成する。この時、実施形態１と同様に、ＴａＮ膜２０７の効果が発揮され、ポイズニングの発生を防ぐことが出来る。これが、本実施形態の２つ目の特徴である。
【００３８】
具体的には、実施形態１と同様に、金属膜であるＴａＮ膜２０７の存在により、低誘電率膜２０３と化学増幅型レジスト２０８が直接接触しない。よって、リソグラフィー時において、低誘電率膜２０３に含まれるアミン系物質と化学増幅型レジスト２０８から発生する酸が反応して、リソグラフィー時に酸が失活するのを防ぐことが出来、レジストの現像不良、いわゆるポイズニングの発生を抑制することが出来る。
【００３９】
次に、図４（ｃ）に示すように、レジストパターン２０９をマスクとしてＴａＮ膜２０７、低誘電率膜２０３をプラズマエッチングにより除去し、トレンチ２１０を形成する。この時、ビアホール２０６の底部にあるＴａＮ膜２０７はエッチングにより除去され、ビアホール２０６の側壁部分に存在するＴａＮ膜２０７のみが存在する。
【００４０】
最後に、図４（ｄ）に示すように、トレンチ２１０及びビアホール２０６を完全に埋め込むように、Ｃｕ膜をメッキ法により堆積し、ＣＭＰにより余分なＣｕ膜を除去し配線表面の平坦化を行い、Ｃｕ配線２１１を形成する。
【００４１】
以上より、ビアホール２０６の内表面をＴａＮ膜２０７で被覆することにより、低誘電率膜２０３と化学増幅型レジスト２０８が直接接することが無いので、トレンチパターン２０９を正確に形成することが出来る。
【００４２】
その結果、レジストパターン２０９の寸法どおりトレンチ２１０が形成され、デュアルダマシン構造が設計どおりに形成出来る、つまり寸法制御性が高いデュアルダマシンの製造方法を提供することが出来る。
【００４３】
なお、図４（ｄ）に示すように、ＴａＮ膜２０７は金属膜であるので、そのままバリア膜として活用することが出来る。よって、トレンチ形成後、ＴａＮ膜２０７をそのまま残しておくことが出来るため、工程数の増加を防ぐことが出来る。更に、ＴａＮ膜２０７は、トレンチパターン２０９をアッシングにより除去する際においてマスクとなり、ビアホール２０６壁面にある低誘電率膜２０３がダメージを受けるのを防ぐことが出来る。
【００４４】
（実施形態３）
本実施形態は、下層配線層と上層配線層が直接接続される点、及び実施形態１と同様に、低誘電率膜とレジストが直接接触しないように、金属膜でカバーする点に特徴がある。
【００４５】
まず、図５（ａ）に示すように、下層配線３０１上にＣｕ膜の酸化防止膜である窒化シリコン膜（ＳｉＮ膜）３０２を形成した後、プラズマＣＶＤ装置（図示省略）によって、ＣＨ_３基を含む低誘電率膜（ＳｉＯＣ膜）３０３、キャップ膜（ＳｉＯＮ膜）３０４、レジスト３０５を順に形成する。続いて、リソグラフィー法及びエッチング法を適応して、ビアホール３０６を形成する。
【００４６】
次に、図５（ｂ）に示すように、レジスト３０５、及びビアホール３０６底部にある酸化防止膜３０２を、アッシング、及び洗浄により除去する。
【００４７】
その後、図５（ｃ）に示すように、スパッタリング法を用いて、ビアホール３０６を完全に埋め込まないように、トレンチ３１０の低誘電率膜３０３の側壁に第１の金属膜（ＴａＮ膜）３０５（１０ｎｍ）を低誘電率膜３０３上及び下層配線３０１上に形成する。なお、この金属膜は、配線のバリア膜として用いることが出来るものであれば、例えばＴａ膜、又はＴａＮとＴａの積層膜等、ＴａＮ膜以外の金属膜でもよい。
【００４８】
続いて、図５（ｄ）に示すように、エッチングにより、絶縁膜３０３上及び下層配線３０１上の第１の金属膜であるＴａＮ膜３０７の一部を除去することにより、キャップ膜３０４及び下層配線３０１の一部を露出させ、ビアホール３０６の側壁部分にのみＴａＮ膜３０７を形成する。
【００４９】
次に、図６（ａ）に示すように、トレンチ形成用の化学増幅型レジスト３０８を、ビアホール３０６内部及びキャップ膜３０４上全面に堆積する。
【００５０】
その後、図６（ｂ）に示すように、フォトリソグラフィー工程においてトレンチパターン３０９を形成する。この時、実施形態１と同様に、第１の金属膜３０７の効果が発揮され、ポイズニングの発生を防ぐことが出来る。この点は、本実施形態の特徴の１つである。
【００５１】
具体的には、実施形態１と同様に、金属膜であるＴａＮ膜３０７の存在により、低誘電率膜３０３と化学増幅型レジスト３０８が直接接触しない。よって、リソグラフィー時において、低誘電率膜３０３に含まれるアミン系物質と、露光により化学増幅型レジスト３０８から発生する酸が反応して、リソグラフィー時に酸が失活するのを防ぐことが出来、レジストの現像不良、いわゆるポイズニングの発生を抑制することが出来る。
【００５２】
続いて、トレンチパターン３０９をマスクとして、キャップ膜３０４及び低誘電率膜３０３に対してプラズマエッチングを行い、トレンチ３１０を形成する。
【００５３】
次に、図６（ｃ）に示すように、トレンチ３１０に対して第２の金属膜であるＴａＮ膜３１１をスパッタ法により形成する。ここでは、あえてスパッタ粒子の指向性が比較的悪い装置を用いる。具体的には、ＲＦスパッタ装置を用いる。
【００５４】
これにより、ビアホール３０６底部で下層配線３１０が露出している部分には、第２の金属膜であるＴａＮ膜３１１は非常に薄く、もしくは形成されない。一方、トレンチ３１０内側の低誘電率膜３０３の側壁部分及び、キャップ膜３０４の上面には、第２の金属膜３１１が堆積される。
【００５５】
最後に、図６（ｄ）に示すように、トレンチ３１０及びビアホール３０６を完全に埋め込むように、Ｃｕ膜をメッキ法により堆積し、ＣＭＰにより余分なＣｕ膜を除去し配線表面の平坦化を行い、Ｃｕ配線３１２を形成する。このＣｕ膜３１２と低誘電率膜３０３の間には、バリアメタルとして、第２の金属膜３１１及び第１の金属膜３０７が形成されている。
【００５６】
以上より、ビアホール３０６の内壁面をＴａＮ膜３０７で被覆することにより、低誘電率膜３０３と化学増幅型レジスト３０８が直接接することが無いので、トレンチパターン３０９を正確に形成することが出来る。
【００５７】
その結果、レジストパターン３０９の寸法どおりトレンチ３１０が形成され、デュアルダマシン構造が設計どおりに形成出来る、つまり寸法制御性が高いデュアルダマシンの製造方法を提供することが出来る。
【００５８】
ここで、本実施形態の特徴について説明する。
【００５９】
図６（ｄ）に示すように、ビアホール３０６底部には酸化防止膜３０２が存在せず、更にＴａＮ膜も殆ど堆積されていない。具体的には、図５（ｂ）に示す工程において、ビアホール３０６底部の酸化防止膜３０２は除去され、更に図６（ｃ）に示す工程においても、下層配線３１０が露出している部分には、第２の金属膜であるＴａＮ膜は非常に薄く、もしくは全く形成されないように膜形成が行われる。
【００６０】
よって、下層配線と上層配線間に配線材料であるＣｕ膜以外の膜がほとんど存在せず、Ｃｕ膜が連続して存在する。その結果、下層配線と上層配線の接続部分における抵抗が非常に低くなり、配線遅延をより防止出来ると共に、配線のエレクトロマイグレーションにおいても、向上させることが出来る。
【００６１】
【発明の効果】
以上本発明では、トレンチパターン形成時のリソグラフィー工程において、金属膜が低誘電率膜と化学増幅型レジストの間に存在することにより、リソグラフィー工程の露光時に化学増幅型レジストから発生する酸が、低誘電率膜に含まれるアミン化合物と反応するのを防ぐことが出来る。つまり、化学増幅型レジストの酸が失活されず、ポイズニングの発生を抑制することが出来る。
【００６２】
その結果、レジストパターンの寸法どおりトレンチが形成され、デュアルダマシン構造が設計どおりに形成出来る、つまり寸法制御性が高いデュアルダマシンの製造方法を提供することが出来る。
【図面の簡単な説明】
【図１】実施形態１の工程断面図
【図２】実施形態１の工程断面図
【図３】実施形態２の工程断面図
【図４】実施形態２の工程断面図
【図５】実施形態３の工程断面図
【図６】実施形態３の工程断面図
【図７】従来方法における問題点を示す図
【符号の説明】
１０１　下層配線
１０２　ＳｉＮ膜
１０３　低誘電率膜
１０４　キャップ膜
１０５　ビアホール用レジスト
１０６　ビアホール
１０７　ＴａＮ膜
１０８　化学増幅型レジスト
１０９　トレンチパターン
１１０　トレンチ
１１１　Ｃｕ配線
２０１　下層配線
２０２　ＳｉＮ膜
２０３　低誘電率膜
２０４　キャップ膜
２０５　ビアホール用レジスト
２０６　ビアホール
２０７　ＴａＮ膜
２０８　化学増幅型レジスト
２０９　トレンチパターン
２１０　トレンチ
２１１　Ｃｕ配線
３０１　下層配線
３０２　ＳｉＮ膜
３０３　低誘電率膜
３０４　キャップ膜
３０５　ビアホール用レジスト
３０６　ビアホール
３０７　第１の金属膜（ＴａＮ膜）
３０８　化学増幅型レジスト
３０９　トレンチパターン
３１０　トレンチ
３１１　第２の金属膜
３１２　Ｃｕ配線
４０１　下層配線
４０２　ＳｉＮ膜
４０３　低誘電率膜
４０４　キャップ膜
４０５　ビアホール
４０６　化学増幅型レジスト
４０７　トレンチパターン
４０８　トレンチ
４０９　レジストポイズニング

Claims

半導体基板上に、低誘電率膜を堆積する工程と、
前記低誘電率膜中にビアホールを形成する工程と、
前記ビアホール含む前記低誘電率膜上に、金属膜を形成する工程と、
前記金属膜上に化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジストをマスクとしてトレンチを形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
前記ビアホールを形成する際に用いたレジストパターン上、及び前記ビアホールを含む低誘電率膜上に、前記金属膜を形成する工程と、
前記レジストパターンを除去する際に、併せて前記レジストパターン上の金属膜を除去する工程と、を含むことを特徴とする、請求項１記載の半導体装置の製造方法。
半導体基板上に、下部配線層を形成する工程と、
前記下部配線層上に低誘電率膜を堆積する工程と、
前記低誘電率膜中にビアホールを形成すると共に、前記下部配線の一部を露出させる工程と、
前記ビアホール内に、前記第１の金属膜を形成する工程と、
前記ビアホール含む前記低誘電率膜上に、化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジストをマスクとしてトレンチを形成する工程と、
前記トレンチを含む前記低誘電率膜上に、前記下部配線の一部を露出させたまま、第２の金属膜を堆積する工程と、を備えることを特徴とする半導体装置の製造方法。
前記低誘電率膜は、アミン系の物質を含有することを特徴とする、請求項１又は３記載の半導体装置の形成方法。
前記金属膜が、ＴａＮ膜、Ｔａ膜、又はＴａＮとＴａの積層膜であることを特徴とする、請求項１又は３記載の半導体装置の製造方法。