DE102006041004B4 - Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika - Google Patents

Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika Download PDF

Info

Publication number
DE102006041004B4
DE102006041004B4 DE102006041004.1A DE102006041004A DE102006041004B4 DE 102006041004 B4 DE102006041004 B4 DE 102006041004B4 DE 102006041004 A DE102006041004 A DE 102006041004A DE 102006041004 B4 DE102006041004 B4 DE 102006041004B4
Authority
DE
Germany
Prior art keywords
layer
conductive
forming
openings
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006041004.1A
Other languages
English (en)
Other versions
DE102006041004A1 (de
Inventor
Frank Feustel
Kai Frohberg
Thomas Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006041004.1A priority Critical patent/DE102006041004B4/de
Priority to US11/696,226 priority patent/US7989352B2/en
Publication of DE102006041004A1 publication Critical patent/DE102006041004A1/de
Application granted granted Critical
Publication of DE102006041004B4 publication Critical patent/DE102006041004B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit: Bilden einer ersten leitenden Ladungsausgleichsschicht (211, 211a) über einer dielektrischen Schicht (206) einer Metallisierungsstruktur (212) eines Mikrostrukturbauelements (200), wobei die erste Ladungsausgleichsschicht (211, 211a) lateral benachbarte Gebiete der dielektrischen Schicht (206) verbindet, und wobei jedes der Gebiete eine Öffnung zur Aufnahme eines leitenden Materials darin erhält, wobei die erste leitende Ladungsausgleichsschicht (211, 211a) ein leitendes Polymermaterial aufweist; Bilden einer antireflektierenden Beschichtung (207) über der ersten leitenden Ladungsausgleichsschicht (211, 211a); und Ausführen eines plasmagestützten Ätzprozesses, um die Öffnungen unter Anwendung der ersten leitenden Ladungsausgleichsschicht (211, 211a) zu bilden.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten mit leitenden Materialien, etwa Kupfer, die in einem dielektrischen Material eingebettet sind.
  • Beschreibung des Stands der Technik
  • In einer integrierten Schaltung werden eine große Anzahl von Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände, und dergleichen in oder auf einem geeigneten Substrat für gewöhnlich in einer im Wesentlichen ebenen Konfiguration hergestellt. Auf Grund der großen Anzahl an Schaltungselementen und der erforderlichen komplexen Anordnung moderner integrierter Schaltungen können die elektrischen Verbindungen der einzelnen Schaltungselemente im Allgemeinen nicht in der gleichen Ebene hergestellt werden, in der die Schaltungselemente ausgebildet sind. Typischerweise werden derartige elektrische Verbindungen in einer oder mehreren zusätzlichen „Verdrahtungsschichten” gebildet, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten im Allgemeinen metallenthaltende Leitungen, die die schichtinterne elektrische Verbindung herstellen, und enthalten ferner mehrere Zwischenebenenverbindungen, die auch als Kontaktdurchführungen bezeichnet werden, und die mit einem geeigneten Metall gefüllt sind. Die Kontaktdurchführungen bilden daher die elektrische Verbindung zwischen zwei benachbarten gestapelten Metallisierungsschichten, wobei die metallenthaltenden Leitungen und die Kontaktdurchführungen auch üblicherweise als Verbindungsstruktur bezeichnet werden.
  • Auf Grund der ständigen Reduzierung der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl an Schaltungselementen in einer vorgegebenen Chipfläche, d. h. die Packungsdichte, ebenso an, wodurch ein noch größerer Zuwachs in der Anzahl der elektrischen Zwischenverbindungen erforderlich ist, um die erforderliche Schaltungsfunktion zu gewährleisten. Daher kann die Anzahl gestapelter Metallisierungsschichten zunehmen und die Abmessungen der einzelnen Leitungen und Kontaktdurchführungen wird geringer, wenn die Anzahl der Schaltungselemente pro Chipfläche größer wird. Die Kontaktdurchführungen werden typischerweise hergestellt, indem eine Öffnung in ein entsprechendes Zwischenschichtdielektrikumsmaterial geätzt wird, wobei in anspruchsvollen Anwendungen ein Material mit kleinem ε in Verbindung mit einem gut leitenden Metall, etwa Kupfer oder Kupferlegierungen verwendet wird, und die Öffnung wird nachfolgend mit einem geeigneten leitenden Material gefüllt. Auf Grund der reduzierten Abmessungen der Kontaktdurchführungen werden modernste anisotrope Ätzverfahren für gewöhnlich eingesetzt, um die Öffnungen mit hohem Aspektverhältnis herzustellen.
  • Es zeigt sich, dass der Prozess des Ätzens von Kontaktdurchführungen in der dielektrischen Schicht deutlich die Gesamtproduktionsausbeute während der Herstellung moderner Halbleiterbauelemente auf Grund von Substratschäden beeinflussen kann, die durch die plasmagestützten Ätzprozesse hervorgerufen werden.
  • Mit Bezug zu 1a wird nunmehr ein typischer konventioneller Prozessablauf detaillierter beschrieben, wobei Kontaktdurchführungsöffnungen für eine Metallisierungsstruktur eines modernen Halbleiterbauelements auf der Grundlage des plasmagestützten Ätzprozesses hergestellt werden.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, das in Form eines Siliziumvollsubstrats, eines SOI-(Silizium-auf-Isolator-)Substrats, und dergleichen vorgesehen werden kann, wobei das Substrat 101 auch eine geeignete Bauteilschicht repräsentieren kann, die darin ausgebildet, etwa Transistoren, Kondensatoren, Kontaktbereiche, und dergleichen aufweist. Der Einfachheit halber ist in 1a eine entsprechende Schicht 102 als ein Repräsentant von Schaltungselementen oder Kontaktbereichen dargestellt, zu denen vertikale elektrische Verbindungen herzustellen sind, wie dies nachfolgend detaillierter beschrieben ist. Die Schicht 102 kann beispielsweise aus einem beliebigen geeigneten dielektrischen Material aufgebaut sein, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, dielektrische Materialien mit kleinem ε, wobei ein dielektrisches Material mit kleinem ε als ein Material zu verstehen ist, das eine dielektrische Konstante von 3,0 oder weniger aufweist. Beispielsweise kann die Schicht 102 einen Teil einer Metallisierungsstruktur des Bauelements 100 repräsentieren, in der entsprechende Metallgebiete 103, 104 ausgebildet sind, die Metallleitungen, ausgedehnte Metallgebiete, und dergleichen repräsentieren können, abhängig von den Bauteilerfordernissen. Die Metallgebiete 103, 104 können aus einem beliebigen geeigneten Material aufgebaut sein, etwa Kupfer, Kupferlegierungen oder Verbindungen mit diversen anderen Materialien, wobei typischerweise leitende Barrierenmaterialien vorgesehen sind, insbesondere, wenn Metallgebiete auf Kupferbasis betrachtet werden. Beispielsweise können sich die Metallgebiete 103, 104 in ihrer lateralen Abmessung entsprechend der Bauteilgestaltung unterscheiden. Es sollte beachtet werden, dass andere Schaltungselemente, etwa Halbleiterbauelemente, und dergleichen in einer geeigneten Bauteilschicht, die unter der Schicht 102 angeordnet ist, ausgebildet sein können. Des weiteren ist eine Ätzstoppschicht 105 auf der Schicht 102 vorgesehen, an die sich eine dielektrische Schicht 106, etwa eine dielektrische Schicht mit kleinem ε, anschließt, wenn moderne Halbleiterbauelemente betrachtet werden, in denen eine parasitäre Kapazität zwischen benachbarten Metallgebieten möglichst zu reduzieren ist. In anderen Fällen kann das dielektrische Material der Schicht 106 andere geeignete Materialien beinhalten, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, fluordotiertes Siliziumdioxid, und dergleichen. Ferner kann eine entsprechende antireflektierende Beschichtung (ARC) 107 auf der dielektrischen Schicht 106 ausgebildet sein, woran sich eine Lackmaske 108 anschließt. In dem in 1a gezeigten Fertigungsstadium sind entsprechende Öffnungen 109a, 109b teilweise in der dielektrischen Schicht 106 ausgebildet, wobei diese Öffnungen 109a, 109b in diesem Beispiel sich bis in die entsprechende Metallgebiete 103, 104 erstrecken können, um damit eine elektrische Verbindung beispielsweise für eine weitere Metallisierungsschicht herzustellen, die über der dielektrischen Schicht 106 zu bilden ist.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Herstellung entsprechender Halbleiterbauelemente (nicht gezeigt) in einer oder mehreren geeigneten Halbleiterschichten, die über dem Substrat 101 gebildet sind, wird die dielektrische Schicht 102 auf der Grundlage gut etablierter Abscheideverfahren hergestellt, etwa CVD (chemische Dampfabscheidung), wobei eine Vielzahl von Rezepten für diverse Materialien verfügbar sind. Danach werden die Metallgebiete 103, 104 auf der Grundlage geeigneter Ätzverfahren gebildet, woran sich entsprechende Metallabscheideprozesse anschließen, etwa CVD, elektrochemische Verfahren, und dergleichen. Danach wird die Ätzstoppschicht 105 auf der Grundlage eines CVD-Prozesses gebildet, wobei die Materialzusammensetzung der Ätzstoppschicht 105 auch im Hinblick auf einen zuverlässigen Einschluss des Metalls in den Gebieten 103 und 104 ausgewählt werden kann. Anschließend wird die dielektrische Schicht 106 auf der Grundlage eines geeigneten Abscheideverfahrens hergestellt, um das dielektrische Material mit den gewünschten Eigenschaften bereitzustellen. Danach werden gut etablierte Lithographieprozesse ausgeführt, die das Abscheiden der ARC-Schicht 107 mit optischen Eigenschaften beinhalten können, um damit eine unerwünschte Rückreflektion von belichtender Strahlung, die zum Belichten der Lackschicht 108 verwendet wird, zu vermeiden, wobei die Lackschicht auf der ARC-Schicht 107 auf der Grundlage von Aufschleuderverfahren gebildet wird, um damit eine entsprechende Ätzmaske herzustellen. Nach dem Strukturieren der Lackmaske 108 wird ein anisotroper Ätzprozess 110 ausgeführt, um Öffnungen in die dielektrische Schicht 106 auf der Grundlage der darüber liegenden strukturierten Lackschicht 108 und der strukturierten ARC-Schicht 107 zu ätzen. Typischerweise muss der Ätzprozess 110 ein äußerst anisotropes Verhalten auf Grund der moderat geringen lateralen Abmessungen aufweisen, die für die Öffnungen 109a, 109b für eine vorgegebene Dicke der Schicht 106 erforderlich sind. Daher werden gut etablierte plasmagestützte Rezepte für den Prozess 110 angewendet, wobei in einem typischen plasmagestützten Ätzprozess reaktive Ionen erzeugt und in Richtung auf das Substrat 101 beschleunigt werden, um damit eine gerichtete Bewegung zum Bereitstellen einer moderat hohen physikalischen Komponente zu erhalten, die im Wesentlichen senkrecht zu der Oberfläche des Bauelements 100 orientiert ist. Des weiteren können entsprechende Polymermaterialien der Ätzumgebung des Prozesses 110 hinzugefügt werden, um in geeigneter Weise ein laterales Ätzen zu reduzieren, während das vertikale Voranschreiten der Ätzfront nicht deutlich beeinflusst wird. Auf Grund der äußerst komplexen Bedingungen innerhalb der Plasmaätzumgebung können sich zunehmend positive Ionen in einem unteren Teil der entsprechenden Öffnungen 109a ansammeln, während sich negative Ladungen in einem oberen Bereich davon ansammeln, wodurch zunehmend eine vertikale Potentialdifferenz aufgebaut wird. Auf Grund der hohen lokalen Trennung positiver und negativer Ladungen wird folglich eine äußert lokalisierte Potentialdifferenz in der Umgebung der entsprechenden Öffnungen 109a, 109b erzeugt, wobei unter gewissen Bedingungen ein sogenanntes Entladungsereignis auftreten kann, wenn die Potentialdifferenz einen kritischen Wert übersteigt. Während der Entladung können verbranntes Metall und „wurmartige” Entladungsspuren erzeugt werden, wodurch sich ein deutlicher Verlust an Produktionsausbeute ergibt, da entsprechende Entladungsereignisse das entsprechende Bauelement unbrauchbar machen können. Somit kann die Häufigkeit von Entladungsereignissen deutlich die Ausbeute pro Substrat beeinflussen, wobei jedoch das Auftreten von Entladungsereignissen schwer vorhersehbar ist, wobei jedoch die Erfahrung zeigt, dass Plasmainstabilitäten und Oberflächenstrukturbedingungen, etwa die Musterdichte, das Vorhandensein tieferliegender Metallgebieten, und dergleichen einen deutlichen Einfluss ausüben. Beispielsweise ist die Häufigkeit von Entladungsereignissen während dielektrischer Ätzprozesse bei Fehlen von darunter liegenden Metallgebieten äußerst selten, wohingegen ein deutlicher Anstieg der Häufigkeit von Entladungsereignissen während der Herstellung von Metallisierungsstrukturen moderner Halbleiterbauelemente beobachtet werden kann. Insbesondere während der Herstellung entsprechender Kontaktlochöffnungen, etwa der Öffnungen 109a, 109b besteht ein hohe Wahrscheinlichkeit für das Auftreten von Entladungsereignissen, insbesondere wenn höher liegende Metallisierungsschichten beteiligt sind. Wie ferner in 1a gezeigt ist, kann die lokale Ladungstrennung, die an den unterschiedlichen Öffnungen 109a, 109b auftritt, unter Umständen nicht identisch sein, da die entsprechenden Ätzbedingungen lokal variieren, beispielsweise auf Grund einer unterschiedlichen Bauteilkonfiguration in der Nähe der entsprechenden Öffnungen, etwa unterschiedlich dimensionierte Metallgebiete 103, 104 und dergleichen. Beispielsweise kann in dem gezeigten Fall eine Vielzahl lateral beabstandeter Öffnungen, etwa in Form der Öffnungen 109a, mit einem moderat geringen Maß an Ladungstrennung gebildet werden, während die Öffnung 109b auf Grund einer lokal unterschiedlichen Umgebung eine moderat hohe Spannungsdifferenz aufbauen kann, wodurch deutlich die Wahrscheinlichkeit für ein Entladungsereignis erhöht wird, das dann zu einem Totalverlust des gesamten Bauelements 100 führen kann, obwohl eine große Anzahl weniger kritischer Öffnungen 109a zusammen mit der Öffnung 109b gebildet wird. Somit kann ein deutlicher Ausbeuteverlust in einem moderat fortgeschrittenen Stadium des Fertigungsprozessablaufs zur Herstellung des Bauelements 100 auf Grund plasmainduzierter Schäden auftreten.
  • Die US 6 025 273 A zeigt ein Verfahren zum Ätzen von Kontaktlöchern in integrierten Halbleitervorrichtungen unter Verwendung einer kohlenstoffdotierten Polysiliziumhartmaskenschicht. Durch die Kohlenstoffquelle in der Hartmaskenschicht wird während der Kontaktlochätzung die Anzahl der freien Sauerstoffatome in dem eingesetzten Ätzplasma reduziert. Zusätzlich kann eine ARC-Schicht auf der kunststoffdotierten Polysiliziumschicht ausgebildet werden.
  • Die DE 10 2004 001 672 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung mit Doppeldamaszenerstruktur, wobei ein leitendes Polymermaterial in einer Kontaktdurchführung und auf einer dielektrischen Schicht der Dualdamaszenerstruktur vor dem Strukturieren des Grabens abgeschieden wird. Eine antireflektierende Beschichtung wird über der Polymermaterialschicht nicht ausgebildet.
  • Die WO 98/09318 A1 lehrt die Ausbildung einer Antireflexionsschicht durch Umwandlung einer Kupferschicht mittels Ionenimplantation.
  • Aus der US 2004/0000722 A1 ist ein Verfahren zum Bilden elektrischer Verbindungsleitungen mit verminderter kapazitiver Kopplung bekannt, wobei nachfolgend zur Bildung der elektrischen Leiterbahnen im ILD eine Ätzstoppschicht aufgetragen wird.
  • Aus der US 6 090 674 A ist ein Verfahren zum Ausbilden eines Kontaktlochs bekannt, wobei auf der dielektrischen Schicht, in der das Kontaktloch zu bilden ist, Schichten aus Titan und Oxynitrid aufgetragen werden. Aus der DE 3138960 A1 ist ein Verfahren zum Bilden elektrisch leitender Schichten bekannt, deren Leitfähigkeit durch Ionenimplantation modifiziert wird.
  • Aus der US 6 495 919 B2 ist bekannt, leitfähige Strukturen in einer dielektrischen Schicht durch Ionenimplantation zu erzeugen.
  • Aus der US 2001/0041444 A1 ist bekannt, eine aus Zinn bestehende vergrabene Antireflexschicht zu bilden, die für die Herstellung von Kontaktlöchern verwendet wird.
  • Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik, um Öffnungen in einer dielektrischen Schicht zu bilden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in ihren Auswirkungen reduziert werden.
  • Überblick über die Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß Patentanspruch 1.
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Herstellung von Öffnungen in einer dielektrischen Schicht auf der Grundlage eines plasmagestützten Ätzprozesses, wobei durch das Plasma hervorgerufene lokale Potentialunterschiede an entsprechenden Öffnungen lateral ausgeglichen werden können, zumindest zu einem gewissen Maße, wodurch die Wahrscheinlichkeit des Aufbauens einer überkritischen Potentialdifferenz an einzelnen Öffnungen deutlich verringert wird. Folglich können lokale Unterschiede, beispielsweise auf Grund struktureller Unterschiede, lokal auftretender Plasmainstabilitäten, und dergleichen, in effizienter Weise über eine Vielzahl von Öffnungen „verteilt” werden, wodurch die Wahrscheinlichkeit des Erzeugens einer einzelnen überkritischen Situation wesentlich verringert wird. Somit kann der Ausbeuteverlust deutlich verringert werden.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1 schematisch eine Querschnittsansicht eines konventionellen Halbleiterbauelements während der Herstellung von Kontaktlochöffnungen einer Metallisierungsstruktur mit einer erhöhten Wahrscheinlichkeit für das Auftreten von Entladungsereignissen zeigt;
  • 2a, 2b und 2e schematisch Querschnittsansichten eines Mikrostrukturbauelements in diversen Prozessstadien zur Herstellung von Öffnungen in einer dielektrischen Schicht auf Grundlage eines plasmagestützten Ätzprozesses zeigen, wobei elektrisch leitende Bereiche zum lateralen Ausgleichen von Potentialunterschieden gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung vorgesehen sind und
  • 2c, 2d und 3a bis 3d schematisch Querschnittsansichten eines Mikrostrukturbauelements zur Herstellung von Öffnungen auf der Grundlage einer reduzierten lateralen Potentialdifferenz gemäß nichtbeanspruchter Ausführungsformen zeigen, die durch das Einbauen einer geeigneten Ionensorte erhalten wird.
  • Detaillierte Beschreibung
  • Im Allgemeinen betrifft die vorliegende Erfindung eine Technik zur Herstellung von Öffnungen in einer dielektrischen Schicht einer Metallisierungsstruktur eines Mikrostrukturbauelements, etwa eines Halbleiterbauelements, und dergleichen, wobei eine verbesserte Gleichmäßigkeit der lokalen Ladungstrennungsmechanismen bereitgestellt wird. Zu diesem Zweck werden die elektrischen Eigenschaften einer entsprechenden Maskenschicht, die zum Strukturieren der entsprechenden Öffnungen verwendet wird, und in einigen anschaulichen Ausführungsformen zusätzlich die elektrischen Eigenschaften der dielektrischen Schicht modifiziert, um gleichförmigere Prozessbedingungen für den plasmagestützten Ätzprozess zu schaffen. Das „Ausgleichen” der entsprechenden lokalen Ätzbedingungen wird in einigen anschaulichen Ausführungsformen auf der Grundlage eines elektrisch leitenden Bereichs in der Maskenschicht erreicht, um damit zumindest zu einem gewissen Maße einen Ladungsträgertransport in lateraler Richtung zu ermöglichen, wodurch ein Stromfluss zwischen lateral benachbarten Ätzpositionen ermöglicht wird, um damit deutlich die Wahrscheinlichkeit für Entladungsereignisse an speziellen Ätzpositionen zu reduzieren, an denen lokale Bedingungen im Allgemeinen zu einem höheren Maße an vertikaler Ladungstrennung führen, die potentiell zu einem überkritischen Potential führen kann. In einigen anschaulichen Ausführungsformen wird ein entsprechender lateral leitender Bereich in Verbindung mit einem zusätzlichen Mechanismus zum Modifizieren der vertikalen Ladungstrennung in den entsprechenden Öffnungen während des Ätzprozesses vorgesehen. Beispielsweise kann die abschirmende” Wirkung an der Ätzposition in Bezug auf darunter liegende Bauteilbereiche verbessert werden, indem eine geeignete Gattung eingeführt wird, die damit die vertikale Ladungstrennung reduzieren kann, wodurch auch die Wahrscheinlichkeit für das Erzeugen einer überkritischen Situation in Bezug auf das Auftreten eines Entladungsereignisses verringert wird.
  • Mit Bezug zu den 2a, 2b, 2e werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben. In 2c, 2d und 3a–3d werden nicht beanspruchte Ausführungsformen beschrieben.
  • 2a zeigt schematisch ein Mikrostrukturbauelement 200, das in einer anschaulichen Ausführungsform ein Halbleiterbauelement repräsentiert, das mehrere Schaltungselemente, etwa Transistoren, Kondensatoren, und dergleichen enthält. Das Bauelement 200 umfasst ein Substrat 201, das ein beliebiges geeignetes Trägermaterial repräsentieren kann, etwa ein Halbleitersubstrat, ein isolierendes Substrat mit darauf ausgebildeten geeigneten Materialschichten, etwa Halbleiterschichten, um darauf und darin entsprechende Bauteilstrukturelemente zu schaffen, und dergleichen. In einigen anschaulichen Ausführungsformen repräsentiert das Substrat 201 ein Substrat auf Siliziumbasis, etwa ein Siliziumvollsubstrat, ein SOI-(Silizium-auf-Isolator-)Substrat, das äußerst vorteilhaft bei der Herstellung von modernen integrierten Schaltungen darin sein kann, etwa von CPU's, Speicherbauelementen, und dergleichen. Das Bauelement 200 umfasst ferner eine Metallisierungsstruktur 212, die in dieser Fertigungsphase eine dielektrische Schicht 202 mit darin ausgebildeten leitenden Gebieten 203a, 203b und 204 aufweist. Beispielsweise repräsentiert die dielektrische Schicht 202 ein geeignetes dielektrisches Material, etwa dielektrische Materialien mit kleinem ε in Form von Polymermaterialien, porösen siliziumbasierten Materialien, und dergleichen. In anderen Fällen ist die dielektrische Schicht 202 aus standardmäßigen dielektrischen Materialien, etwa Siliziumdioxid, Siliziumnitrid, Siliziumkarbid, Siliziumoxinitrid, und dergleichen aufgebaut. Es sollte beachtet werden, dass die dielektrische Schicht 202 aus einer Vielzahl unterschiedlicher Materialien und Schichten abhängig von den Bauteilerfordernissen aufgebaut sein kann. Die leitenden Gebiete 203a, 203b besitzen in dem dargestellten Beispiel ähnliche laterale Abmessungen, während das leitende Gebiet 204 ein Gebiet mit größeren lateralen Abmessungen repräsentieren kann, um damit eine beliebige Art struktureller Unterschiede an entsprechenden Bereichen beispielhaft darzustellen, über denen geeignete Öffnungen herzustellen sind. Es sollte jedoch beachtet werden, dass die entsprechenden leitenden Gebiete 203a, 203b und 204 in anderen Situationen im Wesentlichen die gleiche Konfiguration aufweisen können, wobei entsprechende Unterschiede während eines nachfolgenden Ätzprozesses durch andere vom Ort abhängige unterschiedliche Bedingungen hervorgerufen werden können, etwa Plasmaungleichmäßigkeiten, und dergleichen. In einigen anschaulichen Ausführungsformen enthalten die Gebiete 203a, 203b und 204 gut leitende Metalle, etwa Kupfer, Kupferlegierungen, und dergleichen, möglicherweise in Verbindung mit entsprechenden leitenden Barrierenmaterialien, etwa Tantal, Tantalnitrid, Wolfram, Kobalt, Bor, Phosphor, und dergleichen. Des weiteren kann die Metallisierungsstruktur 212 eine Ätzstoppschicht 205 aufweisen, die aus einem geeigneten Material hergestellt ist, etwa Siliziumnitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid, sauerstoffangereichertem Siliziumkarbid, und dergleichen. Eine dielektrische Schicht 206 ist auf der Ätzstoppschicht 205 ausgebildet und ist aus einem dielektrischen Material entsprechend den Bauteilerfordernissen aufgebaut. In modernen Halbleiterbauelementen wird die Metallisierungsstruktur 212 auf der Grundlage von dielektrischen Materialien mit kleinem ε aufgebaut, wobei die dielektrische Schicht 202, die dielektrische Schicht 206 oder beide Schichten auf der Grundlage von dielektrischen Materialien mit kleinem ε mit einer relativen Permittivität von 3,0 oder weniger oder 2,8 oder weniger hergestellt werden. Über der dielektrischen Schicht 206, die in dem nachfolgenden Ätzprozess für das Bereitstellen entsprechender Öffnungen zu strukturieren ist, ist ein leitender Ladungsausgleichsbereich 211 vorgesehen, der in der dargestellten Ausführungsform in Form einer leitenden Schicht bereitgestellt wird, die aus einem leitenden Polymermaterial aufgebaut ist. Beispielsweise wird das Material der Schicht 211 mit einem speziellen Widerstand von einigen 100 Ohm cm bis mehrere Milliohm cm oder sogar weniger bereitgestellt, wenn eine moderat hohe Leitfähigkeit gewünscht ist. In anderen Ausführungsformen kann ein deutlich höherer spezifischer Widerstand vorgesehen werden, solang ein gewünschter lateraler Ladungsträgertransport erreicht wird. Geeignete Leitwerte für die Schicht 211 können auf der Grundlage selbst schwach dotierter Halbleiterschichten, etwa Polysilizium, und dergleichen, leitender Polymermaterialien oder durch zunächst isolierende Materialien erreicht werden, die eine geeignete Modifizierung erfahren, indem eine geeignete Ionengattung eingeführt wird, wie dies nachfolgend detaillierter beschrieben ist. Ferner kann das Bauelement 200, wie es in dieser Ausführungsform gezeigt ist, eine ARC (antireflektierende Beschichtung) 207 aufweisen, die aus einem beliebigen geeigneten Material hergestellt ist, etwa Siliziumoxinitrid, sauerstoffenthaltendes Siliziumkarbid, Polymermaterialien, und dergleichen. Des weiteren ist eine Lackmaske 208 über den Schichten 211 und 207 mit entsprechenden Öffnungen 209a, 209b hergestellt, wie sie für das Strukturieren der dielektrischen Schicht 206 erforderlich sind.
  • Ein typischer Prozessablauf zur Herstellung des Mikrostrukturbauelements 200, wie es in 2a gezeigt ist, kann die folgenden Prozesse umfassen. Nach dem Ausbilden von Schaltungselementen, wenn diese erforderlich sind, in und über dem Substrat 201, wird die Metallisierungsstruktur 212 auf der Grundlage gut etablierter Herstellungsverfahren hergestellt, wobei geeignete Materialien und Prozesse eingesetzt werden. In anspruchsvollen Anwendungen repräsentieren die leitenden Gebiete 203a, 203b und 204 Kontaktbereiche, Elektrodenbereiche, Metallleitungen, und dergleichen mit unterschiedlichen lateralen und/oder vertikalen Abmessungen in Abhängigkeit von den Bauteilerfordernissen. Folglich werden geeignete Fertigungsschemata eingesetzt, etwa Einlege- oder Damaszener-Verfahren, wenn kupferbasierte Metallisierungsstrukturen betrachtet werden. Anschließend werden die Ätzstoppschicht 205 und die dielektrische Schicht 206 auf der Grundlage geeigneter Verfahren hergestellt, wie dies auch mit Bezug zu dem Halbleiterbauelement 100 beschrieben ist. Beispielsweise wird die dielektrische Schicht 206 auf der Grundlage von CVD-Verfahren, Aufschleuderverfahren und dergleichen hergestellt, wobei sogar unterschiedliche Verfahren in Kombination eingesetzt werden können, wenn entsprechende Materialzusammensetzungen für die Schicht 206 vorgesehen sind. Zum Beispiel weisen dielektrische Materialien mit kleinem ε häufig eine geringere mechanische Stabilität im Vergleich zu konventionellen Materialien, etwa Siliziumdioxid, Siliziumnitrid, und dergleichen auf, was zumindest teilweise durch Vorsehen einer entsprechenden Deckschicht (nicht gezeigt) mit einer erhöhten mechanischen Festigkeit, kompensiert werden kann. In anderen Fällen repräsentiert die dielektrische Schicht 206 das Zwischenschichtdielektrikumsmaterial für eine nachfolgende Metallisierungsschicht, wobei ein unterer Bereich entsprechende Kontaktlochöffnungen aufnimmt, während ein oberer Bereich entsprechende Metallleitungen erhält, wobei unterschiedliche dielektrische Eigenschaften für die unterschiedlichen Schichtbereiche vorgesehen werden können. Unabhängig von der Prozessstrategie zur Herstellung der dielektrischen Schicht 206 wird die leitende Ladungsausgleichsschicht 211 gebildet, zumindest an einem speziellen Bauteilgebiet, in welchem eine erhöhte Wahrscheinlichkeit für Entladungsereignisse erwartet wird. Somit kann die Schicht 211 in einer lokal selektiven Weise oder in globaler Weise durch ein geeignetes Fertigungsverfahren bereitgestellt werden, wozu Aufschleuderverfahren gehören, wenn leitende Polymermaterialien berücksichtigt werden, oder andere geeignete Abscheideverfahren für metallenthaltende Schichten, Halbleiterschichten, und dergleichen. Wenn beispielsweise eine Deckschicht für das dielektrische Material der Schicht 206 vorzusehen ist, kann eine geeignete Abscheidesequenz ausgeführt werden, um ein gut isolierendes Material in einer ersten Phase vorzusehen und nachfolgend ein Material mit reduzierten Isoliereigenschaften abzuscheiden, wobei eine geeignete Sorte zum Einstellen des Maßes an Leitfähigkeit eingebaut werden kann.
  • In andern Fällen können die entsprechenden elektrischen Eigenschaften in einem separaten Fertigungsprozess modifiziert werden, wie dies nachfolgend beschrieben ist. In noch anderen anschaulichen Ausführungsformen werden metallenthaltende Materialien auf der Grundlage von Sputter-Abscheideverfahren, CVD- und dergleichen abgeschieden, wenn eine hohe Leitfähigkeit erwünscht ist. Anschließend wird die ARC-Schicht 207 auf der Grundlage eines geeigneten Prozesses hergestellt, an dem sich das Abscheiden und Strukturieren der Lackmaske 208 anschließt. Danach werden die Schichten 207 und 211 auf der Grundlage der Maske 208 strukturiert und nachfolgend wird ein entsprechender Ätzprozess ausgeführt, um entsprechende Öffnungen in der dielektrischen Schicht 206 zu bilden. Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen eine Kombination der Schichten 211, 207 und 208 als eine Maskenschicht betrachtet wird, die in geeigneter Weise so strukturiert wird, dass diese als eine Ätzmaske während eines nachfolgenden anisotropen Ätzprozesses zum Strukturieren der Schicht 206 dient. Zu diesem Zweck wird die entsprechende Maskenschicht in geeigneter Weise ausgebildet, beispielsweise indem die Lackmaske 208 lediglich zeitweilig zum Strukturieren der Schichten 207 und 211 vorgesehen wird, die dann in Kombination als eine Ätzmaske dienen, wenn die Dicke der Lackschicht 208 als ungeeignet erachtet wird, um das gewünschte Ätzverhalten bereitzustellen. In diesem Falle kann die Schicht 207 für ein gewünschtes Maß an Ätzselektivität während des nachfolgenden anisotropen Ätzprozesses sorgen.
  • 2b zeigt schematisch das Bauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, wobei ein anisotroper Ätzprozess 210 auf der Grundlage einer Plasmaumgebung ausgeführt wird, um die Öffnungen 209a, 209b in die dielektrische Schicht 206 zu übertragen. Wie zuvor erläutert ist, kann ein lokal variierendes Maß an Ladungstrennung an den entsprechenden Ätzpositionen entsprechend den Öffnungen 209a, 209b auftreten, was von der Bauteilkonfiguration, d. h. der Musterdichte, Unterschieden in den Abmessungen der entsprechenden leitenden Gebiete, die in der Nähe der entsprechenden Ätzpositionen angeordnet sind, Fluktuationen in der entsprechenden Plasmaumgebung des Prozesses 210, und dergleichen abhängen kann. Der Einfachheit halber ist in dem in 1b gezeigten Beispiel eine entsprechende Ungleichmäßigkeit entsprechender Ätzbedingungen durch den Unterschied der lateralen Größen der Gebiete 203a, 203b im Vergleich zu dem Gebiet 204 dargestellt. In dieser Hinsicht sollte beachtet werden, dass Positionsinformationen, etwa lateral, vertikal, horizontal, über, unter, und dergleichen so zu verstehen sind, dass diese sich auf das Substrat 201 beziehen, d. h. auf eine entsprechende Oberfläche 201s davon. Somit bezeichnet eine laterale oder horizontale Richtung eine Richtung, die im Wesentlichen parallel zu der Oberfläche 201s verläuft, während eine vertikale Richtung im Wesentlichen senkrecht zu der Oberfläche 201s orientiert ist. In ähnlicher Weise ist die Schicht 206 über der Schicht 202 in dem Sinne ausgebildet, dass die Schicht 202 näher an der Oberfläche 201s angeordnet ist.
  • Während des Ätzprozesses 210 sind daher die entsprechenden Ätzpositionen, die den Offnungen 209a, 209b entsprechen, elektrisch miteinander verbunden, zumindest auf einem Höhenniveau das der vertikalen Position der Schicht 211 entspricht. Wenn beispielsweise die Öffnungen 209a, 209b entsprechende Kontaktlochöffnungen repräsentieren, sind, die zwischenliegenden Bereiche zwischen den entsprechenden Kontaktlochöffnungen 209a, 209b elektrisch durch die Schicht 211 verbunden. Selbst wenn einige der Öffnungen 209a, 209b Gräben mit einer deutlichen lateralen Erstreckung in der Richtung senkrecht zur Zeichenebene der 2b repräsentieren, wird zumindest eine elektrische Verbindung zwischen zwei benachbarten Öffnungen 209a, 209b durch die Schicht 211 erreicht. Beispielsweise kann das Gebiet 200b einen tiefen Graben repräsentieren, der einer Chipgrenze entspricht, die üblicherweise zusammen mit entsprechenden Kontaktlochöffnungen, die etwa den Öffnungen 209a, in einem Chipgebiet hergestellt wird, wobei dennoch eine elektrische Verbindung zwischen Bereichen entsprechend den Öffnungen 209a und der Öffnung 209b erreicht wird. Folglich können bauteilspezifische Ungleichmäßigkeiten, d. h. Unterschiede in der Strukturdichte oder anderen Bauteilkonfigurationen effizient kompensiert oder zumindest deutlich reduziert werden im Hinblick auf die lokalen Ätzbedingungen an den entsprechenden Öffnungen 209a, 209b. Wenn beispielsweise eine erhöhte Ladungstrennung in der Öffnung 209b auftritt, beispielsweise auf Grund des größeren Metallgebiets 204, kann Überschussladung von der Öffnung 209b über die Schicht 211 abgegeben werden, da eine laterale Potentialdifferenz in Bezug auf die Öffnungen 209a erzeugt wird, wodurch die Wahrscheinlichkeit des Erzeugens einer überkritischen Situation an der Öffnung 209b deutlich reduziert wird. Wenn in ähnlicher Weise andere Plasmaungleichmäßigkeiten an einer der Öffnungen 209a, 209b auftreten, wird ein entsprechender „Ausgleich” über die Schicht 211 erreicht, wodurch das Risiko für eine Substratentladung deutlich reduziert wird, da die Überschussladung im Wesentlichen gleichförmig über die Schicht 211 verteilt ist.
  • Nach dem vollständigen Herstellen der Öffnungen 209a, 209b in der Schicht 206 und der Schicht 205 wird die weitere Bearbeitung in ähnlicher Weise wie in konventionellen Prozessen fortgesetzt, wobei zusätzlich die Ladungsausgleichsschicht 211 vor oder nach einem entsprechenden Prozess zum Auffüllen der entsprechenden Öffnungen 209a, 209b mit einem leitenden Material entfernt wird, um die entsprechenden leitenden Öffnungen 209a, 209b voneinander zu isolieren. Nach dem Entfernen der Schicht 211 wird dann die weitere Bearbeitung auf der Grundlage konventioneller Strategien fortgesetzt.
  • 2c zeigt schematisch das Mikrostrukturbauelement 200 gemäß weiterer nicht beanspruchter anschaulicher Ausführungsformen, wobei das in 2c gezeigte Bauelement eine ähnliche Konfiguration wie das Bauelement 200 in 2a aufweist. In der in 2c gezeigten Ausführungsform wird der elektrisch leitende Bereich oder die Schicht 211 in Form eines ARC-Materials bereitgestellt, d. h. die optischen Eigenschaften der Schicht 211 werden zusätzlich zu dem gewünschten Maß an elektrischer Leitfähigkeit so gewählt, dass ein gewünschtes optisches Verhalten während des Belichtens der Lackmaske 208 erreicht wird. Beispielsweise ist eine große Klasse an Polymermaterialien verfügbar, aus denen geeignete Kandidaten in Bezug auf die gewünschte elektrische Leitfähigkeit und die optischen Eigenschaften ausgewählt werden können. Beispielsweise kann durch Einbau einer metallenthaltenden Komponente in das Polymermaterial der Absorptionskoeffizient in einigen Fällen erhöht werden, wodurch ein hohes Absorptionsverhalten der Schicht 211 bereitgestellt wird, während ebenso für die gewünschte elektrische Eigenschaft gesorgt ist. In anderen anschaulichen Ausführungsformen können siliziumbasierte Materialien eingesetzt werden, wobei deren Leitfähigkeit durch Einbau geeigneter Sorten während des Abscheidens des siliziumbasierten Materials eingestellt wird. Wie zuvor erläutert ist, können die entsprechenden leitenden Sorten an einem oberen Bereich der Schicht 211 eingebaut werden, wenn ein gutes Isolationsverhalten eines unteren Bereichs der Schicht 211, der mit dem dielektrischen Material 206 in Verbindung ist, im Hinblick auf die weitere Bearbeitung des Bauelements 200 erforderlich ist, um damit in zuverlässiger Weise unerwünschte elektrische Verbindungen zwischen benachbarten leitenden Gebieten, die in der dielektrischen Schicht 206 herzustellen sind, zu vermeiden.
  • In Bezug auf Fertigungsprozesse für das Bauelement 200, wie es in 2c gezeigt ist, gelten die gleichen Kriterien, wie sie zuvor erläutert sind, wobei die Schicht 211 auf der dielektrischen Schicht 206 auf der Grundlage von Verfahren hergestellt werden kann, wie sie zuvor beschrieben sind, und danach wird die Lackschicht 208 gemäß zuvor beschriebener Prozesse strukturiert. Die weitere Bearbeitung, d. h. das Ausführen des anisotropen Ätzprozesses 210 kann dann in ähnlicher Weise fortgesetzt werden, wobei die Schicht 211 oder zumindest ein leitender Bereich davon für die gewünschte Ladungsträgerverteilung während des Ätzprozesses 210 sorgt.
  • 2d zeigt schematisch das Bauelement 200 gemäß weiterer nicht beanspruchter anschaulicher Ausführungsformen in einer Fertigungsphase vor dem Strukturieren der Lackschicht 208. In diesen Ausführungsformen können die Komponenten 202 bis 208 auf der Grundlage der zuvor beschriebenen Prozessverfahren hergestellt werden, wobei die leitende Schicht 211 auf der Lackschicht 208 gebildet wird, um damit als eine obere ARC-Materialschicht während des Belichtens der Lackschicht 208 zu dienen. Somit können ähnliche Verfahren, wie sie zuvor beschrieben sind, zum Bereitstellen der gewünschten optischen Eigenschaften in Verbindung mit dem erforderlichen elektrischen Leitverhalten der Schicht 211 eingesetzt werden. Beispielsweise können elektrisch leitende Polymermaterialien effizient zur Herstellung der Schicht 211 verwendet werden. Danach werden die Lackschicht 208 und damit die obere ARC 211 auf der Grundlage gut etablierter Verfahren strukturiert, um damit entsprechende Öffnungen, etwa die Öffnungen 209 (siehe 2c) zur Strukturierung der dielektrischen Schicht 206, zu bilden. Es sollte beachtet werden, dass in diesem Falle die untere ARC 207 weggelassen werden kann, wenn die obere ARC 211 mit der elektrischen Leitfähigkeit für eine ausreichende Qualität während des Belichtungsprozesses sorgt. Danach wird die weitere Bearbeitung fortgesetzt, indem der anisotrope Ätzprozess 210 ausgeführt wird, wobei die Schicht 211 mit einer moderat hohen Ätzselektivität in Bezug auf das Material der Schicht 206 für die Ladungsträgerverteilung sorgt, wie dies zuvor beschrieben ist.
  • 2e zeigt schematisch das Bauelement 200 gemäß weiterer erfindungsgemäßer anschaulicher Ausführungsformen, in denen zwei oder mehrere elektrisch leitende Schichten während des Ätzprozesses 210 vorgesehen werden, um damit die Ladungsträgerverteilungsfähigkeit zu verbessern. In dieser Ausführungsform umfasst das Bauelement 200 die Lackmaske 208 in Verbindung mit einer elektrisch leitenden Schicht 211a, die zwischen der dielektrischen Schicht 206 und dem Lackmaterial ausgebildet ist, und in Verbindung mit einer zweiten leitenden Schicht 211b, die über der Lackmaske 208 gebildet ist. In einer anschaulichen, aber nicht beanspruchten Ausführungsform dienen beide Schichten 211a, 211b als eine ARC, um für das gewünschte optische Verhalten zu sorgen. Wenn beispielsweise der Einbau des leitenden Materials in ein entsprechendes Basismaterial die optischen Eigenschaften negativ beeinflusst, können beide Schichten 211a, 211b in Kombination dennoch für das gewünschte hohe Maß an Belichtungsqualität sorgen. Die Ätzselektivität der Schicht 211b ist dabei weniger kritisch im Vergleich zu den Ausführungsformen, wie sie mit Bezug zu 2d beschrieben sind, da selbst nach einem deutlichen Materialabtrag der Schicht 211b die Schicht 211a dennoch für eine Ladungsträgerverteilung sorgt. In anderen anschaulichen und erfindungsgemäßen Ausführungsformen liefert die Schicht 211a keine ARC-Eigenschaften und stattdessen ist eine weitere unten liegende ARC vorgesehen, etwa die Schicht 207 in 2a, die dann zusätzlich in Verbindung mit den Schichten 211a, 211b vorgesehen wird, um einen verbesserten Ladungsausgleichsmechanismus während des nachfolgenden anisotropen Ätzprozesses zu erreichen.
  • Mit Bezug zu den 3a bis 3d werden nunmehr weitere anschauliche, nicht beanspruchte Ausführungsformen detaillierter beschrieben, in denen zusätzlich oder alternativ elektrische Eigenschaften von Schichten, die während des Strukturierens einer dielektrischen Schicht verwendet werden, modifiziert werden, um damit eine verbesserte Ätzgleichmäßigkeit in Bezug auf die Ladungstrennung zu erreichen.
  • 3a zeigt schematisch ein Mikrostrukturbauelement 300 gemäß einigen anschaulichen Ausführungsformen, in denen eine dielektrische Schicht 306 so zu strukturieren ist, dass diese entsprechende Öffnungen erhält, wie dies zuvor beschrieben ist. Die Schicht 306 kann über einer entsprechenden Bauteilkonfiguration mit einem Substrat 301, einer Bauteilschicht 302 und einer Ätzstoppschicht 305 ausgebildet sein, wobei die entsprechenden Komponenten im Wesentlichen die gleichen Eigenschaften besitzen, wie sie zuvor für die entsprechenden Komponenten der Bauelemente 200 und 100 erläutert sind. Ferner ist eine Schicht 307 über der dielektrischen Schicht 306, die zu strukturieren ist, ausgebildet, wobei die Schicht 307 beliebige geeignete Materialschicht repräsentiert, die beispielsweise der Schicht 306 eine erhöhte mechanische Stabilität verleiht, wenn diese aus einem dielektrischen Material mit kleinem ε aufgebaut ist. In anderen Fällen repräsentiert die Schicht 307 ein ARC-Material, während in noch weiteren anschaulichen Ausführungsformen die Schicht 307 eine Opferschicht darstellt, die verwendet wird, um das gewünschte elektrische Verhalten während eines nachfolgenden anisotropen Ätzprozesses bereitzustellen. In einer anschaulichen Ausführungsform repräsentiert die Schicht 307 eine Deckschicht für das dielektrische Material der Schicht 306, wobei ein oberer Bereich davon modifiziert wird, um eine Teilschicht 311 mit einem erforderlichen Maß an elektrischer Leitfähigkeit zu bilden. Zu diesem Zweck wird die Schicht 307 einem geeigneten Modifizierungsprozess 312 unterzogen, der in einigen anschaulichen Ausführungsformen ein Ionenimplantationsprozess sein kann, während in anderen Ausführungsformen ein plasmagestützter Prozess zum Einbau einer geeigneten Ionensorte verwendet wird. In diesem Falle wird ein hohes Maß an Flexibilität im Hinblick auf die Auswahl geeigneter Sorten ermöglicht, da selbst äußerst exotische Materialien in ein entsprechendes Basismaterial eingebaut werden können. Somit kann die Schicht 307 mit einer beliebigen geeigneten Technik, etwa Aufschleudern, CVD, und dergleichen hergestellt werden, wobei die erforderliche „leitende” Komponente ohne Einfluss auf den vorhergehenden Fertigungsprozess hinzugefügt werden kann. Entsprechende Prozessparameter für den Prozess 312, wenn dieser als ein Ionenimplantationsprozess oder als ein plasmagestützter Prozess ausgeführt wird, können effizient auf Grundlage von Simulation, Experimente und dergleichen gewonnen werden. Danach wird die weitere Bearbeitung fortgesetzt, indem eine entsprechende Lackmaske oder eine andere Ätzmaske gebildet wird, um damit die dielektrische Schicht 306 mit erhöhter Prozessgleichförmigkeit in Bezug auf Entladungsereignisse zu strukturieren, wie dies zuvor beschrieben ist.
  • 3b zeigt schematisch das Mikrostrukturbauelement 300 gemäß weiterer anschaulicher Ausführungsformen. In diesem Falle umfasst das Bauelement 300 die Schicht 307, die über der zu strukturierenden dielektrischen Schicht 306 angeordnet ist, wobei die Schicht 307 ein ARC-Material repräsentiert, wobei in einigen anschaulichen Ausführungsformen zusätzlich oder alternativ eine leitende Schicht (nicht gezeigt) vorgesehen wird, wie dies beispielsweise mit Bezug zu dem Bauelement 200 beschrieben ist, wie es in den 2a und 2b gezeigt ist. In anderen anschaulichen Ausführungsformen weist die ARC 307 selbst ein gewisses Maß an Leitfähigkeit auf, wie dies zuvor erläutert ist. Ferner ist eine Lackschicht 308 über der Schicht 307 ausgebildet und wird einem Modifizierungsprozess 312 unterzogen, der als ein Ionenimplantationsprozess ausgeführt wird, um eine geeignete Ionensorte zum Modifizieren des elektrischen Verhaltens der Lackschicht 308 einzubauen. In einer anschaulichen Ausführungsform wird der Prozess 312 nach dem Belichten der Lackschicht 308 ausgeführt, um nicht in unerwünschter Weise die photochemische Reaktion darin zu beeinflussen, die durch die Bestrahlungsenergie hervorgerufen wird, die während des Belichtungsprozesses eingestrahlt wird. Die durch den Prozess 312 eingebaute entsprechende Ionensorte kann die „abschirmende” Wirkung der Schicht 308 während des nachfolgenden anisotropen Ätzprozesses verbessern. Somit kann ein gleichförmigeres Verhalten des entsprechenden Ätzprozesses erreicht werden, selbst wenn ein deutlicher Ladungsträgertransport durch die entsprechende Sorte, die in die Schicht 308 eingebaut ist, nicht ermöglicht wird. In anderen Fällen wird eine entsprechende Metallkomponente mit hoher Konzentration, zumindest an einer spezifizierten Tiefe der Schicht 308 eingebaut, so dass ein gewisses Maß an Leitfähigkeit in der Lackschicht 308 erreicht wird. In anderen Beispielen wird die entsprechende Komponente im Wesentlichen gleichförmig in der Höhenrichtung verteilt, wodurch eine kontinuierliche Abschirmung oder Ladungstransportwirkung der Schicht 308 während des nachfolgenden anisotropen Ätzprozesses erreicht wird, selbst wenn die Schicht 308 während des Ätzprozesses verbraucht wird. In einigen anschaulichen Ausführungsformen wird die elektrisch modifizierte Lackschicht 308 mit einer zusätzlichen leitenden Schicht kombiniert, etwa den Schichten 311, 211, 211a, 211b, wie sie zuvor beschrieben sind. Somit kann ein äußerst effizienter Ausgleich der Plasmabedingungen auf der Grundlage der modifizierten Lackschicht 308 erhalten werden. Nach dem Prozess 312 wird die Schicht 308 auf der Grundlage entsprechender Entwicklungsverfahren strukturiert, um die entsprechenden Öffnungen darin zu bilden, wobei ein negativer Einfluss der eingebauten Ionensorte auf einem geringen Niveau gehalten werden kann, wenn die Belichtung der Lackschicht 308 vor dem Prozess 312 ausgeführt wurde. Danach wird die weitere Bearbeitung fortgesetzt, wie dies zuvor mit Bezug zu dem Bauelement 200 beschrieben ist.
  • 3c zeigt schematisch das Bauelement 300 gemäß weiterer anschaulicher Ausführungsformen, wobei der Prozess 312 zum Modifizieren der elektrischen Eigenschaften der Schicht 308 nach dem Strukturieren der Schicht 308 ausgeführt wird. Somit sind in dieser Fertigungsphase entsprechende Öffnungen 309 in der Lackschicht 308 und der ARC 307, falls diese vorgesehen ist, und in einer anderen zusätzlichen leitenden Schicht 311, falls vorgesehen, ausgebildet. Beispielsweise kann der Ionenimplantationsprozess 312 so gesteuert werden, dass eine entsprechende Ionensorte 313 in die Schicht 306 eingeführt wird, wodurch die lokalen elektrischen Eigenschaften deutlich modifiziert werden, wobei ein Einbau der Sorte 313 in Bereiche, die von der Lackmaske 308, falls vorgesehen, von den optionalen Schichten 307 und 311 bedeckt sind, vermieden wird. Zu diesem Zweck kann die entsprechende Implantationsenergie speziell für die entsprechende Sorte 313 so angepasst werden, dass die Sorte 313 bis hinab zu einer gewünschten Tiefe in der Schicht 306 eingeführt wird, ohne dass die Ionensorte in die abgedeckten Bereiche der Schicht 306 eingebaut wird. Abhängig von den Materialeigenschaften des Lacks 308 in Verbindung mit den optionalen Schichten 307 und 311 wird eine entsprechende gemittelte Eindringtiefe in der Schicht 206 erreicht, wobei zumindest teilweise das entsprechende elektrische Verhalten deutlich geändert wird. Z. B. kann eine moderat hohe Konzentration eines Metallmaterials eingebaut werden, um für ein gewisses Maß an Leitfähigkeit in den freiliegenden Bereichen in der Schicht 306 zu sorgen, wodurch die abschirmende Wirkung in Bezug auf die darunter liegenden Komponenten, etwa leitende Bereiche, und dergleichen, verbessert wird, wie dies zuvor beschrieben ist. Abhängig von der Art des für die Schicht 306 verwendeten Materials kann der Ionenbeschuss des Prozesses 312 zu einer erhöhten Ätzrate führen, wodurch möglicherweise eine erhöhte Abtragsrate der Lackmaske 308 kompensiert wird, die durch den Ionenbeschuss 312 hervorgerufen werden kann.
  • 3d zeigt schematisch das Bauelement 300 in einem weiter fortgeschrittenen Herstellungsstadium, wenn das Bauelement 300 anisotropen Ätzumgebungen 310 ausgesetzt wird, um die Öffnungen 309 in die dielektrische Schicht 306 zu übertragen. Auf Grund der modifizierten elektrischen Eigenschaften, die in der in 3d gezeigten Ausführungsform ein gewisses Maß an Leitfähigkeit beinhalten kann, kann folglich ein vertikaler Ausgleichsmechanismus für die Ladungstrennung bereitgestellt werden, der durch den Ätzprozess 310 hervorgerufen wird. Folglich kann die Wahrscheinlichkeit des Hervorrufens eines überkritischen Potentialunterschieds in den entsprechenden Öffnungen 309 deutlich verringert werden. Es sollte beachtet werden, dass abhängig von der zuvor ermittelten Eindringtiefe für die Sorte 313 die Wirkung zumindest bis zu der entsprechenden mittleren Eindringtiefe erreicht werden kann. Gleichzeitig kann das modifizierte elektrische Verhalten der Lackmaske 308 für eine laterale Abfuhr von Überschussladung sorgen, wodurch die Gesamtgleichmäßigkeit während des Prozesses 310 noch weiter verbessert wird. Optional kann ein effizienter Ladungsträgertransportmechanismus auch durch die Schicht 311 bereitgestellt werden, falls diese vorgesehen ist.
  • Es gilt also: Die vorliegende Erfindung stellt eine verbesserte Technik für die Herstellung von Öffnungen in einem dielektrischen Material, etwa Kontaktlochöffnungen, Abgrenzungsgräben, und dergleichen, bereit, die auf der Grundlage äußerst anisotroper plasmagestützter Ätzprozesse herzustellen sind, die in konventionellen Verfahren zu deutlichen Entladungsereignissen auf Grund des Erzeugers vertikaler Potentialdifferenzen an entsprechenden Ätzpositionen führen können. Angesichts dieser Situation stellt die vorliegende Erfindung einen effizienten Mechanismus zum lateralen Verteilen von Ladungsträgern bereit, wodurch Überschussladungsträger in effizienter Weise abgeführt werden, die sich ansonsten ansammeln und möglicherweise ein entsprechendes Entladungsereignis erzeugen. Die laterale Verteilung der Ladungsträger kann auf der Grundlage eines entsprechenden leitenden Ladungsausgleichsbereichs, etwa einer leitenden Schicht, erreicht werden, der zumindest an spezifizierten Bauteilgebieten vorgesehen wird und der zumindest mit einigen benachbarten Bereichen verbunden ist, wodurch ein effizienter Mechanismus zum „Mitteln” der Überschussladung über einen erhöhten Bauteilbereich und damit zum Reduzieren der Wahrscheinlichkeit für Entladungsereignisse bereitgestellt wird. Folglich können die entsprechenden Ätzbedingungen gleichmäßiger gemacht werden, wodurch auch die Wahrscheinlichkeit für Entladungsereignisse gleichmäßiger „verteilt” wird. In einigen anschaulichen Ausführungsformen werden entsprechende leitende Schichten innerhalb einer Ätzmaske vorgesehen, die Lackmaterialien, ARC-Materialien, Hartmaskenmaterialien, und dergleichen beinhalten können, um für die gewünschte laterale Leitfähigkeit während des Ätzprozesses zu sorgen. In anderen anschaulichen Ausführungsformen wird das entsprechende elektrische Verhalten mittels eines Modifizierungsprozesses, beispielsweise durch das Einführen einer geeigneten Metallsorte oder anderer Sorten, die zu einem gewissen Maß an Leitfähigkeit führen, erreicht, wobei selbst eine Lackmaske als eine laterale Ladungsverteilungsschicht verwendet werden kann. In einigen anschaulichen Ausführungsformen wird ein verbesserter vertikaler Ausgleich von Potentialdifferenzen erreicht, indem die entsprechenden Bereiche des zu ätzenden dielektrischen Materials selektiv modifiziert werden.

Claims (8)

  1. Verfahren mit: Bilden einer ersten leitenden Ladungsausgleichsschicht (211, 211a) über einer dielektrischen Schicht (206) einer Metallisierungsstruktur (212) eines Mikrostrukturbauelements (200), wobei die erste Ladungsausgleichsschicht (211, 211a) lateral benachbarte Gebiete der dielektrischen Schicht (206) verbindet, und wobei jedes der Gebiete eine Öffnung zur Aufnahme eines leitenden Materials darin erhält, wobei die erste leitende Ladungsausgleichsschicht (211, 211a) ein leitendes Polymermaterial aufweist; Bilden einer antireflektierenden Beschichtung (207) über der ersten leitenden Ladungsausgleichsschicht (211, 211a); und Ausführen eines plasmagestützten Ätzprozesses, um die Öffnungen unter Anwendung der ersten leitenden Ladungsausgleichsschicht (211, 211a) zu bilden.
  2. Verfahren nach Anspruch 1, wobei Bilden der ersten leitenden Ladungsausgleichsschicht (211) Bilden einer elektrisch leitenden Schicht über der dielektrischen Schicht (206) umfasst.
  3. Verfahren nach Anspruch 2, das ferner Bilden einer Lackschicht (208) über der ersten elektrisch leitenden Schicht umfasst.
  4. Verfahren nach Anspruch 2, das ferner umfasst: Bilden einer Lackschicht (208) über der dielektrischen Schicht (206) und Bilden einer zweiten leitenden Ladungsausgleichsschicht (211B) über der Lackschicht (208).
  5. Verfahren nach Anspruch 1, wobei Bilden der ersten leitenden Ladungsausgleichsschicht (211, 211a) umfasst: Modifizieren der elektrischen Eigenschaft einer oder mehrerer dielektrischer Opfermaterialschichten, die über der dielektrischen Schicht (206) gebildet sind, um eine spezifizierte Leitfähigkeit zu erhalten, um damit die leitende Ladungsausgleichsschicht (211, 211a) bereitzustellen.
  6. Verfahren nach Anspruch 5, wobei Modifizieren der elektrischen Eigenschaften der einen oder der mehreren dielektrischen Opfermaterialschichten umfasst: Einführen einer Ionensorte mittels eines Ionenimplantationsprozesses.
  7. Verfahren nach Anspruch 6, wobei zumindest ein Teil des Ionenimplantationsprozesses vor dem Strukturieren einer Lackschicht (208) ausgeführt wird, die zur Bildung der Kontaktlochöffnungen verwendet wird.
  8. Verfahren nach Anspruch 6, wobei der mindestens eine Teil des Ionenimplantationsprozesses nach dem Strukturieren einer Lackschicht (208) ausgeführt wird, die zur Bildung der Kontaktlochöffnungen verwendet wird.
DE102006041004.1A 2006-08-31 2006-08-31 Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika Active DE102006041004B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006041004.1A DE102006041004B4 (de) 2006-08-31 2006-08-31 Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
US11/696,226 US7989352B2 (en) 2006-08-31 2007-04-04 Technique for reducing plasma-induced etch damage during the formation of vias in interlayer dielectrics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006041004.1A DE102006041004B4 (de) 2006-08-31 2006-08-31 Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika

Publications (2)

Publication Number Publication Date
DE102006041004A1 DE102006041004A1 (de) 2008-03-13
DE102006041004B4 true DE102006041004B4 (de) 2017-12-21

Family

ID=39047002

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006041004.1A Active DE102006041004B4 (de) 2006-08-31 2006-08-31 Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika

Country Status (2)

Country Link
US (1) US7989352B2 (de)
DE (1) DE102006041004B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035564B (zh) * 2011-09-29 2015-03-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US10685870B2 (en) * 2017-08-30 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102018104644A1 (de) 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterbauteil und sein herstellungsverfahren
US10991583B2 (en) 2018-09-28 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned litho etch process patterning method
WO2024058846A1 (en) * 2022-09-16 2024-03-21 Sandisk Technologies Llc Semiconductor device having edge seal and method of making thereof without metal hard mask arcing

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3138960A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung elektrisch leitender schichten
WO1998009318A1 (en) * 1996-08-28 1998-03-05 Advanced Micro Devices, Inc. Conductive layer with anti-reflective surface portion
US6025273A (en) * 1998-04-06 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
US6090674A (en) * 1998-11-09 2000-07-18 Taiwan Semiconductor Manufacturing Company Method of forming a hole in the sub quarter micron range
US6171951B1 (en) * 1998-10-30 2001-01-09 United Microelectronic Corp. Dual damascene method comprising ion implanting to densify dielectric layer and forming a hard mask layer with a tapered opening
US20010041444A1 (en) * 1999-10-29 2001-11-15 Jeffrey A. Shields Tin contact barc for tungsten polished contacts
US6495919B2 (en) * 1997-04-01 2002-12-17 Micron Technology, Inc. Conductive implant structure in a dielectric
US20040000722A1 (en) * 2002-06-28 2004-01-01 James Powers Semiconductor structure
DE102004001672A1 (de) * 2003-02-20 2004-09-09 Renesas Technology Corp. Verfahren zum Herstellen einer Halbleitervorrichtung mit Doppel-Damaszener-Struktur

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684889B1 (ko) * 2005-11-17 2007-02-20 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3138960A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung elektrisch leitender schichten
WO1998009318A1 (en) * 1996-08-28 1998-03-05 Advanced Micro Devices, Inc. Conductive layer with anti-reflective surface portion
US6495919B2 (en) * 1997-04-01 2002-12-17 Micron Technology, Inc. Conductive implant structure in a dielectric
US6025273A (en) * 1998-04-06 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
US6171951B1 (en) * 1998-10-30 2001-01-09 United Microelectronic Corp. Dual damascene method comprising ion implanting to densify dielectric layer and forming a hard mask layer with a tapered opening
US6090674A (en) * 1998-11-09 2000-07-18 Taiwan Semiconductor Manufacturing Company Method of forming a hole in the sub quarter micron range
US20010041444A1 (en) * 1999-10-29 2001-11-15 Jeffrey A. Shields Tin contact barc for tungsten polished contacts
US20040000722A1 (en) * 2002-06-28 2004-01-01 James Powers Semiconductor structure
DE102004001672A1 (de) * 2003-02-20 2004-09-09 Renesas Technology Corp. Verfahren zum Herstellen einer Halbleitervorrichtung mit Doppel-Damaszener-Struktur

Also Published As

Publication number Publication date
US7989352B2 (en) 2011-08-02
US20080057705A1 (en) 2008-03-06
DE102006041004A1 (de) 2008-03-13

Similar Documents

Publication Publication Date Title
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE102006035668B4 (de) Verfahren zum Herstellen einer Ätzindikator- und Ätzstoppschicht zur Reduzierung von Ätzungleichförmigkeiten
DE102007046846A1 (de) Seitenwandschutzschicht
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102005046976B4 (de) Verfahren zur Herstellung einer Wolframverbindungsstruktur mit verbesserter Seitenwandbedeckung der Barrierenschicht
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE102006025405B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE102004029355B4 (de) Verfahren mit selbstausgerichteter Maske zum Verringern der Zellenlayoutfläche
DE102008045036B4 (de) Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final