DE102008045036B4 - Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen - Google Patents
Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen Download PDFInfo
- Publication number
- DE102008045036B4 DE102008045036B4 DE102008045036A DE102008045036A DE102008045036B4 DE 102008045036 B4 DE102008045036 B4 DE 102008045036B4 DE 102008045036 A DE102008045036 A DE 102008045036A DE 102008045036 A DE102008045036 A DE 102008045036A DE 102008045036 B4 DE102008045036 B4 DE 102008045036B4
- Authority
- DE
- Germany
- Prior art keywords
- openings
- layer
- forming
- mask
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 125
- 238000000034 method Methods 0.000 claims abstract description 80
- 239000000463 material Substances 0.000 claims abstract description 71
- 239000003989 dielectric material Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000001465 metallisation Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000003973 paint Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000001459 lithography Methods 0.000 description 13
- 238000000059 patterning Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 231100000572 poisoning Toxicity 0.000 description 3
- 230000000607 poisoning effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Bilden einer Bauteilebene (110) eines Halbleiterbauelements (100), die Transistoren (111) und eine über den Transistoren (111) ausgebildete Ätzstoppschicht (122) aus Siliziumnitrid umfasst;
Bilden einer Kontaktebene (120) über der Bauteilebene (110) durch Bilden eines dielektrischen Zwischenschichtmaterials (121) über der Bauteilebene (110);
Bilden einer Maskenschicht (130) auf dem dielektrischen Zwischenschichtmaterial (121) auf der Grundlage einer Ätzmaske (103) mit mehreren ersten Öffnungen (103A);
Bilden mehrerer zweiter Öffnungen (130A) in der Maskenschicht (130) der Kontaktebene (120) auf der Grundlage der mehreren ersten Öffnungen (103A); wobei die zweiten Öffnungen (130A) eine Breite (130B) zumindest an deren Unterseite besitzen, die kleiner ist als eine maximale Breite der ersten Öffnungen (103A);
Bilden von Kontaktöffnungen (120A) in dem dielektrischen Zwischenschichtmaterial (121) auf der Grundlage der zweiten Öffnungen (130A), so dass Teile der Ätzstoppschicht (122) freigelegt werden;
Ätzen der freigelegten Teile der Ätzstoppschicht (122) und Entfernen der Maskenschicht (130) in einem...
Description
- Gebiet der vorliegenden Offenbarung
- Die vorliegende Offenbarung betrifft allgemein die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von leitenden Verbindungen zwischen einzelnen Ebenen einer Kontaktstruktur und einer oder mehrerer Metallisierungsschichten.
- Beschreibung des Stands der Technik
- In einer integrierten Schaltung sind eine große Anzahl von Schaltungselementen, etwa Transistoren, Kondensatoren und dergleichen in oder auf einem geeigneten Substrat hergestellt, wobei dies für gewöhnlich in einer im Wesentlichen ebenen Konfiguration erfolgt. Auf Grund der großen Anzahl an Schaltungselementen und dem erforderlichen komplexen Schaltungsaufbau in modernen integrierten Schaltungen werden im Allgemeinen die elektrischen Verbindungen der einzelnen Schaltungselemente nicht innerhalb der gleichen Ebene eingerichtet, in der die Schaltungselemente hergestellt sind, sondern derartige elektrische Verbindungen werden in einer oder mehreren zusätzlichen „Verdrahtungsschichten” hergestellt, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten enthalten Metallleitungen, die die elektrische Verbindung innerhalb der Ebene herstellen, und enthalten auch eine Vielzahl von Zwischenebenenverbindungen, die Kontaktdurchführungen bezeichnet werden, wobei die Metallleitungen und die Kontaktdurchführungen auch gemeinsam als Verbindungsstruktur bezeichnet werden. In dieser Anmeldung, falls dies nicht anderweitig angegeben ist, wird ein Kontakt, der mit einem Schaltungselement oder einem Teil davon, beispielsweise eine Gateelektrode oder ein Draingebiet oder ein Sourcegebiet eines Transistors, verbunden ist, ebenfalls als eine Zwischenebenenverbindung betrachtet.
- Auf Grund der zunehmenden Reduzierung der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl der Schaltungselemente für eine vorgegebene Chipfläche an, d. h. die Packungsdichte nimmt zu. Die erhöhte Packungsdichte erfordert im Allgemeinen eine noch größere Zunahme der Anzahl der elektrischen Verbindungen, um die gewünschte Schaltungsfunktion zu erhalten. Daher steigt die Anzahl der gestapelten Metallisierungsschichten an, wenn die Anzahl an Schaltungselementen pro Chipfläche größer wird. Die Herstellung einer Vielzahl von Metallisierungsschichten beinhaltet jedoch entsprechende Herausforderungen, die es zu lösen gilt. Daher gehen die Halbleiterhersteller dazu über, das gut bekannte Metallisierungsmetall Aluminium durch ein Metall zu ersetzen, das höhere Stromdichten ermöglicht, um somit auch eine Verringerung der Abmessungen der Verbindungsstrukturen zulässt. Beispielsweise sind Kupfer und Legierungen davon Metalle, die als aussichtsreiche Kandidaten zum Ersetzen von Aluminium betrachtet werden auf Grund der guten Eigenschaften im Hinblick auf eine höhere Widerstandsfähigkeit gegenüber Elektromigration und im Hinblick auf einen deutlich geringeren elektrischen Widerstand im Vergleich zu Aluminium.
- Obwohl gut leitende Metalle in dem Metallisierungssystem modernster Halbleiterbauelemente eingesetzt werden, müssen dennoch die lateralen Abmessungen der Verbindungsstrukturen den kleineren Strukturgrößen in der Halbleiterebene des Bauelements angepasst werden, wodurch aufwendige Strukturierungstechniken für entsprechende Metallleitungen und die Zwischenebenenverbindungen erforderlich sind, die den Kontakt zwischen den einzelnen Metallisierungsebene und zwischen der Bauteilebene und dem Metallisierungssystems herstellen. Daher müssen kritische Lithographieschritte ausgeführt werden, um geeignete Lackmasken bereitzustellen, auf deren Grundlage entsprechende Öffnungen in dem dielektrischen Material zu bilden sind, die dann nachfolgend mit einem geeigneten leitenden Material gefüllt werden. Eine sehr kritische Fertigungssequenz repräsentiert die Herstellung von Kontaktelementen, d. h. von Zwischenebenenkontakten, die eine Verbindung zu Kontaktbereichen von Schaltungselementen herstellen, die in der Bauteilebene des Halbleiterbauelements vorgesehen sind, da während dieses Strukturierungsschrittes das dielektrische Zwischenschichtmaterial bis hinab zu unterschiedlichen Höhenpegeln geätzt werden muss, wobei auch eine präzise Justierung der Kontaktelemente erforderlich ist, um in geeigneter Weise eine Verbindung zu den Kontaktbereichen, etwa zu Gateelektroden, Source- und Draingebieten und dergleichen der kleinen Transistorelemente herzustellen. Insbesondere in Bauteilbereichen mit einer hohen Packungsdichte an Schaltungselementen ist typischerweise eine noch höhere Dichte an Kontaktelementen erforderlich, da für gewöhnlich jedes Schaltungselement zwei oder mehr elektrische Verbindungen zu anderen Schaltungselementen erfordert. Somit müssen zusätzlich zu der anspruchsvollen Oberflächentopographie und den unterschiedlichen Höhenniveaus, zu denen die entsprechenden Kontaktelemente sich erstrecken müssen, die entsprechenden Lackmasken auf der Grundlage kritischer Abmessungen für die entsprechende Bauteilebene hergestellt werden, wobei jedoch entsprechende Prozessschwankungen zu Kontaktausfällen führen können. Beispielsweise kann ein gewisses Maß an Schwankung zu einer gewissen Fehljustierung eines entsprechenden Kontaktelements führen, das somit mit benachbarten Schaltungselementen, etwa Gateelektroden, in Kontakt kommen kann, wodurch ein Leckstromweg oder sogar ein Kurzschluss hergestellt wird, was zu einer geringeren Zuverlässigkeit oder zu einem vollständigen Ausfall des Halbleiterbauelements führen kann. Andererseits kann ein gewisses Maß an Fehljustierung oder einer Schwankung der kritischen Abmessungen dicht beieinander liegender Kontaktelemente ebenfalls zu erhöhten Leckströmen und/oder Kurzschlüssen führen, was zu größeren Ausbeuteverlusten beiträgt.
- In der
US 6 387 798 B1 wird ein Verfahren zur Ausbildung von Gräben in einem dielektrischen Material, die durch schmale Abmessungen gekennzeichnet sind, und wobei ein Ätzprozess zum Bilden einer zweiten Öffnung basierend auf einer ersten Öffnung, die durch herkömmliche Lithographie in einer Maskenschicht erhalten wird, ausgeführt wird, beschrieben. Ein vergleichbares Verfahren wird in derUS 6 743 712 B2 gelehrt, wobei eine sich verjüngende Öffnung in einer Maskenschicht mit Hilfe von Trockenplasmaätzen erhalten wird. - In der
US 6 165 898 A wird das Ausbilden von Kontaktdurchgängen kleiner Abmessungen mit Hilfe eines ersten Ätzprozesses basierend auf einer ersten gemusterten Fotolackschicht gefolgt von einem zweiten Ätzprozess basierend auf einer zweiten Fotolackschicht beschrieben. - In der
US 6 953 746 B2 und derUS 5 913 148 A werden sich verjüngende Öffnungen von Maskenschichten beschrieben, wobei letztere auch das Ausbilden polymerischer Seitenwandschichten in einer geätzten Öffnung zum Ausbilden sich verjüngender Seitenwände in einer Maskenschicht lehrt. - In der
DE 10 2004 042 169 A1 wird ein Verfahren beschrieben, das das Bilden eines dielektrischen Schichtstapels einer Metallisierungsschicht eines Halbleiterbauelements über einem Substrat, wobei der dielektrische Schichtstapel eine dielektrische Schicht mit kleiner Dielektrizitätszahl und eine Deckschicht aufweist. Das Verfahren umfasst ferner das Durchführen eines ersten Ätzprozesses, um eine Öffnung in dem dielektrischen Schichtstapel zu bilden, und das Ausführen eines zweiten Ätzprozesses, um einen sich aufweitenden Bereich in einem oberen Bereich der Öffnung zu bilden. - In der
US 6 365 504 B1 wird ein Verfahren zur Herstellung einer Verbindung zwischen einer Leitung und einem Durchgangskontakt auf einer Isolierschicht beschrieben, wobei in einer zweiten Ätzstoppschicht und einer zweiten Isolierschicht eine Öffnung gebildet wird und Abstandshalter an Seitenwänden dieser Öffnung gebildet werden und schließlich ein Durchgang auf der Grundlage der so ausgebildeten Öffnung gebildet wird. In derWO 02/071 476 A2 - In der
DE 103 34 406 A1 wird ein Verfahren zur Ausbildung eines Kontakts in einem Halbleiterprozess unter Verwendung dreier Maskenmuster beschriebene. - In der
US 6 365 506 B1 wird ein Dualdamaszenerprozess für poröses Material mit kleiner Dielektrizitätszahl beschrieben, in dem zwei Isolierschichten auf ein poröses Material mit kleiner Dielektrizitätszahl mit unterschiedlicher Musterung ausgebildet und als Ätzmasken verwendet werden. - In der
US 6 008 123 A wird ein Verfahren zur Ausbildung einer Öffnung in einer dielektrischen Schicht unter Verwendung einer darauf ausgebildeten Hartmaske beschrieben, wobei ein Abstandhalter in einer vorläufigen Öffnung ausgebildet wird. - In der
US 5 614 765 A wird ein Verfahren zur Ausbildung einer Öffnung in einer dielektrischen Schicht unter Verwendung eines Maskenmusters und konform abgeschiedenem und anisotrop geätzten Materials beschrieben. - In der
DE 10 2006 046 374 A1 wird ein Verfahren zur Reduktion einer Lackvergiftung während des Strukturierens von SiN-Schichten beschrieben, in dem die Oberfläche einer verspannten dielektrischen Schicht durch eine Plasmabehandlung versiegelt wird. - Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Verfahren zur Herstellung von Zwischenebenenkontakten in einem dielektrischen Material, das über der Bauteilebene von Halbleiterbauelementen vorgesehen ist, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest verringert werden.
- Überblick über die Offenbarung
- Die vorliegende Erfindung stellt ein Verfahren zur Verfügung, das die Schritte umfasst:
Bilden einer Bauteilebene eines Halbleiterbauelements, die Transistoren und eine über den Transistoren ausgebildete Ätzstoppschicht aus Siliziumnitrid umfasst;
Bilden einer Kontaktebene über der Bauteilebene durch Bilden eines dielektrischen Zwischenschichtmaterials über der Bauteilebene;
Bilden einer Maskenschicht auf dem dielektrischen Zwischenschichtmaterial auf der Grundlage einer Ätzmaske mit mehreren ersten Öffnungen;
Bilden mehrerer zweiter Öffnungen in der Maskenschicht der Kontaktebene auf der Grundlage der mehreren ersten Öffnungen; wobei die zweiten Öffnungen eine Breite zumindest an deren Unterseite besitzen, die kleiner ist als eine maximale Breite der ersten Öffnungen;
Bilden von Kontaktöffnungen in dem dielektrischen Zwischenschichtmaterial auf der Grundlage der zweiten Öffnungen, so dass Teile der Ätzstoppschicht freigelegt werden;
Ätzen der freigelegten Teile der Ätzstoppschicht und Entfernen der Maskenschicht in einem Ätzschritt; und
Füllen der Kontaktöffnungen mit einem leitenden Material, um Zwischenebenenverbindungen zu bilden;
wobei Bilden der Maskenschicht umfasst: Bilden einer ersten Materialschicht aus Siliziumnitrid auf dem dielektrischen Zwischenschichtmaterial und Bilden einer Lackschutzschicht auf der ersten Materialschicht durch Oxidieren der Oberfläche derselben. - Kurze Beschreibung der Zeichnungen
- Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn dies mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis1d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung von Kontaktelementen zeigen, die eine Verbindung mit Schaltungselementen herstellen, die in einer Bauteilebene eines Halbleiterbauelements auf der Grundlage geeigneter Maskenöffnungen hergestellt werden, die eine geringere laterale Breite gemäß anschaulicher Ausführungsformen aufweisen; -
1e schematisch eine Querschnittsansicht des Halbleiterbauelements gemäß einem vergleichenden Beispiel, das nicht Bestandteil der vorliegenden Erfindung ist, zeigt, in der die Maskenschicht mit dem sich verjüngenden Seitenwänden ein Teil des dielektrischen Zwischenschichtmaterials ist; -
1f bis1h schematisch Querschnittsansichten des Halbleiterbauelements gemäß vergleichender Beispiele, die nicht Bestandteil der vorliegenden Erfindung sind, zeigen, in denen eine anfängliche Breite von Maskenöffnungen auf der Grundlage eines Abscheideprozesses reduziert wird, um damit eine geringere laterale Breite für Kontaktöffnungen zu schaffen; -
1i schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, in der eine Maskenschicht mit Öffnungen mit geringerer Breite verwendet wird, um Kontaktdurchführungen oder Gräben in einem Metallisierungssystem des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zu bilden. - Detaillierte Beschreibung
- Im Allgemeinen betrifft die hierin offenbarte Lehre Techniken zur Herstellung von Zwischenebenenverbindungen auf der Grundlage eines Maskenmaterials, in der Öffnungen mit reduzierten lateralen Abmessungen im Vergleich zu entsprechenden Öffnungen ausgebildet sind, die durch eine lithographisch definierte Ätzmaske vorgesehen werden. Somit können für ein vorgegebenes Auflösungsvermögen einer Lithographietechnik die entsprechenden Prozesstoleranzgrenzen während der Herstellung kritischer Zwischenebenenverbindungen deutlich erhöht werden, indem die endgültige effektive Breite der entsprechenden Maskenöffnungen durch eine Prozesstechnik eingestellt wird, die unabhängig von dem Lithographieschritt ist. Zu diesem Zweck wird eine dielektrische Maskenschicht auf einem oberen Bereich eines dielektrischen Zwischenschichtbereichs mit geeigneten Materialeigenschaften so vorgesehen, dass diese als ein Maskenmaterial während des nachfolgenden Strukturierens des verbleibenden dielektrischen Zwischenschichtmaterials dient. Beispielsweise wird in einigen hierin offenbarten anschaulichen Ausführungsformen das Strukturieren des Maskenmaterials auf der Grundlage einer Lackmaske ausgeführt, wobei jedoch im Gegensatz zu konventionellen Lösungen Prozessparameter des Ätzprozesses so eingestellt werden, dass eine geringere Breite der resultierenden Öffnungen in dem Maskenmaterial erreicht wird, zumindest an der Unterseite davon, so dass die entsprechende reduzierte Breite dann die Herstellung von Kontaktöffnungen in dem dielektrischen Zwischenschichtmaterial mit geringeren kritischen Abmessungen ermöglicht. Die Einstellung von Ätzparametern ermöglicht damit einen effizienten Gesamtprozessablauf, da lediglich die zusätzliche Abscheidung des Maskenmaterials in die Abscheidesequenz zur Herstellung des dielektrischen Zwischenschichtmaterials eingeführt werden muss, während der Ätzprozess im Zusammenhang mit dem gesamten Strukturierungsprozess für das dielektrische Zwischenschichtmaterial effizient ausgeführt wird. In einigen Fällen wird das Maskenmaterial als ein Teil des dielektrischen Zwischenschichtmaterials betrachtet, wenn entsprechende Materialeigenschaften mit der weiteren Bearbeitung des Bauelements und auch mit den gesamten Bauteilerfordernissen kompatibel sind. In diesem Falle kann ein spezieller Prozess zum Entfernen des Maskenmaterials nach dem Bilden der Kontaktöffnungen weggelassen werden.
- In anderen vergleichenden Beispielen, die nicht Bestandteil der vorliegenden Erfindung sind, wird die endgültige effektive Breite der Maskenöffnungen auf der Grundlage eines Abscheideprozesses eingestellt, die, nach dem Bereitstellen der anfänglichen Maskenöffnungen auf der Grundlage der Lackmaske, durch konformes Abscheiden eines geeigneten Materials verringert werden kann, das nachfolgend in Form von Seitenwandabstandshaltern strukturiert wird, die für die gewünschten kritischen Abmessungen der Kontaktöffnungen sorgen.
- Es sollte beachtet werden, dass die hierin offenbarten Prinzipien vorteilhaft auf Halbleiterbauelemente mit Schaltungselementen in der Bauteilebene angewendet werden können, die kritische Abmessungen von ungefähr 50 nm oder weniger besitzen, da in diesem Falle auch die entsprechenden Lithographieprozesse, die in der Kontaktebene und dem Metallisierungssystem auszuführen sind, äußerst aufwendige Materialien und Lithographietechniken erfordern, wobei dennoch erhöhte Ausbeuteverluste gemäß konventioneller Strategien auftreten. Die hierin offenbarten Techniken können jedoch auch auf weniger kritische Anwendungen angewendet werden, wodurch die Bedingungen im Hinblick auf die Lithographieprozesse vereinfacht werden, so dass die Verwendung von weniger komplexen Lithographieanlagen möglich ist. Somit können geringere Herstellungskosten für einen gegebenen Technologiestandard erreicht werden, wobei gleichzeitig die Möglichkeit zur Verbesserung der gesamten Zuverlässigkeit und der Ausbeute gegeben ist.
- Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detailliert beschrieben.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements100 mit einem Substrat101 , das ein beliebiges geeignetes Trägermaterial repräsentiert, um darauf und darüber eine Halbleiterschicht102 zu bilden. Beispielsweise repräsentiert das Substrat101 ein Halbleitermaterial, etwa Silizium und dergleichen, oder ein isolierendes Material, wobei dies von den gesamten Bauteilerfordernissen abhängt. Die Halbleiterschicht102 ist typischerweise eine siliziumbasierte Schicht, d. h. eine Schicht mit einem deutlichen Anteil an Silizium, möglicherweise in Verbindung mit anderen Komponenten, etwa Germanium und dergleichen. Es sollte jedoch beachtet werden, dass die Halbleiterschicht102 auch aus anderen geeigneten Materialien aufgebaut sein kann, die die Herstellung einer Bauteilebene110 ermöglichen, die als eine Ebene des Halbleiterbauelements100 zu verstehen ist, in der halbleiterbasierte Schaltungselemente111 ausgebildet sind. In dem in1a gezeigten Beispiel repräsentieren die mehreren Schaltungselemente111 Transistorelemente, die Komponenten mit kritischen Abmessungen aufweisen, wie sie durch die entsprechenden Entwurfsregeln festgelegt sind. Beispielsweise werden im Falle von Feldeffekttransistoren entsprechende Gateelektrodenstrukturen113 vorgesehen, in denen eine kritische laterale Abmessung, die eine Gatelänge der Transistoren111 festlegt, im Bereich von ungefähr 50 nm oder weniger liegt. Des weiteren umfassen die Schaltungselemente111 entsprechende Kontaktbereiche112 , die Drain- und Sourcegebiete der Transistoren111 repräsentieren können, wobei auch, wie zuvor erläutert ist, die Gateelektrodenstrukturen113 geeignete Kontaktbereiche (nicht gezeigt) aufweisen, für die ebenfalls in einer späteren Fertigungsphase Kontaktelemente zu bilden sind. Ferner ist eine Kontaktebene120 durch ein oder mehrere dielektrische Materialien, etwa eine Ätzstoppschicht122 in Verbindung mit einem dielektrischen Zwischenschichtmaterial121 vorgesehen. Folglich werden Materialien auf Siliziumdioxidbasis für das dielektrische Zwischenschichtmaterial121 in Verbindung mit einem Material auf Siliziumnitridbasis für das Ätzstoppmaterial122 vorgesehen. Es sollte beachtet werden, dass auch andere Materialzusammensetzungen für das dielektrischen Zwischenschichtmaterial121 verwendet werden können, wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt. Beispielsweise wird die Ätzstoppschicht122 mit hohen inneren Verspannungspegeln vorgesehen, um damit das Leistungsverhalten entsprechender Transistorelemente111 bei Bedarf zu verbessern. Zu diesem Zweck wird ein Siliziumnitridmaterial über Transistorelementen vorgesehen, die eine hohe kompressive Verspannung erfordern, die wiederum eine entsprechende Verformungskomponente in Kanalgebieten der jeweiligen Transistoren hervorruft, die somit darin die Ladungsträgerbeweglichkeit erhöht. In anderen Fällen wird das Ätzstoppmaterial122 mit einer hohen Zugverspannungskomponente vorgesehen, wodurch die Elektronenbeweglichkeit erhöht wird und damit für ein besseres Leistungsverhalten von n-Kanaltransistoren sorgt. Somit können unterschiedliche Materialzusammensetzungen für das Ätzstoppmaterial122 über den entsprechenden Transistorelementen bei Bedarf vorgesehen werden. Des weiteren ist in der gezeigten Fertigungsphase eine Maskenschicht130 auf dem dielektrischen Zwischenschichtmaterial121 mit geeigneten Materialeigenschaften ausgebildet, um als eine Ätzmaske während der Strukturierung der Kontaktebene120 zu dienen. In einer anschaulichen Ausführungsform umfasst die Maskenschicht130 eine erste dielektrische Schicht132 , die in Form eines Siliziumnitridmaterials oder eines anderen Materials, das eine hohe Ätzselektivität in Bezug auf das dielektrische Zwischenschichtmaterial121 besitzt, vorgesehen ist. Des weiteren ist eine zweite dielektrische Materialschicht131 auf der Materialschicht132 ausgebildet und dient als eine Lackschutzschicht, die den Einbau unerwünschter Sorten in ein Lackmaterial unterdrückt, das auf der Maskenschicht130 in einer späteren Phase hergestellt wird. Bekanntlich weisen Lackmaterialien für kurze Belichtungswellenlängen von beispielsweise weniger als 300 nm eine erhöhte Empfindlichkeit im Hinblick auf das photochemische Verhalten auf, wenn gewisse Sorten, etwa Stickstoff, eingebaut werden. D. h., Stickstoff führt zu einem modifizierten photochemischen Verhalten, was somit zu nicht entfernten Bereichen des Lackmaterials führen kann, wodurch zu einer geringeren Genauigkeit des Lithogaphieprozesses beigetragen wird. Folglich können durch Vorsehen der dielektrischen Schicht131 derartige Effekte, wie „Lackvergiftung” verringert werden, indem das Material131 als eine im Wesentlichen stickstofffreie Materialzusammensetzung vorgesehen wird, die auch in effizienter Weise eine Stickstoffdiffusion in das Lackmaterial unterdrückt. Z. B. kann Siliziumdioxid effizient als das Material131 verwendet werden. In anderen Fällen wird die Oberfläche der Materialschicht132 in geeigneter Weise so behandelt, dass diese die gewünschte Lackschutzwirkung besitzt, was auf der Grundlage einer oxidierenden Plasmaumgebung bewerkstelligt werden kann, wenn das Material132 in Form eines Siliziumnitridmaterials vorgesehen ist. In diesem Falle wird eine dünne siliziumdioxidartige Materialschicht erzeugt. - Das in
1a gezeigte Halbleiterbauelement100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. - Nach dem Bilden der Schaltungselemente
111 in der Bauteilebene110 auf der Grundlage entsprechender Fertigungstechniken, die mit dem betrachteten Technologiestandard und den jeweiligen Entwurfsregeln übereinstimmen, werden die dielektrischen Materialien für die Kontaktebene120 abgeschieden. Zu diesem Zweck sind gut etablierte plasmaunterstützte CVD-Techniken verfügbar, um Materialien auf Siliziumnitridbasis herzustellen. Wie zuvor erläutert ist, können, wenn hohe innere Verspannungspegel im Hinblick auf die Verbesserung des Transistorverhaltens der Elemente111 erforderlich sind, entsprechende Abscheideparameter in geeigneter Weise auf der Grundlage gut etablierter Prozessrezepte eingestellt werden. Es sollte ferner beachtet werden, dass die Ätzstoppschicht122 mit unterschiedlichen Verspannungspegeln in unterschiedlichen Bauteilgebieten vorgesehen werden kann, indem entsprechende Strukturierungsschemata angewendet werden, in denen Bereiche der Schicht122 entfernt und durch ein Material ersetzt werden, das die gewünschten Eigenschaften im Hinblick auf die Materialzusammensetzung, den Verspannungspegel und dergleichen aufweist. Danach wird das dielektrische Zwischenschichtmaterial121 abgeschieden, beispielsweise durch plasmaunterstützte CVD und/oder subatmosphärische CVD und dergleichen. Bei Bedarf kann sich ein Einebnungsschritt anschließen, um damit die gesamte Oberflächentopographie vor dem Bilden der Maskenschicht130 zu verbessern. Zu diesem Zweck kann CMP (chemisch-mechanisches Polieren) und dergleichen eingesetzt werden. Als nächstes wird die Materialschicht132 abgeschieden, beispielsweise durch plasmaunterstützte CVD, woran sich die Abscheidung des Materials131 anschließt, oder mittels Oberflächenbehandlung, wie dies auch zuvor erläutert ist. Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen, wie sie nachfolgend beschrieben sind, die Maskenschicht130 ein Teil der Kontaktebene120 bleiben kann, so dass eine entsprechende Dicke der Materialien121 und130 so angepasst wird, dass dies mit den gesamten Entwurfsregeln verträglich ist. -
1b zeigt schematisch das Halbleiterbauelement100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Lackmaske103 oder eine andere Ätzmaske über der Maskenschicht130 gebildet und umfasst Öffnungen103A , die auf der Grundlage eines Lithographieprozesses definiert sind, der einen kritischen Prozessschritt repräsentiert, wie dies auch zuvor beschrieben ist. Somit besitzen die Öffnungen103A eine laterale Abmessung, die konventioneller Weise der lateralen Abmessung der entsprechenden Ätzmaske entspricht, die zum Strukturieren der Kontaktebene120 zu verwenden ist. Gemäß den hierin offenbarten Prinzipien wird die Schicht103 zum Strukturieren der Maskenschicht130 verwendet, um damit eine effektive laterale Breite weiter zu reduzieren, die anfänglich durch die Öffnungen103A definiert ist, um damit Kontaktöffnungen in der Kontaktebene120 mit einer reduzierten Breite im Vergleich zur Breite der Öffnungen103A zu erhalten. Somit können für den Lithographieprozess zur Herstellung der Ätzmaske103 gut etablierte Lithographietechniken eingesetzt werden. Wie zuvor erläutert ist, kann durch Vorsehen der Lackschutzschicht131 eine unerwünschte Lackvergiftung während des Aufbringens und Strukturierens des Lackmaterials zur Herstellung der Maske103 unterdrückt werden. Auf der Grundlage der Maske103 wird ein Ätzprozess104 ausgeführt, in welchem die Prozessparameter in geeigneter Weise so eingestellt sind, dass eine geringere laterale Ätzrate mit zunehmender Ätztiefe erhalten wird. Bekanntlich können anisotrope Ätzrezepte auf der Grundlage plasmaunterstützter Ätzumgebungen eingerichtet werden, in denen die Richtungstreue der reaktiven Ionen für ein gewisses Maß an Richtungstreue des Materialabtrags sorgt, während andererseits der Einbau geeigneter Polymersorten zusätzlich ein effizientes Verhalten des Ätzprozesses ermöglicht. Beispielsweise werden entsprechende Polymermaterialien typischerweise eingebaut, die sich vorzugsweise an freiliegenden Oberflächenbereichen ansammeln, die einen geringer ausgeprägten Ionenbeschuss erfahren, etwa an im Wesentlichen vertikalen Seitenwandbereichen einer Öffnung, wodurch eine laterale Ätzrate der durch Polymer bedeckten Seitenwandbereiche deutlich verringert wird, so dass die Ätzfront im Wesentlichen vertikal fortschreitet. Andererseits kann durch geeignetes Einstellen der Menge an Polymermaterial, durch Einstellen des Prozessdruckes, dem Grad an Ionenbeschuss, eine geneigte Seitenwandfläche mit zunehmender Ätztiefe erzeugt werden. D. h., durch Variieren dieser Prozessparameter kann nahezu eine beliebige gewünschte Form der Seitenwandbereiche erzeugt werden, beispielsweise eine zunehmende laterale Breite an der Unterseite bis zu einer reduzierten lateralen Breite an der Unterseite oder es können auch nahezu vertikale Seitenwände erzeugt werden, die geeignet erscheinen. In dem vorliegenden Falle wird eine reduzierte Breite im Vergleich zur Breite der Öffnungen103A ausgewählt, um damit eine Maskenöffnung mit geringerer lateraler Abmessung in der Schicht130 zu schaffen. Es sollte beachtet werden, dass entsprechende gut etablierte Prozessrezepte, beispielsweise für Siliziumnitrid, eingesetzt werden können und spezielle Parametereinstellungen effizient durch Testmessungen und dergleichen bestimmt werden können. -
1c zeigt schematisch das Halbleiterbauelement100 nach dem zuvor beschriebenen Ätzprozess104 und nach dem Entfernen der Ätzmaske103 . Somit sind Öffnungen130A in der Maskenschicht130 gebildet, wobei eine Breite130T an der Oberseite der Öffnungen103A größer ist als eine entsprechende Breite130B an der Unterseite. Dies kann durch sich verjüngende Seitenwände130S der Öffnungen130A erreicht werden. Folglich besitzt zumindest ein Teil der Öffnung130 eine effektive Breite die kleiner ist im Vergleich zu einer Breite der Öffnungen103A (siehe1b ), wodurch eine Ätzmaske mit geringeren kritischen Abmessungen zur Herstellung entsprechender Kontaktöffnungen120A in der Kontaktebene120 bereitgestellt wird, wie dies durch die gestrichelten Linien angezeigt ist. Die Kontaktöffnungen120A können auf der Grundlage eines beliebigen geeigneten Ätzrezepts hergestellt werden, beispielsweise unter Anwendung standardmäßiger konventioneller Ätztechniken, wobei die Maskenschicht130 oder zumindest die Schicht132 als ein effizientes Maskenmaterial dienen. Folglich können die Öffnungen120A mit geringeren Abmessungen hergestellt werden, wodurch auch die Wahrscheinlichkeit verringert wird, entsprechende Ausfälle auf Grund von Leckströmen, Kurzschlüssen und dergleichen zu erzeugen, wie dies auch zuvor erläutert ist. Nach dem Ätzprozess wird die Maskenschicht130 entfernt, was in einigen anschaulichen Ausführungsformen während eines Ätzschrittes zum Ätzen der Ätzstoppschicht122 bewerkstelligt wird, da die Schicht132 und die Schicht122 aus einem Material aufgebaut sind, das im Wesentlichen die gleichen Ätzeigenschaften besitzt. Anschließend werden Kontaktöffnungen120A mit einem geeigneten leitenden Material, etwa Wolfram, Kupfer, Aluminium und dergleichen abhängig von den gesamten Bauteilerfordernissen gefüllt. Ein entsprechender Füllprozess kann auf der Grundlage gut etablierter Techniken ausgeführt werden, die das Abscheiden eines geeigneten Barrierenmaterials beinhalten, etwa Titannitrid, Tantal, Tantalnitrid, und dergleichen, wobei dies von dem in die Öffnungen120A einzufüllenden leitenden Material abhängt. Danach wird überschüssiges Material entfernt, beispielsweise durch CMP, wodurch ebenfalls die gesamte Oberflächentopographie eingeebnet wird. -
1d zeigt schematisch das Halbleiterbauelement100 nach der zuvor beschriebenen Prozesssequenz. Wie gezeigt, sind Kontaktelemente123 , die mit einem geeigneten leitenden Material gefüllt sind, in der Kontaktebene120 hergestellt und erstrecken sich bis zu den Kontaktbereichen112 . Da die Kontaktelemente123 für eine vorgegebene Lithographietechnik kleinere laterale Abmessungen im Vergleich zu konventionellen Halbleiterbauelementen besitzen, können Kontaktausfälle, die durch Kurzschlüsse von Leckstromwege hervorgerufen werden, reduziert werden, wie dies auch zuvor erläutert ist. -
1e zeigt schematisch das Halbleiterbauelement100 gemäß einem vergleichenden Beispiel, in der die Maskenschicht130 ein Teil der Kontaktebene120 ist. D. h., die Höhe des dielektrischen Zwischenschichtmaterials121 ist in geeigneter Weise so festgelegt, dass dieses in Verbindung mit der Schicht131 als ein Zwischenschichtmaterialstapel gemäß den gesamten Entwurfserfordernissen dient. Somit wird nach dem Bilden der Maskenschicht130 auf dem dielektrischen Zwischenschichtmaterial121 eine Lackmaske gebildet, etwa die Maske103 (siehe1b ) und es wird ein Ätzprozess ausgeführt, etwa der Prozess104 (siehe1b ), um die Öffnungen130A mit der gewünschten geringeren lateralen Abmessung zu bilden, wie dies zuvor erläutert ist. Danach werden die Ätzchemie und die Prozessparameter geeignet geändert, um durch das dielektrische Zwischenschichtmaterial121 zu ätzen, um somit die Öffnungen120A mit geringeren Abmessungen zu erhalten. Anschließend wird die Ätzstoppschicht122 geöffnet und die Lackmaske wird entfernt. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem ein geeignetes leitendes Material abgeschieden wird, wie dies auch zuvor dargelegt ist. Somit wird in diesem Beispiel ein zusätzlicher Ätzschritt zum Entfernen der Maskenschicht weggelassen, wodurch die gesamte Prozesseffizienz verbessert wird. Es sollte beachtet werden, dass bei Bedarf die Schicht131 mit geeigneten Oberflächeneigenschaften vorgesehen wird, um damit ein höheres Maß an Kompatibilität mit konventionellen Techniken zu erreichen, da die Schicht131 für ähnliche Materialeigenschaften wie in dem dielektrischen Zwischenschichtmaterial121 sorgen kann. -
1f zeigt schematisch das Halbleiterbauelement100 gemäß weiterer vergleichender Beispiele, in denen die Maskenschicht130 so strukturiert wird, dass diese Öffnungen130A aufweiset, die im Wesentlichen den Öffnungen130A (siehe1b ) einer entsprechenden Lackmaske entsprechen. Zu diesem Zweck wird ein beliebiges gut etabliertes anisotropes Ätzrezept eingesetzt, um das Material der Schicht130 selektiv zu dem dielektrischen Zwischenschichtmaterial121 zu ätzen, das als ein Ätzstoppmaterial dient. -
1g zeigt schematisch das Halbleiterbauelement100 während eines Abscheideprozesses105 , der so gestaltet ist, dass ein dielektrisches Material133 , beispielsweise Siliziumnitrid und dergleichen konform abgeschieden wird, das somit auch an Seitenwänden130S der Öffnung130A gebildet wird, wodurch die effektive Breite der Öffnungen130A verringert wird. Der Abscheideprozess105 kann auf der Grundlage gut etablierter Rezepte ausgeführt werden, beispielsweise in Form von plasmaunterstützter CVD, die auf Basis moderat geringer Temperaturen durchführbar ist, die wiederum mit der Fertigungsphase des Bauelements100 verträglich sind. Somit kann durch geeignetes Auswählen einer Dicke133T mit entsprechenden Ätzparametern eines nachfolgenden Ätzprozesses die effektive Breite der Öffnungen130A eingestellt werden. -
1h zeigt schematisch das Halbleiterbauelement100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Abstandshalterelemente133S an Seitenwänden130S ausgebildet, was durch Ausführen eines anisotropen Ätzprozesses bewerkstelligt wird, um das Material der Schicht133 von horizontalen Bauteilbereichen zu entfernen. Zu diesem Zweck können weniger gut etablierte plasmaunterstützte Ätzrezepte eingesetzt werden. Beispielsweise sind eine Vielzahl selektiver Ätzrezepte zum Ätzen von Siliziumnitrid selektiv zu Siliziumdioxid verfügbar, die zum Herstellen der Abstandshalterelemente133S angewendet werden können. Somit kann während des entsprechenden Ätzprozesses Schicht131 als ein Ätzstoppmaterial dienen, wodurch ein Materialabtrag der Schicht132 im Wesentlichen vermieden wird. Somit definieren die Abstandshalter133S die effektive Breite130W der Maskenschicht130 , wobei dies unabhängig von dem vorhergehenden Lithographieprozess ist. Somit kann durch geeignetes Einstellen der Breite der Abstandshalterelemente133S eine gewünschte geringere kritische Abmessung der entsprechenden Kontaktöffnungen erreicht werden. Danach wird die weitere Bearbeitung fortgesetzt, wie dies auch zuvor beschrieben ist, d. h. die Kontaktebene120 wird auf der Grundlage der Maskenschicht130 strukturiert und anschließend wird die Maskenschicht130 abgetragen, beispielsweise wenn die Ätzstoppschicht122 geöffnet wird, wie dies zuvor erläutert ist. -
1i zeigt schematisch das Halbleiterbauelement100 gemäß weiterer anschaulicher Ausführungsformen, in denen die Maskenschicht130 mit den Öffnungen130A mit geringerer Breite zum Strukturieren von Kontaktöffnungen in einer Metallisierungsebene des Halbleiterbauelements100 angewendet wird. Wie gezeigt, weist das Bauelement100 zusätzlich zu der Kontaktebene, die zuvor erläutert ist, eine oder mehrere Metallisierungsschichten140 ,150 auf, wovon zumindest eine auf der Grundlage von Zwischenebenenverbindungen angeschlossen wird, die auf der Grundlage der Maskenschicht130 hergestellt werden. In der gezeigten Ausführungsform enthält die Metallisierungsschicht140 ein geeignetes dielektrisches Material141 , in welchem Metallgebiete143 , beispielsweise in Form von Metallleitungen und dergleichen, eingebettet sind. Es sollte beachtet werden, dass in anspruchsvollen Anwendungen die Metallgebiete143 Kupfer in Verbindung mit leitenden Barrierenmaterialien aufweisen, wie dies auch zuvor beschrieben ist. In ähnlicher Weise kann das dielektrische Material141 ein dielektrisches Material mit kleinem ε aufweisen, was als ein dielektrisches Material zu verstehen ist, das eine Dielektrizitätskonstante von 3,0 oder weniger besitzt. Ferner ist eine Ätzstoppschicht oder Deckschicht142 über dem dielektrischen Material141 und den Metallgebieten143 gebildet. Auch die Metallisierungsschicht150 weist ein geeignetes dielektrisches Material151 auf, etwa ein dielektrisches Material mit kleinem ε und dergleichen. - Die Metallisierungsschichten
150 ,140 können gemäß gut etablierter Prozesstechniken hergestellt werden. Es sollte beachtet werden, dass eines oder mehrere der Metallgebiete143 auf der Grundlage einer Maskenschicht, etwa der Maskenschicht120 , hergestellt werden können, um in geeigneter Weise deren lateralen Abmessungen auf der Grundlage einer vorgegebenen Lithographietechnik zu verringern. Wenn beispielsweise die Metallisierungsschicht140 die erste Metallisierungsschicht repräsentiert, können die Metallleitungen143 mit geringeren lateralen Abmessungen hergestellt werden, um damit in geeigneter Weise eine Verbindung zur Kontaktebene mit einer geringeren Wahrscheinlichkeit zum Erzeugen von Leckstromwegen und Kurzschlüssen herzustellen, wie dies zuvor beschrieben ist. Danach wird das dielektrische Material151 abgeschieden, das das dielektrische Material für eine Schicht mit Kontaktdurchführungen repräsentiert, die über der Metallisierungsschicht140 zu bilden ist. Als nächstes wird die Maskenschicht130 gemäß den Prozesstechniken hergestellt, wie sie zuvor erläutert sind. D. h., es werden geeignete Materialien abgeschieden und nachfolgend strukturiert, beispielsweise unter Anwendung des Ätzprozesses104 (siehe1b ), um die Öffnungen130A mit reduzierter Breite zu erhalten. Danach werden entsprechende Kontaktöffnungen150A auf der Grundlage der Maskenschicht130 hergestellt. Als nächstes wird die Maskenschicht130 entfernt, was beispielsweise bewerkstelligt wird, indem durch die Ätzstoppschicht142 geätzt wird, wenn die Materialien der Schicht130 und die Ätzstoppschicht142 im Wesentlichen die gleichen Ätzeigenschaften besitzen. - Folglich kann die Maskenschicht
130 auch vorteilhaft zur Herstellung von Kontaktdurchführungen oder Gräben für Metallleitungen mit geringeren lateralen Abmessungen eingesetzt werden, wodurch die gesamten Prozesstoleranzbereiche im Hinblick auf eine vorgegebene Lithographietechnik vergrößert werden. - Es gilt also: Die vorliegende Offenbarung stellt Techniken zur Herstellung kritischer Zwischenebenenverbindungen bereit, etwa für Kontaktelemente in der Kontaktebene moderner Halbleiterbauelemente, indem die beschränkten Lithographieauflösungsvermögen erweitert werden, indem eine Maskenschicht vorgesehen wird, deren Öffnungen beispielsweise mittels eines gestalteten Ätzprozesses oder mittels eines Abscheideprozesses verringert werden, wodurch die Wahrscheinlichkeit des Erzeugens von Kurzschlüssen und Leckströmen in Bauteilbereiche verringert wird, in denen eine hohe Dichte der entsprechenden Zwischenebenenverbindungen erforderlich ist.
Claims (4)
- Verfahren mit: Bilden einer Bauteilebene (
110 ) eines Halbleiterbauelements (100 ), die Transistoren (111 ) und eine über den Transistoren (111 ) ausgebildete Ätzstoppschicht (122 ) aus Siliziumnitrid umfasst; Bilden einer Kontaktebene (120 ) über der Bauteilebene (110 ) durch Bilden eines dielektrischen Zwischenschichtmaterials (121 ) über der Bauteilebene (110 ); Bilden einer Maskenschicht (130 ) auf dem dielektrischen Zwischenschichtmaterial (121 ) auf der Grundlage einer Ätzmaske (103 ) mit mehreren ersten Öffnungen (103A ); Bilden mehrerer zweiter Öffnungen (130A ) in der Maskenschicht (130 ) der Kontaktebene (120 ) auf der Grundlage der mehreren ersten Öffnungen (103A ); wobei die zweiten Öffnungen (130A ) eine Breite (130B ) zumindest an deren Unterseite besitzen, die kleiner ist als eine maximale Breite der ersten Öffnungen (103A ); Bilden von Kontaktöffnungen (120A ) in dem dielektrischen Zwischenschichtmaterial (121 ) auf der Grundlage der zweiten Öffnungen (130A ), so dass Teile der Ätzstoppschicht (122 ) freigelegt werden; Ätzen der freigelegten Teile der Ätzstoppschicht (122 ) und Entfernen der Maskenschicht (130 ) in einem Ätzschritt; und Füllen der Kontaktöffnungen (120A ) mit einem leitenden Material, um Zwischenebenenverbindungen zu bilden; wobei Bilden der Maskenschicht (130 ) umfasst: Bilden einer ersten Materialschicht (132 ) aus Siliziumnitrid auf dem dielektrischen Zwischenschichtmaterial (121 ) und Bilden einer Lackschutzschicht (131 ) auf der ersten Materialschicht (132 ) durch Oxidieren der Oberfläche derselben. - Verfahren nach Anspruch 1, wobei die Zwischenebenenverbindungen eine Verbindung zu Kontaktbereichen von Transistorelementen herstellen, die in der Bauteilebene (
110 ) ausgebildet sind. - Verfahren nach Anspruch 1, wobei die Zwischenebenenverbindungen eine Verbindung zu Metallgebieten (
143 ) einer Metallisierungsschicht (140 ) des Halbleiterbauelements (100 ) herstellen. - Verfahren nach Anspruch 1, wobei Bilden der zweiten Öffnungen (
130A ) umfasst: Einstellen von Prozessparametern eines Ätzprozesses derart, dass die zweiten Öffnungen (130A ) mit sich verjüngenden Seitenwänden gebildet werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008045036A DE102008045036B4 (de) | 2008-08-29 | 2008-08-29 | Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen |
US12/506,678 US20100055902A1 (en) | 2008-08-29 | 2009-07-21 | Reducing critical dimensions of vias and contacts above the device level of semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008045036A DE102008045036B4 (de) | 2008-08-29 | 2008-08-29 | Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008045036A1 DE102008045036A1 (de) | 2010-07-15 |
DE102008045036B4 true DE102008045036B4 (de) | 2011-06-22 |
Family
ID=41726085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008045036A Expired - Fee Related DE102008045036B4 (de) | 2008-08-29 | 2008-08-29 | Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100055902A1 (de) |
DE (1) | DE102008045036B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010064289B4 (de) * | 2010-12-28 | 2019-06-19 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials |
US9105636B2 (en) | 2013-08-26 | 2015-08-11 | Micron Technology, Inc. | Semiconductor constructions and methods of forming electrically conductive contacts |
US10522468B2 (en) * | 2017-07-31 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method |
US10867842B2 (en) * | 2018-10-31 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for shrinking openings in forming integrated circuits |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614765A (en) * | 1995-06-07 | 1997-03-25 | Advanced Micro Devices, Inc. | Self aligned via dual damascene |
US5913148A (en) * | 1989-09-08 | 1999-06-15 | Lucent Technologies Inc | Reduced size etching method for integrated circuits |
US6008123A (en) * | 1997-11-04 | 1999-12-28 | Lucent Technologies Inc. | Method for using a hardmask to form an opening in a semiconductor substrate |
US6165898A (en) * | 1998-10-23 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene patterned conductor layer formation method without etch stop layer |
US6365504B1 (en) * | 1999-10-15 | 2002-04-02 | Tsmc-Acer Semiconductor Manufacturing Corporation | Self aligned dual damascene method |
US6365506B1 (en) * | 2000-11-27 | 2002-04-02 | Nanya Technology Corporation | Dual-damascene process with porous low-K dielectric material |
US6387798B1 (en) * | 2001-06-25 | 2002-05-14 | Institute Of Microelectronics | Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile |
WO2002071476A2 (en) * | 2001-03-06 | 2002-09-12 | Advanced Micro Devices, Inc. | Method of forming conductive interconnections in porous insulating films and associated device |
DE10334406A1 (de) * | 2002-08-07 | 2004-02-26 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß |
US6743712B2 (en) * | 2002-07-12 | 2004-06-01 | Intel Corporation | Method of making a semiconductor device by forming a masking layer with a tapered etch profile |
US6953746B2 (en) * | 2001-05-23 | 2005-10-11 | Sony Corporation | Method of manufacturing a semiconductor apparatus with a tapered aperture pattern to form a predetermined line width |
DE102004042169A1 (de) * | 2004-08-31 | 2006-07-20 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben |
US7272106B2 (en) * | 2002-09-10 | 2007-09-18 | Samsung Electronics Co., Ltd. | Optical information storage medium |
DE102006046374A1 (de) * | 2006-09-29 | 2008-04-03 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7297628B2 (en) * | 2003-11-19 | 2007-11-20 | Promos Technologies, Inc. | Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch |
-
2008
- 2008-08-29 DE DE102008045036A patent/DE102008045036B4/de not_active Expired - Fee Related
-
2009
- 2009-07-21 US US12/506,678 patent/US20100055902A1/en not_active Abandoned
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5913148A (en) * | 1989-09-08 | 1999-06-15 | Lucent Technologies Inc | Reduced size etching method for integrated circuits |
US5614765A (en) * | 1995-06-07 | 1997-03-25 | Advanced Micro Devices, Inc. | Self aligned via dual damascene |
US6008123A (en) * | 1997-11-04 | 1999-12-28 | Lucent Technologies Inc. | Method for using a hardmask to form an opening in a semiconductor substrate |
US6165898A (en) * | 1998-10-23 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene patterned conductor layer formation method without etch stop layer |
US6365504B1 (en) * | 1999-10-15 | 2002-04-02 | Tsmc-Acer Semiconductor Manufacturing Corporation | Self aligned dual damascene method |
US6365506B1 (en) * | 2000-11-27 | 2002-04-02 | Nanya Technology Corporation | Dual-damascene process with porous low-K dielectric material |
WO2002071476A2 (en) * | 2001-03-06 | 2002-09-12 | Advanced Micro Devices, Inc. | Method of forming conductive interconnections in porous insulating films and associated device |
US6953746B2 (en) * | 2001-05-23 | 2005-10-11 | Sony Corporation | Method of manufacturing a semiconductor apparatus with a tapered aperture pattern to form a predetermined line width |
US6387798B1 (en) * | 2001-06-25 | 2002-05-14 | Institute Of Microelectronics | Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile |
US6743712B2 (en) * | 2002-07-12 | 2004-06-01 | Intel Corporation | Method of making a semiconductor device by forming a masking layer with a tapered etch profile |
DE10334406A1 (de) * | 2002-08-07 | 2004-02-26 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß |
US7272106B2 (en) * | 2002-09-10 | 2007-09-18 | Samsung Electronics Co., Ltd. | Optical information storage medium |
DE102004042169A1 (de) * | 2004-08-31 | 2006-07-20 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben |
DE102006046374A1 (de) * | 2006-09-29 | 2008-04-03 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement |
Also Published As
Publication number | Publication date |
---|---|
US20100055902A1 (en) | 2010-03-04 |
DE102008045036A1 (de) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009023377B4 (de) | Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt | |
DE102008016425B4 (de) | Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials | |
DE102014117338B4 (de) | Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung | |
DE102009023251B4 (de) | Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung | |
DE102010029533B3 (de) | Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement | |
DE102010002451B4 (de) | Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen | |
DE102005020132B4 (de) | Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht | |
DE102008006962B4 (de) | Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem | |
DE102005063092B3 (de) | Halbleiterbauelement mit einer Kontaktstruktur mit erhöhter Ätzselektivität | |
DE102008026134A1 (de) | Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen | |
DE102011085203B4 (de) | Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten | |
DE102011002769B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement | |
DE102010002411B4 (de) | Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement | |
DE102009006798B4 (de) | Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung | |
DE102008063430A1 (de) | Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten | |
DE102010064289A1 (de) | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials | |
DE102008006960A1 (de) | Selbstjustierte Kontaktstruktur in einem Halbleiterbauelement | |
DE102010063780A1 (de) | Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität | |
DE102009046260B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102009039421B4 (de) | Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement | |
DE112012002648B4 (de) | Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben | |
DE102008045036B4 (de) | Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen | |
DE102008044964B4 (de) | Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen | |
DE102009055433B4 (de) | Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren | |
DE102008026211B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20110923 |
|
R082 | Change of representative |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER, Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY Effective date: 20110426 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY Effective date: 20110426 Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20110426 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20120125 Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY Effective date: 20110426 |
|
R082 | Change of representative |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE Effective date: 20120125 Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Effective date: 20120125 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |