CN101303525B - 一种双重图形曝光工艺 - Google Patents

一种双重图形曝光工艺 Download PDF

Info

Publication number
CN101303525B
CN101303525B CN 200810039408 CN200810039408A CN101303525B CN 101303525 B CN101303525 B CN 101303525B CN 200810039408 CN200810039408 CN 200810039408 CN 200810039408 A CN200810039408 A CN 200810039408A CN 101303525 B CN101303525 B CN 101303525B
Authority
CN
China
Prior art keywords
double
exposure process
pattern exposure
time
developer solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810039408
Other languages
English (en)
Other versions
CN101303525A (zh
Inventor
胡红梅
姚树歆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN 200810039408 priority Critical patent/CN101303525B/zh
Publication of CN101303525A publication Critical patent/CN101303525A/zh
Application granted granted Critical
Publication of CN101303525B publication Critical patent/CN101303525B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种双重图形曝光工艺,涉及集成电路工艺技术领域。该工艺使用一种可溶于显影液的填充材料,采用多次涂布和烘烤来实现沟槽的填充,并且依靠多次显影工艺移除表面多余的填充材料。与现有技术相比,本发明提供的利用可显影填充材料的双重图形曝光工艺,提高了光刻胶涂布后硅片的平坦度,减轻了沟槽填充步骤对后续光刻工艺中套刻精度和焦深等带来的不良影响。

Description

一种双重图形曝光工艺
技术领域
本发明涉及半导体领域的集成电路工艺技术,具体地说,涉及一种作为生产导向型设计的双重图形曝光工艺。
背景技术
随着半导体技术的不断进步,器件的功能不断强大,然而随之而来的是半导体制造难度的与日俱增。不管是否相信下一代光刻技术的可行方案只有EUV(极端远紫外光光刻技术)这一种,业界大多数专家都一致认为在未来几年内需要继续拓展光学光刻技术,此时,各种生产导向型设计应运而生,一些芯片制造商力图借助于更极端的分辨率增强技术,如更强大的相移掩膜和各种照明技巧等来进一步地扩展干法光刻;而一些制造商则将在45nm转向浸没式光刻,但即便是水作为浸没式液体的光刻也不足以支持32nm半节距的量产,于是一些研究小组致力于高折射率浸没式光刻的可行性研究,这种技术采用高折射率的浸入液、光刻胶和镜头,能够将透镜系统的数值孔径提高到1.35以上,从而使光刻机的有效分辨率得到提升,然而由此产生的高昂费用导致业界许多人士都在怀疑高折射率浸没式光刻是否真的物有所值。
目前,另有一种解决方案正逐渐被看好,它只需对现有光刻基础设施进行很小的改动,就可以有效地填补45nm到32nm甚至更小节点的光刻技术空白,这就是作为生产导向型设计之一的双重图形曝光方案,这种方案能够使本已很难再降低的k1因子继续减小到0.25以下。双重图形曝光的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形,然后将它们印制到目标晶圆上。双重图形曝光有多种不同的实现方法,不过基本步骤都是先印制一半的图形,显影,刻蚀,然后重新旋涂一层光刻胶,再印制另一半的图形,最后利用硬掩膜或选择性刻蚀来完成整个光刻过程。由于双重图形曝光的第二次曝光是在第一次曝光图形的基础或者间隙中进行,因此这种工艺对光刻的套刻精度要求较高,要求大约2nm的套刻精度。现有的双重图形曝光工艺在完成第一次图形曝光后,用于第二次图形曝光的光刻胶同时充当沟槽或者间隙的填充材料,导致光刻胶涂布完成后晶圆的平坦度欠佳,难以达到第二次图形曝光所要求的套刻精度和焦深。
发明内容
有鉴于此,本发明解决的技术问题在于提供一种提高沟槽填充和光刻胶涂布后硅片平坦度的双重图形曝光工艺,以减轻沟槽填充步骤对后续光刻工艺中套刻精度和焦深等的不良影响。
为解决上述技术问题,本发明提供一种利用可显影填充材料的双重图形曝光工艺。所述双重图形曝光工艺包括:在硬掩膜材料表面第一次涂布光刻胶、进行第一次光刻和第一次刻蚀,刻蚀后在硬掩膜材料中形成沟槽,完成第一次图形印制;经过数次涂布和烘烤,在沟槽中填充可溶于显影液的填充材料;再经多次显影去除硬掩膜表面多余的填充材料;第二次涂布光刻胶,进行第二次光刻和第二次刻蚀步骤,形成第二次图形;清洗后在硬掩膜材料中得到所需的双重曝光图形。
与现有技术相比,在本发明提供的双重图形曝光工艺中,在第一次图形刻蚀后的沟槽填充步骤中采用可溶于显影液的填充材料来填充沟槽,提高了后续光刻胶涂布后硅片的平坦度,从而减小了第二次图形曝光在套刻精度和焦深的难度。
附图说明
图1.使用可溶于显影液的填充材料进行多次涂布和烘烤后完成沟槽填充后的剖面图。
图2.多次显影后移除了硬掩膜表面多余填充材料后的剖面图。
图3.第二次光刻和刻蚀后的剖面图。
图4.经清洗后在硬掩膜材料中形成的双重曝光图形剖面图。
具体实施方式
以下结合附图对本发明提供的双重图形曝光工艺的较佳实施例作详细描述。本实施例的双重图形曝光工艺的步骤:
(1)在晶圆上淀积50nm厚度的硬掩膜材料,形成硬掩膜材料层2;
(2)使用光刻、刻蚀和清洗工艺,形成第一次图形,刻蚀工艺以硬掩膜的下一层材料作为刻蚀终止层1;
(3)请参阅图1,在刻蚀后形成的沟槽中进行数次填充材料的涂布和烘烤直至填充材料3填满沟槽,其中每次涂布剂量为1ml到5ml且按照次数的增加依次递减,每次涂布完之后立刻进行烘烤,烘烤温度为200℃,烘烤时间按照涂布剂量的减小而减短,具体范围为60秒到120秒,其中第一次的涂布剂量为5ml,烘烤温度为200℃,时间为120秒;填充材料含有有机溶剂、抗反射吸收材料、有机酸基团树脂、含氧、氟元素的有机基团树脂和交联树脂;
(4)请参阅图2,数次显影直至移除硬掩膜表面多余的填充材料,每次显影液的使用量为30ml,显影液温度为25℃,显影液浸泡时间为30秒到90秒,且按照次数的增加依次递减,其中第一次显影液浸泡时间为90秒,每次显影完成后立即用去离子水冲洗硅片表面,冲洗时间为30秒;
(5)请参阅图3,第二次涂布光刻胶4,第二次光刻和第二次刻蚀步骤,形成第二次图形;
(6)请参阅图4,经过清洗工艺除去光刻胶和填充材料,在硬掩膜中形成所需的双重曝光图形。
上述描述,仅是对本发明较佳实施例的描述,并非对本发明的任何限定,对于本领域的普通技术人员来说,可以根据上述揭示内容进行简单修改、添加、变换,如改变涂布剂量,烘烤温度等等,均属于权利要求书中保护的内容。

Claims (19)

1.一种双重图形曝光工艺,用于在晶圆上印制更加密集的图形,其特征在于,所述双重图形曝光工艺包括:在硬掩膜材料表面第一次涂布光刻胶、进行第一次光刻和第一次刻蚀步骤,刻蚀后在硬掩膜材料上形成沟槽,完成第一次图形的印制;在所述沟槽中填充可溶于显影液的填充材料;去除硬掩膜表面多余的填充材料;第二次涂布光刻胶,进行第二次光刻和第二次刻蚀步骤,形成第二次图形;清洗后在硬掩膜材料中得到双重曝光图形。
2.如权利要求1所述的双重图形曝光工艺,其特征在于,所述填充材料含有有机溶剂、抗反射吸收材料、有机酸基团树脂、含氧、氟元素的有机基团树脂和交联树脂。
3.如权利要求1所述的双重图形曝光工艺,其特征在于,所述填充材料与所述光刻胶必须相兼容。
4.如权利要求1所述的双重图形曝光工艺,其特征在于,上述两次刻蚀步骤均以硬掩膜材料的下一层材料作为刻蚀的终止层。
5.如权利要求1所述的双重图形曝光工艺,其特征在于,在所述沟槽中填充可溶于显影液的填充材料的步骤中,需要进行数次涂布和烘烤来填满沟槽。
6.如权利要求5所述的双重图形曝光工艺,其特征在于,其中每次涂布剂量为1ml到5ml,且按照次数的增加依次递减。
7.如权利要求5或6所述的双重图形曝光工艺,其特征在于,其中第一次的涂布剂量为5ml;
8.如权利要求5所述的双重图形曝光工艺,其特征在于,所述烘烤的温度为200℃。
9.如权利要求5所述的双重图形曝光工艺,其特征在于,烘烤时间按照涂布剂量的减小而减短。
10.如权利要求9所述的双重图形曝光工艺,其特征在于,所述烘烤时间为60秒到120秒。
11.如权利要求10所述的双重图形曝光工艺,其特征在于,其中第一次的烘烤时间为120秒。 
12.如权利要求1所述的双重图形曝光工艺,其特征在于,去除硬掩膜表面多 余填充材料的步骤中,需要用显影液浸泡数次以去除多余的填充材料。 
13.如权利要求12所述的双重图形曝光工艺,其特征在于,数次用显影液浸泡去除表面多余填充材料的过程中,按照次数的增加,显影液的浸泡时间依次递减。 
14.如权利要求13所述的双重图形曝光工艺,其特征在于,所述显影液浸泡时间为30秒到90秒。 
15.如权利要求14所述的双重图形曝光工艺,其特征在于,其中第一次显影液浸泡时间为90秒。 
16.如权利要求12所述的双重图形曝光工艺,其特征在于:在每次利用显影液浸泡去除表面多余填充材料的步骤中,显影液的使用量为30ml。 
17.如权利要求12所述的双重图形曝光工艺,其特征在于:在每次利用显影液浸泡去除表面多余填充材料的步骤中,显影液温度为25℃。 
18.如权利要求12所述的双重图形曝光工艺,其特征在于:在每次利用显影液浸泡去除表面多余填充材料的步骤之后都需要立即用去离子水冲洗。 
19.如权利要求18所述的双重图形曝光工艺,其特征在于:去离子水的冲洗时间为30秒。 
CN 200810039408 2008-06-23 2008-06-23 一种双重图形曝光工艺 Expired - Fee Related CN101303525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810039408 CN101303525B (zh) 2008-06-23 2008-06-23 一种双重图形曝光工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810039408 CN101303525B (zh) 2008-06-23 2008-06-23 一种双重图形曝光工艺

Publications (2)

Publication Number Publication Date
CN101303525A CN101303525A (zh) 2008-11-12
CN101303525B true CN101303525B (zh) 2012-12-05

Family

ID=40113487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810039408 Expired - Fee Related CN101303525B (zh) 2008-06-23 2008-06-23 一种双重图形曝光工艺

Country Status (1)

Country Link
CN (1) CN101303525B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848188B2 (en) 2020-02-27 2023-12-19 Changxin Memory Technologies, Inc. Semiconductor device and method for manufacturing the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054764B (zh) * 2009-11-09 2013-04-24 上海华虹Nec电子有限公司 用KrF工艺及线宽小于KrF的工艺制作半导体器件长方形孔的方法
CN102096534A (zh) * 2010-12-31 2011-06-15 晟光科技股份有限公司 一种电容触摸屏电极制作方法
CN102841514A (zh) * 2011-06-23 2012-12-26 上海华虹Nec电子有限公司 用湿法可显影填充材料实现高台阶表面图形曝光的方法
CN102856170B (zh) * 2012-08-23 2014-11-26 中国电子科技集团公司第五十五研究所 用树脂层制造密集台阶型器件自对准金属图形的转移方法
CN102881642B (zh) * 2012-09-20 2018-04-06 上海集成电路研发中心有限公司 重新布线图形的形成方法
CN103441066B (zh) * 2013-08-16 2016-01-27 上海华力微电子有限公司 基于darc掩膜结构的栅极lele双重图形成型方法
CN103439862B (zh) 2013-08-16 2016-04-27 上海华力微电子有限公司 栅极lele双重图形成型方法
CN103869638B (zh) * 2014-03-21 2016-01-20 武汉新芯集成电路制造有限公司 一种穿透晶圆的光刻对准方法
CN105223783A (zh) * 2015-09-23 2016-01-06 武汉华星光电技术有限公司 一种曝光方法
CN113764260A (zh) * 2020-06-01 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114613668B (zh) * 2022-05-16 2022-08-26 广州粤芯半导体技术有限公司 一种半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436810B1 (en) * 2000-09-27 2002-08-20 Institute Of Microelectronics Bi-layer resist process for dual damascene
CN1440518A (zh) * 2000-07-12 2003-09-03 日产化学工业株式会社 形成平版印刷用填隙材料的组合物
CN1523657A (zh) * 2003-02-20 2004-08-25 株式会社瑞萨科技 半导体装置的制造方法
US6962771B1 (en) * 2000-10-13 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process
CN101010635A (zh) * 2004-09-16 2007-08-01 东京应化工业株式会社 防反射膜形成用组合物及使用其的配线形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1440518A (zh) * 2000-07-12 2003-09-03 日产化学工业株式会社 形成平版印刷用填隙材料的组合物
US6436810B1 (en) * 2000-09-27 2002-08-20 Institute Of Microelectronics Bi-layer resist process for dual damascene
US6962771B1 (en) * 2000-10-13 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene process
CN1523657A (zh) * 2003-02-20 2004-08-25 株式会社瑞萨科技 半导体装置的制造方法
CN101010635A (zh) * 2004-09-16 2007-08-01 东京应化工业株式会社 防反射膜形成用组合物及使用其的配线形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848188B2 (en) 2020-02-27 2023-12-19 Changxin Memory Technologies, Inc. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN101303525A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
CN101303525B (zh) 一种双重图形曝光工艺
CN101025571B (zh) 器件制造方法
US20140083972A1 (en) Pattern forming method
CN101571674A (zh) 一种双重曝光方法
JP5290204B2 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
JP2009534870A (ja) パターン内の最小ピッチを短縮させる方法
US20110171585A1 (en) Photolithography Method
KR20160063318A (ko) Beol 패턴 커팅 및 플러깅을 위한 노출 활성화된 화학적으로 증폭된 dsa
US7915171B2 (en) Double patterning techniques and structures
US8835100B2 (en) Double patterning by PTD and NTD process
KR20160032633A (ko) 패턴 형성 방법
JP5086283B2 (ja) パターン形成方法及び半導体装置の製造方法
CN104124137A (zh) 半导体器件的形成方法
CN101944475A (zh) 制造半导体器件的方法及图案形成方法
US20090104566A1 (en) Process of multiple exposures with spin castable film
US20190139824A1 (en) Method of self-aligned double patterning
JP5333978B2 (ja) パターンを形成する方法
US9097975B2 (en) Double patterning by PTD and NTD process
JP2008197526A (ja) 微細パターンの形成方法、パターン保護材料と半導体装置
CN101145514A (zh) 用于形成半导体器件的精细图案的方法
CN102096335A (zh) 双重曝光方法
CN103345010A (zh) 一种基于聚二甲基硅氧烷模板的微透镜阵列元件制作方法
JP2005150494A (ja) 半導体装置の製造方法
US9651870B2 (en) Method and tool of lithography
CN101335184B (zh) 形成半导体器件的微图案的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

Termination date: 20200623