CN101025571B - 器件制造方法 - Google Patents

器件制造方法 Download PDF

Info

Publication number
CN101025571B
CN101025571B CN2007100051234A CN200710005123A CN101025571B CN 101025571 B CN101025571 B CN 101025571B CN 2007100051234 A CN2007100051234 A CN 2007100051234A CN 200710005123 A CN200710005123 A CN 200710005123A CN 101025571 B CN101025571 B CN 101025571B
Authority
CN
China
Prior art keywords
array
mask
apertures
substrate
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100051234A
Other languages
English (en)
Other versions
CN101025571A (zh
Inventor
R·J·F·范哈伦
M·范德沙尔
E·弗鲁格登希尔
H·塞维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Holding NV
ASML Netherlands BV
Original Assignee
ASML Holding NV
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/435,296 external-priority patent/US7897058B2/en
Application filed by ASML Holding NV, ASML Netherlands BV filed Critical ASML Holding NV
Publication of CN101025571A publication Critical patent/CN101025571A/zh
Application granted granted Critical
Publication of CN101025571B publication Critical patent/CN101025571B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

以比用常规光刻技术更高的密度形成特征例如接触孔的方法包含形成牺牲正特征阵列、共形地沉积牺牲层以便与正特征交错地形成负特征、定向地蚀刻牺牲层和移除牺牲特征。结果是孔阵列的密度比原始牺牲特征高。然后利用所希望的处理使这些转移到下面的衬底中。而且，可重复该方法以建立甚至更高密度的阵列。

Description

器件制造方法
本申请是2006年2月13日提交的共同未决的美国专利申请No.11/352,400的部分继续申请，其全部内容作为参考并入这里。
技术领域
本发明涉及利用光刻设备的器件制造方法，以及涉及计算机程序产品。
背景技术
光刻设备是将所希望的图形应用到衬底上，通常应用到衬底的目标部分上的机器。光刻设备可以用在例如集成电路(IC)的制造中。在那种情况下，可使用可选地称为掩模或标线的构图装置来产生将要形成在IC的单独层上的电路图形。可以将该图形转印到衬底(例如，硅晶片)上的目标部分(例如，包括部分、一个或若干管芯)上。转印图形一般是通过在提供于衬底上的一层辐射敏感材料(抗蚀剂)上成像。通常，单一衬底将包含被连续构图的相邻目标部分的网络。已知的光刻设备包括所谓的步进机和所谓的扫描仪，在步进机中每个目标部分都通过将整个图形一次曝光到目标部分上来照射，在扫描仪中每个目标部分都通过在给定方向(“扫描”-方向)上通过辐射束扫描该图形来照射，同时平行或反平行于该方向同步地扫描衬底。还能够通过将图形压印到衬底上来将图形从构图装置转印到衬底。
为了增加集成电路上的器件密度，一般减小线和其它特征的间距。然而，许多光刻设备在它们的分辨极限处或附近运行。已研制各种工艺技术以能够使特征比由将产生的光刻设备可成像的最小尺寸更小。例如，美国专利申请公开No.US2003/0203320公开了使用共形(conformal)有机聚合物膜来收缩光刻图形中的间隙。
作为另一个实例，为了蚀刻比抗蚀剂中的线宽更窄的线，可以用电子束处理暴露的蚀刻剂，致使剩余的抗蚀剂液化或增塑并流动以部分接近暴露的线。然后，可以将线蚀刻到比抗蚀剂中印刷的线更窄的底层衬底中。为了暴露出间距比由光刻设备可成像的最小间距小的线，可以使用双曝光技术，即，第一组线以双倍的所希望间距成像，则与第一组互补的第二组再次以双倍所希望的间距成像，但具有等于所希望间距的位置偏移。美国专利No.US6589713公开了一种利用这两种技术来印刷减小宽度和间距特征的方法。
在J P Long等人的文章“Edge Defined Lithography for Nano-scale III-N Field Effect Transistors”(在http://www.gaasmantec h.org/Digests/2005/index.htm，no 14.22可获得的，在化合物半导体制造技术国际会议2005在线摘要中公布的)中公开了一种不利用e-束来以高密度印刷间隔物栅极结构的技术。在该技术中，利用常规光刻技术构图牺牲多晶硅层形成台地(mesa)，然后在整个晶片上方共形沉积Si3N4薄层。然后利用高各向异性的反应离子蚀刻(RIE)工艺蚀刻该Si3N4层以在多晶硅台地的任一侧留下薄Si3N4壁。然后利用湿KOH蚀刻移除该台地，仅留下Si3N4壁，其在随后的在牺牲多晶硅层下面的SiO2和多晶硅层的蚀刻期间用作掩模。最终结果是，薄多晶硅翼片(fins)是形成在牺牲多晶硅层中的台地密度的两倍。
在Yang-Kyu Choi等人的“A Spacer Patterning Technology forNanoscale CMOS”(在IEEE Transactions on Electron Devices中公布的，第49卷，第3期，2002年3月)中公布了一种类似技术，以制作用于翼状FET的硅翼片。
然而，公开的技术限制了应用，且有时错误地成像线端(line-ends)。
发明内容
因此，希望提供一种用于以更高的密度制造器件特征的改进方法。
根据本发明的一个方面，提供一种利用光刻设备的器件制造方法，该方法包括：
在衬底的第一层上印刷牺牲特征阵列，该牺牲特征阵列每单位面积具有第一数量的特征；
对该牺牲特征阵列提供基本上共形的涂层以形成限定第一孔阵列的第一掩模，该第一孔阵列与该牺牲特征阵列交错(intorleaved)并且每单位面积具有第一数量的特征；
移除牺牲特征以在第一掩模中形成另外的孔，用第一孔阵列，限定每单位面积具有第二数量特征的第二孔阵列，每单位面积第二数量特征是每单位面积第一数量特征的两倍；
提供覆盖第二孔阵列的被选部分的第二掩模；和
处理未被第一和第二掩模覆盖的第一层的部分。
根据本发明的一个方面，提供一种利用光刻设备的器件制造方法，该方法包括：
利用光刻设备构图衬底的第一牺牲硬掩模，以形成第一密度的第一投影特征阵列；
将第二牺牲硬掩模基本上共形地沉积到第一阵列上以便形成第一密度的凹口(recessed)特征阵列，该凹口特征点缀(interspersedwith)投影特征；
定向地蚀刻第二牺牲硬掩模以显露出投影特征的远表面并且以便凹口特征成为穿过第二牺牲硬掩模的孔径；
选择性地蚀刻掉投影特征以使孔径留在第二牺牲硬掩模中；和
通过第二牺牲硬掩模中的孔径蚀刻衬底的第一硬掩模。
根据本发明的一个方面，提供一种利用光刻设备的器件制造方法，该方法包括：
利用光刻设备构图衬底的第一牺牲硬掩模，以形成第一间距的投影线阵列；
基本上共形地沉积第二牺牲硬掩模以掩埋投影线并形成与掩埋的投影线交错的第二凹线阵列；
定向地蚀刻第二牺牲硬掩模以显露出掩埋的投影线的远表面并且以便凹线成为穿过第二牺牲硬掩模的孔径；
选择性地蚀刻掉掩埋的投影线以在第二牺牲硬掩模中留下孔径；
至少掩蔽第二牺牲掩模中的一个或多个孔径的端部；和
通过第二牺牲硬掩模中的孔径蚀刻衬底。
根据本发明的一个方面，提供一种器件制造方法，包括：
在衬底的第一层上印刷每单位面积第一数量特征的第一牺牲特征阵列；
提供对第一牺牲特征阵列的基本上共形的涂层，以形成限定每单位面积第一数量特征的第一孔径阵列的第一掩模，该第一孔径阵列与该牺牲特征阵列交错；
移除该第一牺牲特征阵列以在第一掩模中形成另外的孔径，用第一孔径阵列，限定每单位面积第二数量特征的第二孔径阵列，每单位面积第二数量特征是每单位面积第一数量特征的两倍；
填充第二孔径阵列以形成第二牺牲特征阵列；
提供对第二牺牲特征阵列的基本上共形的涂层以形成限定每单位面积第二数量特征的第三孔径阵列的第二掩模，第三孔径阵列与第二牺牲特征阵列交错；和
移除第二牺牲特征阵列以在第二掩模中形成另外的孔径，用第三孔径阵列，限定每单位面积第三数量特征的第四孔径阵列，每单位面积第三数量特征是每单位面积第二数量特征的两倍。
根据本发明的一个方面，提供一种计算机程序产品，包括控制包含光刻设备的光刻簇的程序代码，以执行器件制造方法，包括：
在衬底的第一层上印刷第一密度的牺牲特征阵列；
提供对该牺牲特征阵列的基本上共形的涂层，以形成限定第一密度的第一孔径阵列的第一掩模，该第一孔径阵列与该牺牲特征阵列交错；
移除该牺牲特征以在第一掩模中形成另外的孔径，用第一孔径阵列，限定第二密度的第二孔径阵列，第二密度是第一密度的两倍；和
处理未被第一掩模覆盖的第一层的部分。
附图说明
参考示意性附图，现在将仅借助实例描述本发明的实施例，在附图中相应的参考符号表示相应的部件，其中：
图1描绘了可用在本发明的一个或多个实施例中的光刻设备；
图2至8描绘了在根据本发明的实施例执行第一种方法中的各个阶段的衬底；
图9至14描绘了在根据本发明的实施例执行第二种方法中的各个阶段的衬底；
图15至26描绘了在根据本发明实施例执行第三种方法中的各个阶段的衬底，奇数图是平面图，偶数图是截面图。
具体实施方式
图1示意性地描绘了可以用在本发明一个实施例中的光刻设备。该设备包括：
照明系统(照明器)IL，配置其以调节辐射束B(例如，UV辐射或DUV辐射)；
支撑结构(例如，掩模台)MT，构造该支撑结构以支撑构图装置(例如，掩模)MA并且该支撑结构连接至第一定位器PM，配置该第一定位器以根据某些参数精确地定位构图装置；
衬底台(例如，晶片台)WT，构造该衬底台以保持衬底(例如，涂布抗蚀剂的晶片)W并且该衬底台连接至第二定位器PW，配置该第二定位器以根据某些参数精确地定位衬底；和
投影系统(例如，折射投影透镜系统)PS，配置该投影系统以将通过构图装置MA赋予辐射束B的图形投射到衬底W的目标部分C(例如，包括一个或多个管芯)上。
照明系统可包括各种类型的光学部件，例如折射的、反射的、磁的、电磁的、静电的或其它类型的光学部件或其任一组合，用于引导、成形或控制辐射。
支撑结构以取决于构图装置的定向、光刻设备的设计和其它条件、例如构图装置是否保持在真空环境中的方式来保持构图装置。支撑结构可以使用机械的、真空的、静电的或其它夹紧技术来保持构图装置。支撑结构可以是框架或台，例如，如所需要时其可固定或可移动。支撑结构可确保构图装置位于例如相对于投影系统的所希望位置。在此任一使用的术语“标线”或“掩模”可认为是与更通用的术语“构图装置”同义。
在此使用的术语“构图装置”应当广义解释为涉及可以用于在辐射束的截面上赋予辐射束图形以在衬底的目标部分生成图形的任一装置。应当注意，例如如果图形包括相移特征或所谓的辅助特征，则赋予该辐射束的图形不确切地对应于衬底目标部分中的所希望图形。通常，赋予辐射束的图形将对应于在例如集成电路的目标部分中生成的器件的特定功能层。
构图装置可以是透射的或反射的。构图装置的实例包括掩模、可编程反射镜阵列和可编程LCD面板。掩模在光刻中是公知的，并且包括例如二元的、交变相移和衰减相移的掩模类型以及各种混合掩模类型。可编程反射镜阵列的实例采用小反射镜的矩阵布置，其每个都可以单独地倾斜，以在不同的方向上反射入射的辐射束。倾斜反射镜在被反射镜矩阵反射的辐射束上赋予图形。
在此使用的术语“投影系统”应当广义解释为包含任一类型的投影系统，包括折射的、反射的、反射折射的、磁的、电磁的和静电光学系统或其任一组合，只要其适合于所使用的曝光辐射，或适合于其它因素，例如浸没液体的使用或真空的使用。在此任一使用的术语“投影透镜”可以认为是与更通用术语“投影系统”同义。
如在此所描绘的，该设备是透射型的(例如，采用透射掩模)。可选地，该设备可以是反射型的(例如，采用如涉及以上类型的可编程反射镜阵列，或采用反射掩模)。
光刻设备可以是具有两个(双级)或更多衬底台(和/或两个或多个支撑结构)的类型。在这种“多级”机器中，可以并行地使用另外的台，或预备步骤可在一个或多个台上执行而一个或多个其它台用于曝光。
光刻设备还可以是其中至少衬底的一部分可以被具有相对高折射率的液体例如水覆盖的类型，以填充投影系统和衬底之间的空间。浸没液体还可以被应用到光刻设备中的其它空间，例如掩模和投影系统之间。浸没技术在用于增加投影系统的数值孔径的技术中是公知的。在此所使用的术语“浸没”并不意味着结构例如衬底必须浸入液体中，而是仅意味着在曝光期间液体位于投影系统和衬底之间。
参考图1，照明器IL接收来自辐射源SO的辐射束。例如当源是受激准分子激光器时，源和光刻设备可以是分离实体。在这些情况下，源不被认为是形成部分光刻设备，并且借助包括例如适合的引导反射镜和/或束扩展器的束传送系统BD，辐射束从源SO传送到照明器IL。在其它情况下，例如当源是汞灯时，源是光刻设备的集成部分。如果需要，源SO和照明器IL与束传送系统BD一起可以称为辐射系统。
照明器IL可以包括用于调节辐射束的角强度分布的调节器AD。通常，可以调节照明器光瞳面内强度分布的至少外和/或内径向范围(一般分别称为σ-外和σ-内)。另外，照明器IL可以包括各种其它部件，例如积分器IN和聚光器CO。照明器可以用于调节辐射束，以在其截面具有所希望的均匀性和强度分布。
辐射束B入射到保持于支撑结构(例如，掩模台)MT上的构图装置(例如，掩模)MA上，并由构图装置构图。横过了构图装置MA，辐射束B穿过投影系统PS，其使束聚焦到衬底W的目标部分C上。借助第二定位器PW和位置传感器IF(例如，干涉测量装置、线性编码器或电容传感器等)，可以精确地移动衬底台WT，例如以便在辐射束B的路径中定位不同的目标部分C。类似地，例如在从掩模库机械检索之后或在扫描期间，可以使用第一定位器PM和另一位置传感器(其未明确地描绘于图1中)来相对于辐射束B的路径精确地定位构图装置MA。通常，支撑结构MT的移动可借助长冲程模块(粗糙定位)和短冲程模块(精细定位)来实现，其形成部分第一定位器PM。类似地，衬底台WT的移动可利用长冲程模块和短冲程模块来实现，其形成部分第二定位器PW。在步进机(如与扫描仪相对的)的情况下，支撑结构MT可仅连接至短冲程激励器，或被固定。构图装置MA和衬底W可利用构图装置对准标记M1、M2和衬底对准标记P1、P2来对准。尽管所示例的衬底对准标记占用了专用的目标部分，但它们可位于目标部分(这些公知为划片线对准标记)之间的空间中。类似地，在构图装置MA上提供一个以上管芯的情形中，构图装置对准标记可位于管芯之间。
所描绘的设备可以用在以下提出的模式的至少一种中：
1.在步进模式，支撑结构MT和衬底台WT保持基本静止，而赋予辐射束的整个图形一次投射到目标部分C上(即，单静态曝光)。然后在X和/或Y方向上移位衬底台WT以便可以曝光不同的目标部分C。在步进模式，曝光场的最大尺寸限制了以单静态曝光成像的目标部分C的尺寸。
2.在扫描模式，支撑结构MT和衬底台WT被同步扫描，而赋予辐射束的图形投射到目标部分C上(即，单动态曝光)。衬底台WT相对于支撑结构MT的速度和方向可以由投影系统PS的放大(缩小)率和图像反转特性确定。在扫描模式，以单动态曝光，曝光场的最大尺寸限制了目标部分的宽度(在非扫描方向上)，而扫描移动的长度决定了目标部分的高度(在扫描方向上)。
3.在另一种模式，支撑结构MT被保持基本上静止地保持可编程构图装置，并且移动或扫描衬底台WT，同时将赋予辐射束的图形投射到目标部分C上。在这种模式下，通常采用脉冲辐射源，并且如果需要在衬底台WT的每次移动之后或者在扫描期间连续辐射脉冲之间更新可编程构图装置。这种模式的操作可以很容易地应用到利用可编程构图装置、例如如涉及以上类型的可编程反射镜阵列的无掩模光刻上。
还可以采用使用的上述模式或使用的完全不同模式的组合和/或变形。
光刻设备可包括在光刻簇(lithocluster)中，包括执行例如蚀刻、沉积、离子注入等步骤的处理设备或包括在设备之间自动传输衬底的这种设备和系统的加工厂或加工(fab)。该簇(cluster)或加工可在计算机控制下。
在图2至8中描绘了根据本发明实施例的第一种方法，各图描述了在该方法中在各个阶段在上面执行该方法的衬底。这种方法目的是在以比一般使用光刻设备更高的密度在阵列中印刷特征。总之，该方法包括印刷最终希望的密度的一半密度的第一组牺牲特征，然后用共形涂层覆盖第一组特征，以便第二组特征由与第一组特征交错的凹口所限定，以形成具有为第一和第二组特征密度两倍的密度的组合的特征组。定向蚀刻共形涂层以显露第一组牺牲特征的顶部并加深第二组特征直到下面的层，之后是选择性蚀刻第一组牺牲特征，这导致了所希望密度的孔径阵列。在下面借助实例更详细地描述这种方法。
本发明该实施例的方法目的在于在电介质层11中定义孔阵列，其是衬底10的最上层，例如作为接触孔。电介质层11可位于在前利用已知方法形成的其它器件层的顶部上。如图2所示，第一硬掩模层12位于电介质层11上方。这例如可以是碳化硅(SiC)、尤其是非晶碳化硅、多晶硅、SiON或类金刚石碳(DLC)，并且可以在将要提供该孔阵列的区域边缘周围冲切(blank)或构图。通常，在此使用术语“硬掩模”来表示耐受蚀刻处理例如汽相蚀刻(其还可称为等离子体蚀刻)的任一层。在第一硬掩模层12的顶部上，形成了突出物(studs)或投影特征13阵列；这些是可由已知硬掩模材料形成的牺牲特征，尽管在一实施例中，与第一硬掩模层12不同的材料能够选择性蚀刻。应当注意，尽管示出了图2中的突出物13和随后图的其它特征是正方形的，但它们由于处理步骤中的光刻成像的空间过滤影响和化学影响实际上将被印刷成圆形的或被变圆。
以是最终所希望阵列的间隔两倍的间隔并占用最终希望阵列的一半单元来设置突出物13。以上可以通过将最终希望的阵列考虑为棋盘而容易理解，突出物位于所有黑色正方形的中心。还应当意识到，阵列不必是正方形的，即在两个正交方向上的突出物间隔不必是相同的。为了形成最高可能密度的阵列，突出物与突出物的距离P制作得可以和用形成突出物的构图步骤所使用的光刻设备进行构图的一样小，因此P与该设备的标定最小间距基本相等。从突出物到下一个最接近的突出物(例如，如图2所示在水平或垂直方向而不是对角方向上的突出物)的距离是
Figure G07105123420070216D000091
P。构图突出物的阵列决定最终产生的阵列的最大密度。
接下来，如图3所示，例如通过等离子体增强化学汽相沉积(PECVD)、原子层沉积(ALD)或其它已知的技术在突出物13上方覆盖共形涂层14。共形涂层14形成第二牺牲硬掩模并且可由以上提到的已知材料制成。再次，在一实施例中，该共形涂层是与突出物和/或第一硬掩模12不同的材料制成的以有助于选择性蚀刻。通过控制沉积工艺以确保基本上均匀的生长，共形涂层14建立在突出物13的上方和周围直到到达孔或凹口15形成在每组四个相邻突出物13之间的中间的点。这些凹口15可以看作负(negative)特征，回想棋盘类似物，占用了白色正方形的中心。这些特征与突出物13是自对准的，因此没有覆盖误差。这些凹口可完全延伸过共形涂层以便显露出下面的层，或可仅仅部分延伸到共形涂层中。
在沉积共形涂层14之后，进行受控定向蚀刻以到达如图4所示的阶段。定向蚀刻例如可以是离子-辅助蚀刻，其中离子轰击衬底提供了激活能以使共形涂层与气态蚀刻剂反应。因此该蚀刻远离离子源均匀地进行。进行定向蚀刻直到突出物13的上或远表面显露出以及凹口15成为蚀刻的共形涂层14′中的通孔。通过控制该蚀刻的持续时间或通过使得蚀刻剂相对于第一硬掩模层12对共形涂层是选择性的，可以防止该蚀刻蚀刻掉第一硬掩模层12。
接下来，进行相对于蚀刻的共形涂层14′的突出物13的选择性蚀刻，以到达如图5所示的结果。蚀刻的共形涂层14′现在具有原始突出物13的密度的两倍密度的孔径阵列16，实际上占用了棋盘的黑色和白色正方形。最后，第一硬掩模层12被蚀刻过蚀刻的共形涂层14′以便蚀刻的第一硬掩模层12′具有所希望密度的孔径阵列17，如图6所示。注意，孔径之间的间隔是(1/
Figure G07105123420070216D000101
)P。然后例如可以通过蚀刻或离子注入或其它已知工艺，穿过蚀刻的第一硬掩模层12′，选择性地处理电介质层11。在本发明的一些方法中，第一硬掩模层12可以省略，并且通过在如图5所示的阶段处理该设备可以将图形直接转移到衬底中。
如果仅希望在某些栅格位置提供结构，则可以在第一硬掩模层12的蚀刻期间提供掩模18。如图7所示，掩模18提供在蚀刻的共形涂层14′的上方并在一些位置具有孔径19以在希望结构的蚀刻的共形涂层14′中显露出孔径16。由于掩模18中的孔径19没有限定被蚀刻的第一硬掩模层12的确切区域，仅仅通过所述孔径在共形涂层14′中发生蚀刻，所以它们可以比孔径16大。因此可以以比突出物13的最初清晰度(definition)更少限制的覆盖和成像需求在光刻步骤中构图掩模18。掩模18可以是简单构图和显影的抗蚀剂层。在蚀刻第一硬掩模层12并穿过具有掩模18的电介质层11和移除第一硬掩模层12之后，可以建立如图8所示的衬底。这在由孔径16限定的栅格的仅被选位置具有蚀刻孔11a，但这些比通过常规光刻技术实现的更靠近在一起。
根据本发明实施例的第二种方法示于图9至14中，其示例了该方法各个阶段的衬底20。通过这种方法，可以制造用常规光刻技术实现的间距的一半间距的一系列线，而同时确保线端被正确地成形。系列中的某些线还可以被省略，而不会影响相邻的其余线。此外，块中最外面的线可以制作得均匀。可以获得这些优点，而不需要将构图装置间隔专用于光学邻近校正特征，其是昂贵的且可增加研制周期。为了简洁起见下面省略了与第一实施例相同和/或对于本领域技术人员公知的工艺细节和材料。
在第一步骤，在衬底的最上层21上制备一系列翼(pins)或投影线22，其可以是裸衬底或沉积的最后一层，这取决于在器件的制造工艺中的哪个阶段采用了本发明的方法和什么形成本方法的基层。如同在第一实施例中，翼22由牺牲硬掩模材料形成并由光刻步骤所限定。以由所使用的光刻设备的容量决定的限制的翼的间距P1确定了最终生产线的间距。注意，翼22由比最终希望制备的线长度更长的长度L1形成。
接下来，在翼22的顶部上沉积形成第二牺牲硬掩模的共形涂层23。如图10所示，这形成覆盖翼22的台地24但留下通道(alley)25在中间，其可以看作负或凹进线。控制共形涂层23的沉积以确保通道25是所希望的宽度，在一实施例中与翼22的宽度相似。
图11示出了下一步骤的结果，蚀刻第二牺牲硬掩模23以显露出翼22的顶部并加深通道25到基层21的顶部。然后，翼22相对于第二牺牲硬掩模23的选择性蚀刻到达如图12所示的阶段，其中翼22已被移除以形成通道25之间的另外通道26。
之后，可如图13所示提供掩模26。掩模26具有窗口27以显露出希望线的区域，换句话说它掩蔽了不提供线的那些区域。还掩蔽了线端，控制最终的线长度。由于不是特别难以限定所需尺寸和精度的窗口，所以可以在比用于构图翼22更少高分辨率执行的光刻步骤中构图掩模26。在该阶段，例如通过蚀刻，线图形被转移到基层21。移除掩模26和剩余的第二牺牲硬掩模23到达完成的层，如图14所示。由于通过图形转移步骤形成在基层21中的线29的末端由掩模26所限定，所以一般出现的线端变形可以是低的或不存在的。
现在参考图15至26描述根据本发明实施例的第三种方法。在第三种方法中，提供了具有被硬掩模层33覆盖的第一氧化层32和第二氧化层的衬底31。步骤1是限定间距为P和直径为P/2的正方形或正交抗蚀剂柱(pillar)阵列的光刻步骤。然后利用抗蚀剂柱作为掩模，蚀刻第二氧化层，以形成氧化物柱34。在步骤2中，然后利用各向同性蚀刻工艺使氧化物柱34变细到P/4的直径，到达图15和16所示的位置。以间距P、直径P/4的该柱阵列还可以通过在正抗蚀剂中双倍正交曝光线或通过等离子体线使双层抗蚀剂叠层变细来制造。图15是平面图，图16是沿着图15的线A-A的截面。如可以看到的，衬底具有在硬掩模层33上方的具有P/4的直径、间距为P的氧化物柱34的正方形阵列。
下一步骤、步骤3，是例如通过化学汽相沉积用例如多晶硅的材料或如上所述的其它涂布材料共形地涂布氧化物柱。涂层材料35沉积到近似0.58P的深度并由此在直径(P/4+2×0.58P)的氧化物柱34的周围形成岛，在阵列中的间隙位置留下未填充的空位(void)36。填隙空位36具有近似P/4的直径并且易于被圆化而不是确切地留在四个部分重叠圆之间的形状。这示于图17和18中，其中图17是平面图，图18是沿着线B-B的截面。
然后在步骤4中，进行各向异性蚀刻例如RIE，以移除在氧化物柱34上方和填隙空位36底部的涂层材料35以到达图19和20中所示的位置，其中图19是平面图，图20是沿着线B-B的截面。在读阶段，蚀刻的涂层材料35′具有与氧化物柱34基本上相同的厚度并且填隙空位36现在延伸到硬掩模层33。
现在，在步骤5，用硬掩模33作为氧化物柱34和填隙空位36的蚀刻停止，可以蚀刻掉氧化物柱34。读蚀刻使我们到达图21和22所示的位置，图21是平面图，图22是沿着线B-B的截面。现在在硬掩模33上方有一单个层，即剩余的蚀刻的涂层材料35′，其在交错阵列上具有间距P/
Figure G07105123420070216D000121
的孔径。然后可以在步骤6中使用该层作为用于蚀刻或其它处理的掩模，以便交错阵列图形被转移到硬掩模33或衬底的其它层中。
可选地，可以重复读方法以建立间距为P/2的正方形阵列。为了建立正方形阵列，代替将图21和22中所示的交错阵列图形转移到硬掩模中，沉积氧化拘涂层以填充蚀刻的涂层材料35′中的所有空位。然后平坦化并回蚀刻以便氧化物正好填充空位，如图23和24所示，图23是平面图，图24是沿着线B-B的截面。移除剩余的涂层35′提供了具有问距为P/
Figure G07105123420070216D000122
的交错的氧化物柱阵列37。通过重复步骤3和4，但使用具有近似。25P深度的第二共形层38，在间距为P/的阵列中建立了一组直径为P/4的第二填隙空位36，如图25和26所示。蚀刻掉氧化物柱37，即重复步骤5，建立一层，剩余的第二共形层38，具有间距为P/2的正方形孔阵列。然后这可以被转移到如所希望下面的硬掩模或其它层中。还能够重复步骤3、4和5更多次，以制造间距为P/(
Figure G07105123420070216D000124
)、P/4等的阵列。
本发明的方法对于接触孔和通孔以及其它器件例如DRAM、快闪RAM、嵌入式存储器和需要例如在有规则地重复阵列中的接触孔结构的其它存储器类型的形成尤其有用。由于以最终获得的间距或特征密度的一半或更少来进行限定光刻步骤，所以可实现没有OPC特征，并且仍可实现更好且更一致的结果。尤其是，因为特征阵列可以在比所希望区域大的区域上方延伸，然后在随后的不严格掩蔽步骤中削减，所以可避免边缘效应，例如边缘特征和中心特征之间的不同。
尽管在该文本中可对利用光刻设备的IC制造方法的使用进行具体的参考，但应当理解，在此描述的方法可具有其它应用，例如集成光学系统、用于磁畴存储器的引导和检测图形、平板显示器、液晶显示器(LCD)、薄膜磁头等的制造。熟悉技艺者将意识到，在这种可选应用的上下文中，在此任一使用的术语“晶片”或“管芯”可以认为分别与更通用的术语“衬底”或“目标部分”同义。在例如轨道(一般将一层抗蚀剂涂覆到衬底上并显影曝光的抗蚀剂的工具)、度量工具和/或检查工具中，可以在曝光之前或之后处理在此提到的衬底。如果可应用，在此的公开可应用到这种和其它衬底处理工具。而且，衬底可以被处理一次以上，例如为了建立多层IC，以便在此使用的术语衬底还可涉及已经包含多层已处理层的衬底。
尽管在光刻技术的上下文中对本发明实施例的使用以上进行了具体参考，但将意识到，本发明可以用于其它应用中，例如压印光刻，并且其中本文允许并不限制于光刻技术。在压印光刻中，构图装置中的外形限定了在衬底上建立的图形。构图装置的外形可以挤压到提供给衬底的一层抗蚀剂中，在衬底上的抗蚀剂通过进行电磁辐射、加热、压力或其组合来固化。抗蚀剂固化之后，构图装置移出抗蚀剂留下图形在其中。
在此使用的术语“辐射”和“束”包含所有类型的电磁辐射，包括紫外(UV)辐射(例如，具有约365、355、248、193、157或126nm的波长)和远紫外(EUV)辐射(例如，具有在5-20nm范围的波长)以及粒子束，例如离子束或电子束。
本文允许的术语“透镜”可涉及包括折射的、反射的、磁的、电磁的和静电光学部件的各种类型光学部件的任一种或组合。
虽然以上已描述了本发明的具体实施例，但将意识到，除了所描述的外可实施本发明。例如，本发明可采取包含描述如上所公开方法的一个或多个机器可读指令序列的计算机程序、或者具有上述计算机程序存储于其中的数据存储媒质(例如，半导体存储器、磁盘或光盘)的形式。
以上描述指的是示例性的，不起限制作用。因此，对于本领域技术人员显而易见的是，在不脱离以下提出的权利要求范围的条件下，可对所描述的本发明进行修改。

Claims (13)

1.一种器件制造方法，包括：
在衬底的第一层上印刷每单位面积第一数量特征的第一牺牲特征阵列；
提供对第一牺牲特征阵列的基本上共形的涂层，以形成限定每单位面积第一数量特征的第一孔径阵列的第一掩模，该第一孔径阵列与该牺牲特征阵列交错；
移除该第一牺牲特征阵列以在第一掩模中形成另外的孔径，用第一孔径阵列，限定每单位面积第二数量特征的第二孔径阵列，每单位面积第二数量特征是每单位面积第一数量特征的两倍；
填充第二孔径阵列以形成第二牺牲特征阵列；
提供对第二牺牲特征阵列的基本上共形的涂层以形成限定每单位面积第二数量特征的第三孔径阵列的第二掩模，第三孔径阵列与第二牺牲特征阵列交错；和
移除第二牺牲特征阵列以在第二掩模中形成另外的孔径，用第三孔径阵列，限定每单位面积第三数量特征的第四孔径阵列，每单位面积第三数量特征是每单位面积第二数量特征的两倍。
2.根据权利要求1所述的方法，其中第一层是硬掩模。
3.根据权利要求2所述的方法，其中第一层由选自由碳化硅、多晶硅、SiON和类金刚石碳组成的组的材料形成。
4.根据权利要求1所述的方法，其中第一掩模是硬掩模。
5.根据权利要求4所述的方法，其中第一掩模由选自由碳化硅、多晶硅、SiON和类金刚石碳组成的组的材料形成。
6.根据权利要求1所述的方法，其中在显影抗蚀剂中形成第二掩模。
7.根据权利要求1所述的方法，其中牺牲特征是突出物。
8.根据权利要求1所述的方法，其中第一孔径阵列是交错阵列。
9.根据权利要求1所述的方法，其中第二掩模覆盖第二孔径阵列的孔径的整个所选孔径。
10.根据权利要求1所述的方法，其中牺牲特征是线。
11.根据权利要求10所述的方法，其中第二掩模覆盖第二孔径阵列的孔径的端部。
12.根据权利要求10所述的方法，其中第二掩模覆盖第二孔径阵列的孔径的整个所选孔径。
13.根据权利要求1所述的方法，其中填充、提供和移除的步骤重复一次或更多次。
CN2007100051234A 2006-02-13 2007-02-09 器件制造方法 Expired - Fee Related CN101025571B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/352400 2006-02-13
US11/352,400 US20070190762A1 (en) 2006-02-13 2006-02-13 Device manufacturing method and computer program product
US11/435296 2006-05-17
US11/435,296 US7897058B2 (en) 2006-02-13 2006-05-17 Device manufacturing method and computer program product

Publications (2)

Publication Number Publication Date
CN101025571A CN101025571A (zh) 2007-08-29
CN101025571B true CN101025571B (zh) 2011-05-25

Family

ID=38369160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100051234A Expired - Fee Related CN101025571B (zh) 2006-02-13 2007-02-09 器件制造方法

Country Status (2)

Country Link
US (1) US20070190762A1 (zh)
CN (1) CN101025571B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8080443B2 (en) 2008-10-27 2011-12-20 Sandisk 3D Llc Method of making pillars using photoresist spacer mask
US8114765B2 (en) 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
US8084347B2 (en) 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
US8026172B2 (en) * 2009-06-29 2011-09-27 Sandisk 3D Llc Method of forming contact hole arrays using a hybrid spacer technique
US8969207B2 (en) * 2013-03-13 2015-03-03 Globalfoundries Inc. Methods of forming a masking layer for patterning underlying structures
JP6993982B2 (ja) 2016-03-11 2022-02-04 インプリア・コーポレイション 予めパターン形成されたリソグラフィ・テンプレート、該テンプレートを使用した放射線パターニングに基づくプロセス、及び該テンプレートを形成するためのプロセス
CN106125512B (zh) * 2016-06-23 2018-01-19 京东方科技集团股份有限公司 一种曝光基台及其制备方法、曝光机
CN106054543B (zh) * 2016-08-17 2018-09-04 京东方科技集团股份有限公司 对位方法及对位系统
CN106200278B (zh) * 2016-09-18 2017-09-12 中国科学院上海光学精密机械研究所 基于无掩膜光刻机极坐标下刻写大范围任意图形的方法
JP2023524969A (ja) 2020-05-06 2023-06-14 インプリア・コーポレイション 中間凍結工程による有機金属光パターニング可能層を用いたマルチパターニング
CN113628957B (zh) * 2021-08-05 2023-10-10 长鑫存储技术有限公司 图案化方法及半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5085497A (en) * 1990-03-16 1992-02-04 Aura Systems, Inc. Method for fabricating mirror array for optical projection system
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
TW281731B (zh) * 1994-08-26 1996-07-21 Akzo Nobel Nv
EP1109038A1 (en) * 1999-12-17 2001-06-20 Corning Incorporated Method for manufacturing an optical integrated circuit
US6589713B1 (en) * 2001-01-29 2003-07-08 Advanced Micro Devices, Inc. Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
US7122296B2 (en) * 2002-03-05 2006-10-17 Brewer Science Inc. Lithography pattern shrink process and articles

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process

Also Published As

Publication number Publication date
CN101025571A (zh) 2007-08-29
US20070190762A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
CN101025571B (zh) 器件制造方法
US7897058B2 (en) Device manufacturing method and computer program product
US6632744B2 (en) Manufacturing method of semiconductor integrated circuit device
KR100562189B1 (ko) Ｃｍｐ 마무리된 다마신 표면상의 리소그래피 정렬 및오버레이 측정마크의 디자인
TWI431440B (zh) 提供對準標記之方法、器件製造方法和微影裝置
TWI403864B (zh) 製造接觸孔之系統及方法
US7972932B2 (en) Mark forming method and method for manufacturing semiconductor device
KR101602942B1 (ko) 패턴 형성 방법
US6407396B1 (en) Wafer metrology structure
JP4264075B2 (ja) 不透明なゲート層の位置合わせ用マーカ、このようなマーカの製作方法、及びリソグラフィ機器でのこのようなマーカの使用
US8021805B2 (en) Backside phase grating mask and method for manufacturing the same
CN101900938A (zh) 用于在双重图案化光刻工艺中提供抗蚀剂对准标记的设备和方法
CN101923285B (zh) 光刻方法和布置
US6589713B1 (en) Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
US7635547B2 (en) Stencil mask having main and auxiliary strut and method of forming the same
KR100746619B1 (ko) 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
CN113707538B (zh) 半导体结构的制备方法、半导体结构及存储器
JP2005150494A (ja) 半導体装置の製造方法
KR100325090B1 (ko) 얼라인먼트 마크를 구비한 엑스선 마스크 및 그 제조방법
US10353304B2 (en) Imprint templates with alignment marks and methods of forming imprint patterns using the same
US8236697B2 (en) Method for manufacturing semiconductor device
US6670646B2 (en) Mask and method for patterning a semiconductor wafer
US10818504B2 (en) Method for producing a pattern of features by lithography and etching
US20060001858A1 (en) Method for adapting structure dimensions during the photolithographic projection of a pattern of structure elements onto a semiconductor wafer
TW202401517A (zh) 自對準多重圖案化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110525

Termination date: 20190209

CF01 Termination of patent right due to non-payment of annual fee