CN1523657A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1523657A
CN1523657A CNA200410002759XA CN200410002759A CN1523657A CN 1523657 A CN1523657 A CN 1523657A CN A200410002759X A CNA200410002759X A CN A200410002759XA CN 200410002759 A CN200410002759 A CN 200410002759A CN 1523657 A CN1523657 A CN 1523657A
Authority
CN
China
Prior art keywords
mentioned
electroconductive polymer
corrosion
hole
resisting pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200410002759XA
Other languages
English (en)
Inventor
齐藤隆幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1523657A publication Critical patent/CN1523657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B65/00—Locks or fastenings for special use
    • E05B65/0025—Locks or fastenings for special use for glass wings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Abstract

本发明可提高沟渠形成用抗蚀图案的尺寸控制性。在覆盖Cu配线1的层间绝缘膜2内，形成与Cu配线1连接的通孔3。通过电解在通孔3内填充导电性高分子4。在层间绝缘膜2上通过照片制版形成抗蚀图案5，通过以抗蚀图案5为掩模的蚀刻，形成与通孔3连接的沟渠6。然后，除去抗蚀图案5及导电性高分子4。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，具体地说，涉及双重镶嵌构造的形成方法。
背景技术
近来，采用一体形成通孔(连接孔)和沟渠(配线沟渠)的双重镶嵌工艺来形成半导体装置的配线构造。在沟渠之前先对通孔开口的先通孔法与先沟渠法相比较，具有当通孔与沟渠不重合时可确保开口余量的优点(例如，参照专利文献1)。
但是，先通孔法中，为了防止沟渠形成用的蚀刻对Cu配线造成蚀刻损坏，必须如下所述地在通孔填充抗蚀剂、有机ARC等的填充材料。
图5是说明传统的半导体装置的制造方法的工序的截面图。
首先，如图5(a)所示，形成覆盖Cu配线1的层间绝缘膜2。接着，如图5(b)所示，通过照片制版和蚀刻，在层间绝缘膜2内形成通孔3。然后，如图5(c)所示，在包含通孔3内侧的层间绝缘膜2上通过旋涂法等形成填充材料21。
接着，图5(d)所示，进行填充材料21的内刻蚀。然后，如图5(e)所示，在层间绝缘膜2上形成抗蚀图案22。而且，如图5(f)所示，通过以抗蚀图案22为掩模的刻蚀形成沟渠23。
接着，如图5(g)所示，除去抗蚀图案22和填充材料21。然后，通过在沟渠23及通孔3内填充Cu等的配线材料，形成配线构造。
[专利文献1]
特开2002-203898号公报(第2页)
上述传统的方法中，由于通过旋涂法形成了填充材料21，因而必须进行填充材料21的刻蚀。
但是，难以高精度地控制刻蚀工序中的填充材料21的膜厚，如图6(a)所示，基板面内填充材料21的高度发生变化，导致沟渠形成用的抗蚀层22的高度也变化的问题。
若该状态下进行照片制版，则如图6(b)所示，抗蚀图案22的开口宽度A产生差异，从而有沟渠配线的尺寸变动的问题。
本发明鉴于解决上述传统的问题而提出，目的在于提高沟渠形成用抗蚀图案的尺寸控制性。
发明内容
本发明的半导体装置的制造方法，是具有双重镶嵌构造的半导体装置的制造方法，包括：
在覆盖下地配线的层间绝缘膜内，形成与该下地配线连接的通孔的工序；
在上述通孔内，通过电解形成导电性高分子的工序；
形成上述导电性高分子后，在上述层间绝缘膜上形成抗蚀图案的工序；
通过以上述抗蚀图案为掩模的蚀刻，形成与上述通孔连接的沟渠的工序。
附图说明
图1是说明本发明实施例1的半导体装置的制造方法的工序的截面图。
图2是说明本发明的实施例1的变形例的工序的截面图。
图3是说明本发明实施例2的半导体装置的制造方法的工序的截面图。
图4是说明本发明实施例3的半导体装置的制造方法的工序的截面图。
图5是说明传统的半导体装置的制造方法的工序的截面图。
图6是传统的制造方法中的抗蚀图案尺寸变动的示意图。
符号说明
1下地配线(Cu配线)，2层间绝缘膜，3通孔，4导电性高分子，5抗蚀图案，6沟渠，8有机ARC，9导电性高分子，11、12下地配线(Cu配线)，13、14通孔，15掩模(抗蚀图案)，16导电性高分子，17抗蚀图案，18沟渠。
具体实施方式
以下，参照图面说明本发明的实施例。图中，同一或相当部分附上同一符号，其说明简化或省略。
实施例1
图1是说明本发明实施例1的半导体装置的制造方法的工序的截面图。详细地说，是说明采用先通孔法的双重镶嵌构造的形成方法的图。
首先，如图1(a)所示，在基板(图示省略)形成下地配线(下层配线)1即Cu配线，在整个基板形成层间绝缘膜2，以覆盖Cu配线1。
接着，图1(b)所示，在层间绝缘膜2上通过照片制版形成抗蚀图案(图示省略)后，通过以该抗蚀图案为掩模的蚀刻，在层间绝缘膜2内形成与Cu配线1顶面连接的通孔3。然后除去抗蚀图案。
接着，如图1(c)所示，通过电解仅仅在通孔3内形成导电性高分子4。通过调节该电解的时间，使导电性高分子4的填充停止在层间绝缘膜2的顶面。这里，导电性高分子4是例如苯胺、吡咯或噻吩聚合物等的导电性聚合物。苯胺聚合物通过在电解液即碳酸丙烯溶液中电解0.14mol/l的苯胺单体和0.05mol/l的p-甲苯磺酸盐而形成。
接着，如图1(d)所示，在层间绝缘膜2上通过照片制版形成沟渠形成用的抗蚀图案5。此时，层间绝缘膜2顶面和导电性高分子4顶面具有相同高度，由于基板面内导电性高分子4顶面的高度相同，因而不必象传统一样进行内刻蚀。因而，不会有因导电性高分子4面的高度控制困难性导致抗蚀层膜厚改变的问题和抗蚀图案的尺寸变动的问题。
然后，如图1(e)所示，通过以抗蚀图案5为掩模对层间绝缘膜2及导电性高分子4进行蚀刻，形成上层配线用的沟渠6。
接着，如图1(f)所示，除去抗蚀图案5和导电性高分子4。然后，通过在沟渠6及通孔3内填充Cu等的配线材料，形成双重镶嵌构造。
如上所述，本实施例1中，在通孔3的形成后，通过电解在该通孔3内填充导电性高分子4。由于导电性高分子4仅仅填充在通孔3内而不形成于层间绝缘膜2上，因而不必象传统一样进行填充材料的刻蚀。从而，与传统相比可以减少制造工序数，降低半导体装置的制造成本。
另外，导电性高分子4的内刻蚀量的控制变得不必要，因而可以降低内刻蚀量的不均一性导致的沟渠形成用抗蚀图案5的尺寸偏差。即，提高了沟渠形成用抗蚀图案5的尺寸控制性。本发明者确认，0.14μm的线/空间图案的线图案的尺寸偏差可以从传统的0.14±0.02μm降低到0.14±0.01μm。通过采用该尺寸控制性佳的抗蚀图案5，可高精度形成沟渠6的图案，并高精度形成双重镶嵌构造。
另外，本实施例1中，为了使层间绝缘膜2顶面和导电性高分子4顶面成为同一面(同一高度)，向通孔3内填充导电性高分子4，通过控制电解的时间等的条件，可容易地控制导电性高分子4的顶面位置(填充高度)。
另外，对电解获得的导电性高分子4进行刻蚀，可容易地降低通孔3中的导电性高分子4的填充高度。
接着，说明本实施例1的变形例。
图2是说明本实施例1的变形例的工序的截面图。
本变形例与实施例1大致相同，本变形例中，如图2(c)所示在通孔3内通过电解形成导电性高分子4后，如图2(d)所示，在层间绝缘膜2及导电性高分子4上形成有机ARC(anti-reflective coating：抗反射涂层)8。然后，如图2(e)所示，在有机ARC8上形成沟渠形成用的抗蚀图案5。此时，有机ARC8可以用作通过照片制版形成抗蚀图案5时的反射防止膜。因而，与实施例1相比，可以进一步提高抗蚀图案5的尺寸控制性，可高精度形成沟渠6的图案。
实施例2
图3是说明本发明实施例2的半导体装置的制造方法的工序的截面图。
首先，与前述实施例1的制造方法同样，在Cu配线1上形成层间绝缘膜2，在该层间绝缘膜2内形成通孔3(参照图3(a)、(b))。
接着，如图3(c)所示，在通孔3内及层间绝缘膜2上，形成具有反射防止膜的机能的导电性高分子9。这里，导电性高分子9是例如蒽衍生物等吸收KrF准分子激光的波长的物质。
接着，如图3(d)所示，通过例如以KrF准分子激光为光源的照片制版，在导电性高分子9上形成抗蚀图案5。这里，进行照片制版时，由于抗蚀层下层中存在作为反射防止膜机能的导电性高分子9，可以提高抗蚀图案5的尺寸控制性。另外，由电解形成的导电性高分子9具有优良的平坦性，因而不必象传统一样进行内刻蚀。
然后，如图3(e)所示，通过以抗蚀图案5为掩模对层间绝缘膜2及导电性高分子9进行蚀刻，形成上层配线用的沟渠6。
接着，如图3(f)所示，除去抗蚀图案5和导电性高分子9和。然后，在沟渠6及通孔3内通过填充Cu等的配线材料，形成双重镶嵌构造。
如上所述，本实施例2中，通过控制电解时间等，在通孔3内及层间绝缘膜2形成导电性高分子9，使该导电性高分子9具有反射防止膜的机能。从而，导电性高分子9可以用作沟渠形成用抗蚀图案5形成时的反射防止膜。从而，可以提高抗蚀图案5的尺寸控制性。另外，不必象传统一样对填充材料刻蚀，可以减少制造工序数，降低半导体装置的制造成本。
实施例3
图4是说明本发明实施例3的半导体装置的制造方法的工序的截面图。
首先，如图4(a)所示，在基板上形成多个Cu配线11、12，在整个基板形成层间绝缘膜2以覆盖这些Cu配线11、12。然后通过照片制版及蚀刻，形成与Cu配线11、12连接的通孔13、14。接着，形成作为掩模15的抗蚀图案，其覆盖未形成包含通孔13内侧的双重镶嵌构造的区域，且不覆盖形成双重镶嵌构造的区域。
接着，如图4(b)所示，仅仅在抗蚀图案15未覆盖的通孔14内通过电解形成导电性高分子16。
接着，如图4(c)所示，用有机溶剂除去抗蚀图案15。这里，由于导电性高分子16不溶于该有机溶剂，因而仅选择性地除去抗蚀图案15。
接着，如图4(d)所示，在包含通孔14内侧的层间绝缘膜2上，通过照片制版形成沟渠形成用的抗蚀图案17。
接着如图4(e)所示，通过以抗蚀图案17为掩模对层间绝缘膜2及导电性高分子16进行的蚀刻，形成上层配线用的沟渠18。然后，除去抗蚀图案17和导电性高分子16。然后，通过在通孔13以及沟渠18及通孔14内填充Cu等的配线材料，形成配线构造。
如上所述，本实施例3中，多个通孔13、14中未形成沟渠的通孔13用抗蚀图案15覆盖后，在该抗蚀图案15未覆盖的通孔14内通过电解形成导电性高分子16。从而，可以在多个通孔中有必要用填充材料填充的通孔中用掩模选择性地填充导电性高分子。
另外，本实施例3中说明了形成2个通孔的情况，也可以形成更多的通孔。
[发明的效果]
根据本发明，可以提高沟渠形成用抗蚀图案的尺寸控制性。

Claims (6)

1.一种具有双重镶嵌构造的半导体装置的制造方法，包括：
在覆盖下地配线的层间绝缘膜内，形成与该下地配线连接的通孔的工序；
在上述通孔内，通过电解形成导电性高分子的工序；
形成上述导电性高分子后，在上述层间绝缘膜上形成抗蚀图案的工序；
通过以上述抗蚀图案为掩模的蚀刻，形成与上述通孔连接的沟渠的工序。
2.权利要求1所述的制造方法，其特征在于，
上述导电性高分子是苯胺、吡咯或噻吩聚合物。
3.权利要求1或2所述的制造方法，其特征在于，
上述导电性高分子也在上述层间绝缘膜上形成，吸收在形成上述抗蚀图案的工序中采用的曝光光线。
4.权利要求3所述的制造方法，其特征在于，
上述曝光光线是KrF准分子激光，上述导电性高分子含有蒽衍生物。
5.权利要求1或2所述的制造方法，其特征在于，
还包括在形成上述导电性高分子后，在上述层间绝缘膜及上述导电性高分子上形成反射防止膜的工序，
在上述反射防止膜上形成上述抗蚀图案。
6.权利要求1或2所述的制造方法，其特征在于，
在形成上述通孔的工序中形成多个通孔，
还包括在上述导电性高分子的形成之前，对上述多个通孔中未形成上述导电性高分子的通孔进行掩模的工序。
CNA200410002759XA 2003-02-20 2004-01-14 半导体装置的制造方法 Pending CN1523657A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003043303A JP2004253659A (ja) 2003-02-20 2003-02-20 半導体装置の製造方法
JP43303/2003 2003-02-20

Publications (1)

Publication Number Publication Date
CN1523657A true CN1523657A (zh) 2004-08-25

Family

ID=32844536

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200410002759XA Pending CN1523657A (zh) 2003-02-20 2004-01-14 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US6787454B1 (zh)
JP (1) JP2004253659A (zh)
KR (1) KR20040075708A (zh)
CN (1) CN1523657A (zh)
DE (1) DE102004001672A1 (zh)
TW (1) TWI231525B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043021B (zh) * 2006-03-20 2010-06-16 富士通微电子株式会社 具有镶嵌形成的配线的半导体器件及其制造方法
CN101308812B (zh) * 2007-05-18 2011-09-07 三星电子株式会社 制造具有自对准接触栓塞的半导体器件的方法和相关器件
CN101303525B (zh) * 2008-06-23 2012-12-05 上海集成电路研发中心有限公司 一种双重图形曝光工艺
CN102881642A (zh) * 2012-09-20 2013-01-16 上海集成电路研发中心有限公司 重新布线图形的形成方法
CN104051326A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 在衬底不同深度有接触着陆区的装置的形成方法及3-d结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403800B2 (en) * 2002-12-11 2008-07-22 Kyoo Jin Han Reverse activity bit setting system and method
US7538025B2 (en) * 2003-11-14 2009-05-26 Taiwan Semiconductor Manufacturing Company Dual damascene process flow for porous low-k materials
US7545045B2 (en) * 2005-03-24 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy via for reducing proximity effect and method of using the same
US8124516B2 (en) * 2006-08-21 2012-02-28 Lam Research Corporation Trilayer resist organic layer etch
DE102006041004B4 (de) 2006-08-31 2017-12-21 Advanced Micro Devices, Inc. Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
FR2946796B1 (fr) * 2009-06-11 2011-12-09 Commissariat Energie Atomique Dispositif microelectronique dote d'une matrice d'elements a base d'un polymere conducteur a coefficient de temperature positif.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
KR100366631B1 (ko) * 2000-09-27 2003-01-09 삼성전자 주식회사 폴리비닐피롤리돈을 포함하는 구리도금 전해액 및 이를이용한 반도체 소자의 구리배선용 전기도금방법
JP2002203898A (ja) 2000-12-28 2002-07-19 Fujitsu Ltd 半導体装置の製造方法
US20030116439A1 (en) * 2001-12-21 2003-06-26 International Business Machines Corporation Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US20040007325A1 (en) * 2002-06-11 2004-01-15 Applied Materials, Inc. Integrated equipment set for forming a low K dielectric interconnect on a substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043021B (zh) * 2006-03-20 2010-06-16 富士通微电子株式会社 具有镶嵌形成的配线的半导体器件及其制造方法
US7906433B2 (en) 2006-03-20 2011-03-15 Fujitsu Semiconductor Limited Semiconductor device having wirings formed by damascene and its manufacture method
US8546949B2 (en) 2006-03-20 2013-10-01 Fujitsu Semiconductor Limited Semiconductor device having wirings formed by damascene
CN101308812B (zh) * 2007-05-18 2011-09-07 三星电子株式会社 制造具有自对准接触栓塞的半导体器件的方法和相关器件
CN101303525B (zh) * 2008-06-23 2012-12-05 上海集成电路研发中心有限公司 一种双重图形曝光工艺
CN102881642A (zh) * 2012-09-20 2013-01-16 上海集成电路研发中心有限公司 重新布线图形的形成方法
CN102881642B (zh) * 2012-09-20 2018-04-06 上海集成电路研发中心有限公司 重新布线图形的形成方法
CN104051326A (zh) * 2013-03-12 2014-09-17 旺宏电子股份有限公司 在衬底不同深度有接触着陆区的装置的形成方法及3-d结构
CN104051326B (zh) * 2013-03-12 2017-09-29 旺宏电子股份有限公司 在衬底不同深度有接触着陆区的装置的形成方法及3‑d结构

Also Published As

Publication number Publication date
US6787454B1 (en) 2004-09-07
TW200416791A (en) 2004-09-01
US20040166669A1 (en) 2004-08-26
KR20040075708A (ko) 2004-08-30
JP2004253659A (ja) 2004-09-09
TWI231525B (en) 2005-04-21
DE102004001672A1 (de) 2004-09-09

Similar Documents

Publication Publication Date Title
CN1653628A (zh) 有机光电子和电子器件的制备方法以及由此获得的器件
US7928353B2 (en) Displaying device and lighting device employing organic electroluminescence element
CN1523657A (zh) 半导体装置的制造方法
CN1262020C (zh) 改变透明导电层透射率的方法、平板显示器及其制造方法
CN1606138A (zh) 能防止湿式清洁过程导致之损坏的半导体装置的制造方法
CN101030539A (zh) 制作半导体元件的方法
CN1518100A (zh) 半导体器件及其制造方法
CN1455440A (zh) 在衬底上加工高密度亚光刻图形的方法
CN1956154A (zh) 刻蚀含－碳层的方法和制造半导体器件的方法
CN1743930A (zh) 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
CN1716543A (zh) 多层堆栈栅极结构及其制作方法
CN1790627A (zh) 填充开口、介层开口与沟槽的方法
CN101079393A (zh) 使用改进自动校准接触工艺在半导体中形成电接触的方法
CN1797738A (zh) 在半导体器件中形成着落塞接触的方法
CN1187823C (zh) 半导体器件及其制造方法
CN1835208A (zh) 制造半导体器件的方法
US20160293442A1 (en) Methods of forming patterns
CN1746756A (zh) 阵列基片及其制造方法和具有此阵列基片的液晶显示面板
CN1790703A (zh) 半导体装置
CN1110066C (zh) 半导体器件生产方法
CN1949473A (zh) 用于形成半导体器件接触孔的方法
CN1790662A (zh) 插栓的形成方法与双镶嵌结构的制造方法
CN1142592C (zh) 半导体器件电容器的制备方法
CN1294640C (zh) 介层洞优先双镶嵌制程
CN1649095A (zh) 形成半导体器件接触的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication