CN1110066C - 半导体器件生产方法 - Google Patents

半导体器件生产方法 Download PDF

Info

Publication number
CN1110066C
CN1110066C CN98125105A CN98125105A CN1110066C CN 1110066 C CN1110066 C CN 1110066C CN 98125105 A CN98125105 A CN 98125105A CN 98125105 A CN98125105 A CN 98125105A CN 1110066 C CN1110066 C CN 1110066C
Authority
CN
China
Prior art keywords
semiconductor device
boron
insulating coating
phosphorus
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98125105A
Other languages
English (en)
Other versions
CN1218275A (zh
Inventor
菅井和己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1218275A publication Critical patent/CN1218275A/zh
Application granted granted Critical
Publication of CN1110066C publication Critical patent/CN1110066C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一种半导体器件生产方法，其中包括如下步骤：在基片上淀积第一绝缘涂层，在第一绝缘涂层中形成布线槽，把淀积于布线槽以外的其他部分上的铝除去，把至少掺杂有硼或磷的第二绝缘涂层淀积在基片上，把第三绝缘涂层淀积在第二绝缘涂层上，把光刻胶施加在第三绝缘涂层上，用短波长的光对该光刻胶曝光。

Description

半导体器件生产方法
技术领域
本发明涉及一种生产具有精细图案的半导体器件的方法，特别涉及一种能够防止由于曝光时光反射而造成抗蚀图案破损从而实现精细图案的半导体器件生产方法。
背景技术
近年来，LSI(大规模集成电路)的设计标准变得越来越精细，以获得高密度和高速度的大规模集成电路。因此，所用的曝光用光的波长越来越短，例如，从365nm(汞灯的i线)到248nm(KrF激光)。另外，现在193nm的光(ArF激光)已用作曝光用光以产生精细图案。
在通过用这种短波长的曝光用光产生精细图案的情况下，用传统的防反射涂层容易产生由于曝光用光的反射而造成抗蚀图案的破损；因此，难以产生所期望的精细图案。特别地，如果在用镶嵌方法形成的铝布线层上对作为夹层的绝缘层进行构图，则由于从作为底层的铝布线层反射曝光用光会使抗蚀图案发生破损。
为了采用这种短波长的光形成所要的精细图案，可以用在传统的防反射涂层生产方法中采用经氧、氮和碳离子掺杂的无定型硅(公开于日本专利特开平7-130598)的方法，以及把铯离子注入到作为防反射涂层的氧化硅中并进行加热的方法(公开于日本专利特开平5-217884)。
如上文所述，在采用短波长的光来形成精细图案的情况下，传统的防反射涂层会这样的问题，即，抗蚀图案容易因为光反射而产生破损；因此不能获得所要的精细图案。例如，在用镶嵌方法形成的铝布线层上对作为夹层的绝缘层进行构图，则由于从铝布线层反射曝光用光会使抗蚀图案发生破损。
在采用无定型硅作为防反射涂层以防止这种抗蚀图案的破损的方法(公开于日本专利特开平7-130598)中，如果不通过离子注入使半导体无定型硅变为绝缘涂层，则当要被构图的对象是金属涂层时，该绝缘涂层不能为布线层之间提供良好的绝缘；相应地，为了提高无定型硅的绝缘能力需要高密度的离子掺杂。因此，由于离子注入对基片的破坏所造成的半导体器件缺陷以及离子注入时间的增加会造成生产率的下降，结果增加了生产成本。
在把铯离子注入作为防反射涂层的氧化硅的方法(公开于日本专利特开平5-217884)中，除此方法之外，在一半导体生产工艺中，铯不能用于其他目的；因此，需要在离子注入装置中额外提供铯源，从而增加了半导体器件的成本。
发明内容
本发明第一个目的是提供一种能够防止由于光反射引起抗蚀图案的任何破损从而实现精细图案的半导体器件生产方法，以解决上述传统问题。
本发明第二个目的是提供一种能够减小半导体器件的芯片面积从而降低生产成本的半导体器件制造方法。
本发明的第三个目的是提供一种避免因增加离子注入时间和由于离子注入对基片的损坏所造成的半导体器件中缺陷的增加而使产品率降低的半导体器件生产方法。
另外，本发明的第四个目的是提供一种不必需在离子注入装置中设置额外的铯源的半导体器件生产方法，这与传统的在作为防反射涂层的SiO2中注入铯离子的方法不同。
根据本发明的一个方面，一种半导体器件生产方法，其中包括如下步骤：
把至少掺杂有硼或磷的绝缘涂层淀积在基片上，
在该绝缘涂层上施加光刻胶，以及
把该光刻胶在短波长光下曝光。
在该最佳结构中，该半导体器件生产方法还包括在淀积掺杂有硼或磷的绝缘涂层的步骤之前，在基片上淀积铝或其合金的步骤。
在另一个最佳结构中，至少掺杂有硼或磷的绝缘涂层是通过至少把硼或磷添加到氧化硅中形成。
在另一个最佳结构中，该半导体器件生产方法还包括在淀积至少掺杂有硼或磷的绝缘涂层的步骤之前，在基片上淀积铝或其合金的步骤，其中，
该至少掺杂有硼或磷的绝缘涂层是通过至少把硼或磷的添加到氧化硅上形成。
在另一个最佳结构中，该至少掺杂有硼或磷的绝缘涂层中具有0.1wt％(重量百分比)或更多的硼和/或磷。
在另一个最佳结构中，该绝缘涂层是通过把浓度为0.1wt％或更多的硼或磷掺杂到氧化硅中形成的。
在另一优选结构中，用于对光刻胶曝光的短波长光具有200nm或更短的波长。
另外，该绝缘涂层是通过至少把浓度为0.1wt％或更多的硼或磷添加到氧化硅中形成的，并且用于对光刻胶曝光的短波长光具有200nm或更短的波长。
根据本发明的另一个方面，一种半导体器件生产方法，其中包括：
在基片上淀积第一绝缘涂层，
在第一绝缘涂层上形成布线槽，
在该布线槽中淀积铝或其合金，
把淀积在除布线槽以外的其他部分的铝或其合金除去，
把至少掺杂有硼或磷的第二绝缘涂层淀积到基片上，
在第二绝缘涂层上淀积第三绝缘涂层，
在第三绝缘涂层上施加光刻胶，以及
把该光刻胶在短波长光下曝光。
在该最佳结构中，该掺杂有硼或磷的绝缘涂层是通过至少把硼或磷添加到氧化硅中形成的。
在另一个最佳结构中，该至少掺杂有硼或磷的绝缘涂层中具有0.1wt％(重量百分比)或更多的硼和/或磷。
在另一个最佳结构中，该绝缘涂层是通过把浓度为0.1wt％或更多的硼或磷掺杂到氧化硅中形成的。
在另一优选结构中，用于对光刻胶曝光的短波长光具有200nm或更短的波长。
另外，该绝缘涂层是通过至少把浓度为0.1wt％或更多的硼或磷添加到氧化硅中形成的，并且用于对光刻胶曝光的短波长光具有200nm或更短的波长。
附图说明
在下文的说明中本发明的其他目的、特点和优点将变得更加清楚。
在下文和本发明的最佳实施例的附图的具体描述中本发明将更易于理解，但是，这些不是对本发明的限制而只是用于解释和帮助理解。
在附图中：
图1A示出根据本发明的半导体器件生产方法的第一实施例的主要生产工艺的第一工艺过程的截面图；
图1B示出根据本发明的半导体器件生产方法的第一实施例的主要生产工艺的第二工艺过程的截面图；
图1C示出根据本发明的半导体器件生产方法的第一实施例的主要生产工艺的第三工艺过程的截面图；
图1D示出根据本发明的半导体器件生产方法的第一实施例的主要生产工艺的第四工艺过程的截面图；
图2A示出根据本发明的半导体器件生产方法的第二实施例的主要生产工艺的第一工艺过程的截面图；
图2B示出根据本发明的半导体器件生产方法的第二实施例的主要生产工艺的第二工艺过程的截面图；
图2C示出根据本发明的半导体器件生产方法的第二实施例的主要生产工艺的第三工艺过程的截面图；
图2D示出根据本发明的半导体器件生产方法的第二实施例的主要生产工艺的第四工艺过程的截面图；
图2E示出根据本发明的半导体器件生产方法的第二实施例的主要生产工艺的第五工艺过程的截面图；
图2F示出根据本发明的半导体器件生产方法的第二实施例的主要生产工艺的第六工艺过程的截面图；
图3示出根据图2所示的半导体器件生产方法形成的半导体器件的截面图。
具体实施方式
下面将参照附图说明本发明的最佳实施例。在下文中所提供的具体数据是为了有助于对本发明彻底了解。但是，显然对于本领域的技术人员还可以在脱离这些细节的情况下实现本发明。在其他例子中，对众所周知的结构没有具体描述以免有碍于对本发明的理解。
近年来，为了形成精细的图案，现已采用193nm波长的光(ArF激光)进行曝光，有的还有采用波长为148nm(氟激光)的短波长光进行曝光。对于这种短波长的曝光用光，可以用在可见光范围内具有高透明度的氧化硅涂层作为防反射涂层，这与传统防反射涂层的不同；但是，仅有氧化硅的话其透明度仍然较大，需要增加氧化硅涂层的厚度。因此，这不适于生产半导体器件。
最新发明表明，如果在氧化硅中添加0.1wt％或更多的硼，或添加0.1wt％或更多的磷，则即使当该涂层的厚度为100埃时，该氧化硅涂层的透明度为10％或更低；因此，不会在光刻工艺中产生任何光刻胶图案破损的现象。特别地，即使在对通过镶嵌方法形成的铝布线层上的绝缘涂层构图时，在铝布线层上发生反射，也可以在按上述方式形成的氧化硅涂层上形成所要的精细图案而不会使抗蚀图案发生破损。
图1A-1D为在本发明的半导体器件制造方法的主要生产工艺过程中的半导体器件的截面图。在本实施例中，针对把本发明的生产方法用于硅集成电路的布线工艺的情况进行描述。
图1A示出根据本发明标准集成电路生产方法，已淀积上氧化硅涂层的半导体器件的截面图。在图1A，附图标记11为硅(Si)基片，附图标记12为SiO2涂层(氧化硅涂层)。
如图1B所示，在此时淀积上硼掺杂的氧化硅层13。该硼掺杂氧化硅层13是利用SiO2、O2和P2H5，在400-500℃的基片温度下，通过常压CVD(化学气相淀积)方法形成的。在硼掺杂氧化硅层中硼的浓度定为3wt％。
在此时，在淀积光刻胶15后，通过利用ArF激光作为曝光用光14把每块图案复制到该光刻胶15上，如图1C所示。
ArF激光几乎都被第二硼掺杂氧化硅层13所吸收，其反射光为5％或更少。在光刻胶15上的每块图案都不会被反射光破坏，从而可以获得所要的图案。曝光量定为10-100mJ/cm2，曝光时间定为100毫秒。
对氧化硅层12构图并通过干法蚀刻除去该抗蚀层，这样可以获得如图1D所示的绝缘图案。
在此，硼掺杂的氧化硅层13本身可以用作绝缘涂层，不必除去，这样可以减少生产成本。
下面，参照附图说明本发明的半导体器件生产方法的第二实施例。
图2A-2F示出在本发明的半导体器件生产方法的主要工艺过程中的半导体器件的截面图。本实施例示出本发明用于硅集成电路电路中的镶嵌布线的制造工艺的情况。
图2A示出已经预先形成铝镶嵌布线的基片的截面图。在图2A中，附图标记21为硅基片，附图标记22为第一SiO2层(氧化硅层)，附图标记31为淀积在形成于第一SiO2层22上的布线槽中的第一铝。在镶嵌布线中，淀积于除了第一SiO2层22(即绝缘涂层)的布线槽中以外的其他部位上的铝被除去，而高反射性的铝布线暴露于第一SiO2层22中。
如图2B所示，在常压CVD方法中，所淀积的第一硼掺杂SiO2层23的厚度为100埃。硼掺杂SiO2层23的形成条件与上述第一实施例相同。
如图2C所示，通过等离子化学气相淀积方法所淀积的第二SiO2层32的厚度为1.5μm。
然后，如图2D所示，在施加光刻胶25之后，如果采用ArF激光器作为光源进行光刻，则可以获得所要的图案而不会因来自较低的第一铝层31的反射光而造成任何破损。根据该抗蚀图案，通过如图2E所示的干法蚀刻工艺在第二SiO2层上形成凹槽。
另外，在第二铝33淀积后，通过如图2F所示的化学/机械抛光方法形成镶嵌布线。
图3示出通过图2所示的半导体器件生产方法形成的半导体器件的截面图。
在图3中，附图标记21为硅基片，附图标记22为第一SiO2层(氧化硅层)，附图标记23为第一硼掺杂SiO2层，附图标记32为第二SiO2层。附图标记101为第一铝镶嵌布线，附图标记102为一透孔，附图标记103为第二铝镶嵌布线。附图标记104为第二硼掺杂SiO2层。该结构能够实现具有精细多层铝镶嵌布线的半导体器件。
在上述第一和第二实施例的半导体器件生产方法中，描述了以硼掺杂SiO2层为防反射层的情况。但是，也可以用通过SiH4、O2和PH3，在400-500℃的基片温度下，通过常压CVD方法形成磷掺杂SiO2作为防反射层。另外，也可以利用掺杂有硼和磷的SiO2层。在任何层中，只要硼和/或磷的浓度分别固定为0.1wt％或更多，它就可以用作防反射涂层。
该SiO2层已被用作生产半导体器件，并且已有这样的半导体生产设备，因此可以降低成本。
上面描述了采用ArF激光的情况，但是采用148nm波长的F2激光也可以获得相同的效果。
如上文所述，根据本发明，用至少包含硼和磷之一的SiO2层作为防反射涂层，以吸收曝光用光，从而防止来自下层的反射光，防止抗蚀图案发生破损，以保证精细图案的形成。特别地，它可防止由于在对通过镶嵌方法形成的铝布线上的层间绝缘层构图时从铝布线反射的光所造成的破损，从而实现精细构图。
根据本发明可以减小大规模集成电路的芯片面积，从而减小LSI的生产成本。
另外，本发明不需要在用无定形硅作防反射涂层的传统方法中所采用离子注入方法；因此，本发明不会因为离子注入到基片而引起半导体器件的缺陷密度的增加且不会增加离子注入的时间，从而不会降低生产率。
另外，本发明不必在离子注入装置中设置额外的铯源，这与把铯离子注入作为防反射涂层的SiO2层的传统方法不同。
尽管，在上文中已针对实施例对本发明进行说明，但是应当知道对于专业人士来说还可以作出各种其他改变、省略和添加而不脱离本发明的精神和范围，因此，本发明不限于上述实施例，而是包括在权利要求书的及其等价表述所包括的范围内的所有可能实施例。

Claims (10)

1.一种半导体器件生产方法，包括如下步骤：
把掺杂有硼或磷的一种绝缘涂层淀积在基片上；
在所述绝缘涂层上施加光刻胶；
把所述光刻胶在短波长光下曝光；
所述掺杂有硼或磷一种的绝缘涂层中具有0.1wt％或更多的硼或磷。
2.根据权利要求1所述的半导体器件生产方法，其特征在于，
所述绝缘涂层是通过把浓度为0.1wt％或更多的硼或磷掺杂到氧化硅中形成的。
3、根据权利要求1所述的半导体器件生产方法，其特征在于，
用于对光刻胶曝光的短波长光具有200nm或更短的波长。
4、根据权利要求1所述的半导体器件生产方法，其特征在于，
所述绝缘涂层是通过把浓度为0.1wt％或更多的硼或磷添加到氧化硅中形成的，以及
用于对光刻胶曝光的短波长光具有200nm或更短的波长。
5、一种半导体器件生产方法，包括步骤：
在基片上淀积第一绝缘涂层；
在第一绝缘涂层上形成布线槽；
在所述布线槽中淀积铝或其合金；
把淀积在除布线槽以外的其他部分的铝或其合金除去；
把掺杂有硼或磷的第二绝缘涂层淀积到基片上；
在第二绝缘涂层上淀积第三绝缘涂层；
在第三绝缘涂层上施加光刻胶；
把所述光刻胶在短波长光下曝光。
6、根据权利要求5所述的半导体器件生产方法，其特征在于，
该掺杂有硼或磷的绝缘涂层是通过把硼或磷添加到氧化硅中形成的。
7、根据权利要求5所述的半导体器件生产方法，其特征在于，
所述掺杂有硼或磷的绝缘涂层中具有0.1wt％或更多的硼和/或磷。
8、根据权利要求5所述的半导体器件生产方法，其特征在于，
所述绝缘涂层是通过把浓度为0.1wt％或更多的硼或磷掺杂到氧化硅中形成的。
9、根据权利要求5所述的半导体器件生产方法，其特征在于，
用于对光刻胶曝光的短波长光具有200nm或更短的波长。
10、根据权利要求5所述的半导体器件生产方法，其特征在于，
所述绝缘涂层是通过把浓度为0.1wt％或更多的硼或磷掺杂到氧化硅中形成的，以及
用于对光刻胶曝光的短波长光具有200nm或更短的波长。
CN98125105A 1997-11-21 1998-11-20 半导体器件生产方法 Expired - Fee Related CN1110066C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9337838A JPH11162829A (ja) 1997-11-21 1997-11-21 半導体装置の製造方法
JP337838/1997 1997-11-21
JP337838/97 1997-11-21

Publications (2)

Publication Number Publication Date
CN1218275A CN1218275A (zh) 1999-06-02
CN1110066C true CN1110066C (zh) 2003-05-28

Family

ID=18312457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98125105A Expired - Fee Related CN1110066C (zh) 1997-11-21 1998-11-20 半导体器件生产方法

Country Status (3)

Country Link
US (1) US6143671A (zh)
JP (1) JPH11162829A (zh)
CN (1) CN1110066C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
KR100380277B1 (ko) * 2000-08-22 2003-04-16 주식회사 하이닉스반도체 미세패턴 형성방법
CN100460942C (zh) * 2004-06-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 硅上液晶器件及其制造方法
CN100442108C (zh) 2004-09-15 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于硅上液晶器件的铝化学机械抛光回蚀

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57107053A (en) * 1980-12-25 1982-07-03 Fujitsu Ltd Manufacture of semiconductor device
JPH04144230A (ja) * 1990-10-05 1992-05-18 Nippon Steel Corp 半導体装置及びその製造方法
JPH05217884A (ja) * 1992-01-29 1993-08-27 Nec Corp パターン形成方法
JP3271185B2 (ja) * 1993-10-29 2002-04-02 ソニー株式会社 反射防止膜の製造方法
FR2734264B1 (fr) * 1995-05-19 1997-08-01 Lafon Labor Utilisation de derives d'alpha-aminomethyl-3,4-dichlorobenzyl-thioacetamide pour la fabrication d'un medicament inhibant la recapture de la dopamine et nouveaux composes pour cette utilisation
JPH09251943A (ja) * 1996-03-15 1997-09-22 Toshiba Corp レジストパターン形成方法および半導体装置

Also Published As

Publication number Publication date
US6143671A (en) 2000-11-07
JPH11162829A (ja) 1999-06-18
CN1218275A (zh) 1999-06-02

Similar Documents

Publication Publication Date Title
CN1139971C (zh) 具有多层布线的半导体器件的制造方法
CN1296968C (zh) 半导体装置的制造方法
CN1831643A (zh) 改善双镶嵌蚀刻轮廓的方法
CN1681080A (zh) 利用超临界流体制造微电子器件的方法
CN1430274A (zh) 用于隔离多孔低k介电薄膜的结构和方法
CN1490867A (zh) 半导体器件及其制造方法
CN1245350A (zh) 半导体器件及制造该半导体器件的方法
JP2000068267A (ja) 半導体デバイス、半導体基板上にパタ―ン化された導電性層を作成する方法、半導体製造におけるウェハ―基板の処理方法及び処理された製品
CN1828845A (zh) 镶嵌结构与其形成方法
CN1677642A (zh) 半导体器件的制造方法
CN1722387A (zh) 半导体器件及其制造方法
CN1926669A (zh) 半导体装置的制造方法
CN1210361A (zh) 半导体装置及其制造方法
CN1110066C (zh) 半导体器件生产方法
CN1469452A (zh) 在金属间介电层构成图形的方法
CN1258097A (zh) 形成双镶嵌布线的方法
CN1374699A (zh) 半导体器件及其制造方法
CN1238892C (zh) 双重镶嵌结构的制造方法
CN1080929C (zh) 形成半导体器件精细图形的方法
CN1495879A (zh) 微电子器件的双镶嵌互连的制造方法
CN1469453A (zh) 电子器件及其制造方法
CN1661799A (zh) 半导体器件
CN1959529A (zh) 形成蚀刻掩模的方法
CN1208832C (zh) 半导体器件及其制造方法
CN1742231A (zh) 由旋涂上的陶瓷薄膜组成的构图层

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee