CN1238892C - 双重镶嵌结构的制造方法 - Google Patents

双重镶嵌结构的制造方法 Download PDF

Info

Publication number
CN1238892C
CN1238892C CNB021401489A CN02140148A CN1238892C CN 1238892 C CN1238892 C CN 1238892C CN B021401489 A CNB021401489 A CN B021401489A CN 02140148 A CN02140148 A CN 02140148A CN 1238892 C CN1238892 C CN 1238892C
Authority
CN
China
Prior art keywords
dielectric layer
layer
opening
coating
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021401489A
Other languages
English (en)
Other versions
CN1420540A (zh
Inventor
黄义雄
黄俊仁
洪圭钧
严永松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1420540A publication Critical patent/CN1420540A/zh
Application granted granted Critical
Publication of CN1238892C publication Critical patent/CN1238892C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种双重镶嵌结构的制造方法，此方法的步骤如下：首先，在已形成导线的衬底上依序形成一第一介电层、一第二介电层与一底层防反射涂层与一旋涂式介电层。然后，定义旋涂式介电层、底层防反射涂层与第二介电层，以于第二介电层中形成一孔洞，于该旋涂式介电层与该底层防反射涂层中形成一第一沟槽。以旋涂式介电层与底层防反射涂层为掩膜，去除孔洞所暴露的第一介电层，以形成暴露衬底的一通孔开口，同时去除第一沟槽所暴露的第二介电层，以形成暴露第一介电层的一第二沟槽。之后，去除旋涂式介电层与该底层防反射涂层，以及依序于第二沟槽与通孔开口内形成一共形的阻挡层以及一导体层，且导体层填满第二沟槽与通孔开口。

Description

双重镶嵌结构的制造方法
                        技术领域
本发明涉及一种半导体元件多重内连线(Multi-Level Interconnects)的制造方法，且特别涉及一种双重镶嵌结构(Dual Damascene)的制造方法。
                        背景技术
在半导体工艺中，各个元件的连结主要是靠导线。而导线与集成电路元件的连结部分一般称为接触孔(Contact)，导线和导线间的连结部分则称为通孔(Via)。导线本身的阻值以及导线间的寄生电容大小是影响元件速度的决定性关键之一。因此，在半导体工艺进入深亚微米领域后，常利用铜取代铝制作内连线，并配合使用低介电常数(Low K)材料的金属间介电层(Inter-Metal Dielectrics)，以有效降低电阻电容弛豫效应(RC Delay)并提高抵抗电致迁移(Electromigration)的能力。这是由于铜的电致迁移阻抗值为铝的30至100倍，通孔阻抗值降低10至20倍，且电阻值降低30％。再者，因为蚀刻铜是非常不容易的，所以一般利用镶嵌工艺取代传统的导线直接定义方式制作铜金属内连线。
一般现有的双重镶嵌工艺包括通孔自对准双重镶嵌(Self-Aligned DualDamascene，SADD)、导线沟槽先定义双重镶嵌(Trench First Dual Damascene，TFDD)、通孔先定义双重镶嵌(Via First Dual Damascene，VFDD)等方式。
不论何种方式，在随着元件集成度增加的趋势，线宽紧缩至0.13微米或更低时，在维持元件的效能而不改变介电层厚度的情况下，会使光致抗蚀剂图案的长径比(Aspect Ratio)变得很高。长径比高的光致抗蚀剂图案则会限制光致抗蚀剂的解析度以及蚀刻工艺。
而且，对于通孔先定义双重镶嵌工艺而言，需要在通孔开口中形成一沟填材料层以防止光致抗蚀剂残留于通孔开口中，但是在线宽紧缩至更小时，填沟物质即难以填入长径比(Aspect Ratio)大于5的开口。而且，在去除沟填材料后，也会有部分沟填材料残留在通孔开口与沟槽的转角(Corner)并形成包围通孔开口的一栅状(Fence)结构，而造成金属连线间不当的桥接，甚至造成元件失效。
此外，想要成功地连续蚀刻两层很厚的介电层实非易事，且光致抗蚀剂层的厚度需要有相当的厚度才能完整定义出通孔开口，因而会有使制造成本增加的可能。而较厚的光致抗蚀剂层也会产生光刻蚀刻工艺品质变差以及剥落或掉落的问题。
因此，通常在欲形成双重镶嵌结构的介电层上形成一层氧化硅层作为掩膜以减低光致抗蚀剂层的厚度。但是，氧化硅层具有较高的反射率会导致临界尺寸(Critical Dimension，CD)值超出范围。因此，必须使用一层底层防反射涂层(Bottom Anti-Reflectivity Coating，BARC)降低氧化硅层的反射率。而且使用厚度越厚的底层防反射涂层可越有效地降低氧化硅层的反射率。由于底层防反射涂层在开口密集区与疏松区的厚度会产生落差，而底层防反射涂层的厚度越大，此落差会越大，进而增加显影后检测以及蚀刻后检测(After Etching Inspection，AEI)的偏差，同时也会增强图案密集区与疏松区之间的承载效应(Loading Effect)，而使蚀刻效能变差，影响光致抗蚀剂图案的解析度与聚焦深度。
                        发明内容
因此，本发明的一目的为提供一种双重镶嵌结构的制造方法，于介电层上依序形成一底层防反射涂层上与一层旋涂式介电层作为蚀刻掩膜，以定义出良好的双重镶嵌结构。
本发明的另一目的为提供一种双重镶嵌结构的制造方法，不需要在通孔开口中形成一沟填材料层，可以维持可接受的电阻电容弛豫(RC Delay)性能。
本发明的再一目的为提供一种双重镶嵌结构的制造方法，可以增加临界尺寸的一致性，且光致抗蚀剂层的厚度不需要太厚，可增加光致抗蚀剂图案的解析度以及增加工艺预度。
根据上述目的，本发明提供一种双重镶嵌结构的制造方法，此方法的步骤如下：首先，在已形成导线的衬底上依序形成一第一介电层、一第二介电层与一底层防反射涂层与一旋涂式介电层。然后，定义旋涂式介电层、底层防反射涂层与第二介电层，以于第二介电层中形成一孔洞，于该旋涂式介电层与该底层防反射涂层中形成一第一沟槽。以旋涂式介电层与底层防反射涂层为掩膜，去除孔洞所暴露的第一介电层，以形成暴露衬底的一通孔开口，同时去除第一沟槽所暴露的第二介电层，以形成暴露第一介电层的一第二沟槽。之后，去除旋涂式介电层与该底层防反射涂层，以及依序于第二沟槽与通孔开口内形成一共形的阻挡层以及一导体层，且导体层填满第二沟槽与通孔开口。
根据本发明的目的，提供一种双重镶嵌结构的制造方法，该方法包括依序进行下面步骤：(a)提供一衬底，该衬底具有一导线；(b)于该衬底上依序形成一第一介电层、一第二介电层、一底层防反射涂层与一旋涂式介电层；(c)图案化该旋涂式介电层，以形成暴露出部分该底层防反射涂层表面的一第一开口；(d)于该图案化的旋涂式介电层上形成一光致抗蚀剂层，该光致抗蚀剂层具有一第二开口，暴露出该旋涂式介电层的部分顶面与该第一开口；(e)以该光致抗蚀剂层为掩膜，移除该第一开口与该第二开口所暴露的膜层，直到该第一开口暴露出该导线，该第二开口暴露出该第一介电层顶面，并且分别于该第一介电层中形成一通孔开口，以及于该第二介电层中形成一沟槽；以及(f)依序于该沟槽与该通孔开口内形成一共形的阻挡层以及一导体层，该导体层填满该沟槽与该通孔开口。
根据本发明的目的，提供一种双重镶嵌结构的制造方法，该方法包括依序进行下面步骤：(a)提供一衬底，该衬底具有一导线；(b)于该衬底上依序形成一第一介电层、一第二介电层、一底层防反射涂层与一旋涂式介电层；(c)图案化该旋涂式介电层，以形成暴露出部分该底层防反射涂层顶面的一第一开口；(d)于该图案化的旋涂式介电层上形成一光致抗蚀剂层，该光致抗蚀剂层具有一第二开口，暴露出该第一开口中的该底层防反射涂层的部分顶面；(e)以该光致抗蚀剂层为掩膜，移除该第二开口所暴露的膜层，直到暴露出该第二介电层顶面，并且于该底层防反射涂层中形成一第三开口；(f)移除该光致抗蚀剂层；(g)移除该第三开口与该第一开口所暴露的膜层，直到该第三开口暴露出该导线，该第一开口暴露出该第一介电层顶面，并且分别于该第一介电层中形成一通孔开口，以及于该第二介电层中形成一沟槽；以及(h)依序于该沟槽与该通孔开口内形成一共形的阻挡层以及一导体层，该导体层填满该沟槽与该通孔开口。
本发明利用在介电层上依序形成一底层防反射涂层上与一层旋涂式介电层。其中，旋涂式介电层可作为蚀刻掩膜，而底层防反射涂层不但可作为防反射涂层以控制临界尺寸的一致性还可作为有效的蚀刻掩膜。因此，可以容易地定义出线宽小于0.1微米以及长径比大的通孔开口或沟槽。
而且，底层防反射涂层不会与光致抗蚀剂层混杂(Intermixed)，可直接先蚀刻旋涂式介电层。虽然底层防反射涂层形成于旋涂式介电层的下方，当底层防反射涂层具有相当的厚度时，即可有效地降低反射，抑制临界尺寸的变动。
此外，不需要在通孔开口中形成一沟填材料层，即可维持可接受的电阻电容弛豫(RC Delay)特性，且光致抗蚀剂层的厚度不需要太厚，可增加光致抗蚀剂图案的解析度以及聚焦深度。
                        附图说明
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：
图1A至图1H为公开本发明第一实施例的一种双重镶嵌结构的制造流程剖面图；以及
图2A至图2H为公开本发明第二实施例的一种双重镶嵌结构的制造流程剖面图。
附图中的附图标记说明如下：
100、200：衬底      102、202：导线
104、204：保护层    108、208：蚀刻终止层
106、110、206、210：介电层       112、212：顶盖层
114、214：底层防反射涂层         116、216：旋涂式介电层
118、122、218、222：光致抗蚀剂层
120、120a、120b、120c、120d、124、124a、124b、220、220a、220b、220c、224a、224b、224c：开口
126、226：阻挡层                 128、228：导体层
                       具体实施方式
第一实施例
本发明第一实施例的一种双重镶嵌结构的制造方法的示意图分别以图1A至图1H来说明。
请参照图1A，提供一衬底100(为简化起见，衬底100内的元件并未示出)。此衬底100具有一导线102。然后，在衬底100上依序形成保护层104、介电层106、蚀刻终止层108、介电层110、顶盖层112、底层防反射涂层114以及旋涂式介电层116。
其中，保护层104、蚀刻终止层108与顶盖层112的材料例如是氮化硅，形成方法例如是化学气相沉积法(Chemical Vapor Deposition，CVD)。
介电层106与介电层110的材料例如是低介电常数材料包括含氟硅酸盐玻璃(Fluorinated Silicate Glass，FSG)、未掺杂硅酸盐玻璃(Undoped SilicateG1ass，USG)、聚亚芳香基醚((Poly(Arylene Ether)，SiLK)、氟化聚亚芳香基醚(Fluonirated Poly(Arylene Ether)，FLARE)与氢化硅倍半氧化物(Hydrogen Silsesquioxane，HSQ)等。形成介电层206与介电层210的方法例如是旋转涂覆法或化学气相沉积法。
底层防反射涂层114的材料例如是有机底层防反射涂膜材料包括聚酰亚胺(Polyimide)。形成底层防反射涂层114的方法例如是旋转涂覆法。底层防反射涂层114的厚度至少为1300埃以上。当然，也可以利用不含感光剂且具有防反射涂膜功能的光致抗蚀剂材料取代底层防反射涂层，例如是I-Line光致抗蚀剂。
旋涂式介电层116的材料例如是旋涂式玻璃(Spin On Glass，SOG)或含硅高分子(硅含量为15％至40％左右)。形成旋涂式介电层116的方法例如是旋转涂覆法。旋涂式介电层116的厚度为700埃至1600埃左右。
然后，于旋涂式介电层116上形成一层光致抗蚀剂层118。此光致抗蚀剂层118的材料可为正光致抗蚀剂或负光致抗蚀剂，厚度为1000埃至2500埃左右。之后，构图此光致抗蚀剂层118，以形成一开口120，用以定义通孔开口的位置。构图光致抗蚀剂层118的方法例如是光刻蚀刻技术。
接着请参照图1B，以光致抗蚀剂层118为掩膜，去除开口120所暴露的部分旋涂式介电层116以形成至少暴露底层防反射涂层114表面的一开口120a。然后去除光致抗蚀剂层118，以暴露旋涂式介电层116的表面。去除部分旋涂式介电层116的方法例如是干法蚀刻法包括反应离子蚀刻法。
接着请参照图1C，于旋涂式介电层116上形成另一层光致抗蚀剂层122。此光致抗蚀剂层122的材料可为正光致抗蚀剂或负光致抗蚀剂，厚度为1000埃至2500埃左右。之后，构图此光致抗蚀剂层122，以形成至少暴露底层防反射涂层114表面的一开口124，用以定义沟槽的位置。构图光致抗蚀剂层122的方法例如是光刻蚀刻技术。
接着请参照图lD，以光致抗蚀剂层122为掩膜，去除开口120a所暴露的底层防反射涂层114与顶盖层112以形成暴露出部分介电层110表面的开口120b。同时，也使开口124所暴露的部分旋涂式介电层116厚度变薄。去除底层防反射涂层114以及顶盖层112的方法例如是干法蚀刻法包括反应离子蚀刻法。
接着请参照图1E，以光致抗蚀剂层122为掩膜，利用顶盖112与蚀刻终止层108为蚀刻终点，去除开口120b所暴露的介电层110以形成暴露出部分蚀刻终止层108表面的开口120c，以及去除开口124所暴露的部分旋涂式介电层116与底层防反射涂层114以形成暴露出部分顶盖层112表面的开口124c。去除部分旋涂式介电层116、底层防反射涂层114与介电层110的方法例如是干法蚀刻法包括反应离子蚀刻法。
接着请参照图1F，以光致抗蚀剂层122为掩膜，去除顶盖层112与蚀刻终止层108以暴露出部分介电层110的表面与部分介电层106的表面。之后，去除光致抗蚀剂层122。
然后以旋涂式介电层116与底层防反射涂膜114为掩膜，利用蚀刻终止层108与保护层104为蚀刻终点，去除开口120c所暴露的部分介电层106以形成暴露保护层104的开口120d，以及去除开口124a所暴露的部分介电层110以形成暴露蚀刻终止层108的开口124b。其中，开口120d作为通孔开口，开口124b作为沟槽。去除介电层110与介电层106的方法例如是干法蚀刻法包括反应离子蚀刻法。在去除介电层110与介电层106时，也会去除旋涂式介电层116。
接着，请参照图1G，以底层防反射涂层114为掩膜，去除开口120d所暴露的保护层104，以及开口124b所暴露的蚀刻终止层108。之后去除底层防反射涂层114。
然后，在衬底100上先形成一层阻挡层126，此阻挡层126共形于开口120d与开口124b的表面并覆盖于顶盖层112之上。阻挡层126的材料例如是氮化钽(TaN)、氮化钛或者钛硅氮化物。接着，形成一导体层128于阻挡层126上，并填满开口120d与开口124b。形成导体层128的方法例如是物理气相沉积法(Physical Vapor Deposition，PVD)、化学气相沉积法或溅射法。此导体层128例如是铜金属。
接着，请参照图1H，进行化学机械研磨工艺，去除开口120d与开口124b以外的部分金属层128与阻挡层126的化学机械研磨工艺，以去除阻挡层126，并暴露出顶盖层112的表面，而形成双重镶嵌结构。
第二实施例
本发明第二实施例的一种双重镶嵌结构的制造方法的示意图分别以图2A至图2H来说明。
请参照图2A，提供一衬底200(为简化起见，衬底200内的元件并未示出)。此衬底200内具有一导线202。然后，在衬底200上依序形成保护层204、介电层206、蚀刻终止层208、介电层210、顶盖层212、底层防反射涂层214以及旋涂式介电层216。
其中，保护层204、蚀刻终止层208与顶盖层212的材料例如是氮化硅，形成方法例如是化学气相沉积法(Chemical Vapor Deposition，CVD)。
介电层206与介电层210的材料例如是低介电常数材料包括含氟硅酸盐玻璃、未掺杂硅酸盐玻璃、聚亚芳香基醚、氟化聚亚芳香基醚与氢化硅倍半氧化物等。形成介电层206与介电层210的方法例如是旋转涂覆法或化学气相沉积法。
底层防反射涂层214的材料例如是有机底层防反射涂膜材料包括聚酰亚胺。形成底层防反射涂层214的方法例如是旋转涂覆法。底层防反射涂层214的厚度至少为1300埃以上。当然，也可以利用不含感光剂且具有防反射涂膜功能的光致抗蚀剂材料取代底层防反射涂层，例如是I-光线(I-Line)光致抗蚀剂。
旋涂式介电层216的材料例如是旋涂式玻璃或含硅高分子，其中含硅高分子的硅含量为15％至40％左右。形成旋涂式介电层216的方法例如是旋转涂覆法。旋涂式介电层216的厚度为700埃至1600埃左右。
然后，于旋涂式介电层216上形成一层光致抗蚀剂层218。此光致抗蚀剂层218的材料可为正光致抗蚀剂或负光致抗蚀剂，厚度为1000埃至2500埃左右。之后，构图此光致抗蚀剂层218，以形成一开口220，用以定义沟槽的位置。构图光致抗蚀剂层218的方法例如是光刻蚀刻技术。
接着请参照图2B，以光致抗蚀剂层218为掩膜，去除开口220所暴露的部分旋涂式介电层216以形成至少暴露底层防反射涂层214表面的一开口220a。然后去除光致抗蚀剂层218，以暴露旋涂式介电层216的表面。去除部分旋涂式介电层216的方法例如是干法蚀刻法包括反应离子蚀刻法。
接着请参照图2C，于整个衬底200上形成另一层光致抗蚀剂层222。此光致抗蚀剂层222的材料可为正光致抗蚀剂或负光致抗蚀剂，厚度为1000埃至2500埃左右。之后，构图此光致抗蚀剂层222，以形成至少暴露底层防反射涂层214表面的一开口224，用以定义通孔开口的位置。构图光致抗蚀剂层222的方法例如是光刻蚀刻技术。
接着请参照图2D，以光致抗蚀剂层222为掩膜，去除开口224所暴露的底层防反射涂层214以及顶盖层212以形成暴露出部分介电层210表面的开口224a。去除部分底层防反射涂层214以及顶盖层212的方法例如是干法蚀刻法包括反应离子蚀刻法。
接着请参照图2E，去除光致抗蚀剂层222后，利用旋涂式介电层216与底层防反射涂层214为掩膜，以顶盖层212与蚀刻终止层208为蚀刻终点，去除开口224a所暴露的介电层210以形成暴露蚀刻终止层208表面的开口224b，以及去除开口220a所暴露的底层防反射涂层214以形成暴露顶盖层212表面的开口220b。去除部分底层防反射涂层214与介电层210的方法例如是干法蚀刻法包括反应离子蚀刻法。
接着请参照图2F，以旋涂式介电层216与底层防反射涂层214为掩膜，去除顶盖层212以暴露介电层210的表面以及去除蚀刻终止层208以暴露介电层206的表面。
然后，以旋涂式介电层216与底层防反射涂膜214为掩膜，利用蚀刻终止层208与保护层204为蚀刻终点，去除开口224b所暴露的介电层206以形成暴露保扩层204的开口224c，以及去除开口220b所暴露的介电层210以形成暴露蚀刻终止层208的开口220c。其中，开口224c作为通孔开口，开口220c作为沟槽。去除介电层210与介电层206的方法例如是干法蚀刻法。在去除介电层210与介电层206时，也会去除旋涂式介电层216。
接着请参照图2G，以底层防反射涂层114为掩膜，去除开口220c所暴露的蚀刻终止层208与开口224c所暴露的保护层204。之后去除底层防反射涂层214。
然后在衬底200上先形成一层阻挡层226，此阻挡层226共形于开口220c与开口224c的表面并覆盖于顶盖层212之上。阻挡层226的材料例如是氮化钽(TaN)、氮化钛或者钛硅氮化物。接着，形成一导体层228于阻挡层226上，并填满开口220c与开口224c。形成导体层228的方法例如是物理气相沉积法(Physical Vapor Deposition，PVD)、化学气相沉积法或溅射法。此导体层228例如是铜金属。
接着，请参照图2H，进行化学机械研磨工艺，去除开口220c与开口224c以外的部分金属层228与阻挡层226，并暴露出顶盖层212的表面，而形成双重镶嵌结构。
根据本发明的优选实施例，本发明具有下述的优点：
(1)于介电层上依序形成一底层防反射涂层上与一层旋涂式介电层。其中，旋涂式介电层作为蚀刻掩膜，底层防反射涂层不但可作为防反射涂层以控制临界尺寸的一致性还可作为有效的蚀刻掩膜。因此，可以容易地定义出线宽小于0.1微米以及高纵横尺寸比的通孔开口或沟槽。
(2)底层防反射涂层形成于旋涂式介电层的下方，当底层防反射涂层具有相当的厚度时，即可有效地降低反射，抑制临界尺寸的变动。且底层防反射涂层不会与光致抗蚀剂层混杂(Intermixed)，可先蚀刻旋涂式介电层。
(3)不需要在通孔开口中形成一沟填材料层，即可维持可接受的电阻电容弛豫(RC Delay)性能。
(4)底层防反射涂层与旋涂式介电层可作为掩膜，因此光致抗蚀剂层的厚度不需要太厚，可增加光致抗蚀剂图案的解析度以及聚焦深度，进而减少成本以及增加工艺产能。
(5)底层防反射涂层、旋涂式介电层以及光致抗蚀剂层利用旋转涂覆的方式形成，可以在同一机台上制作，可增加底层防反射涂层平坦度，而降低底层防反射涂层在图案密集区与疏松区之间的承载效应。
虽然本发明已以一优选实施例公开如上，但是其并非用以限定本发明，在不脱离本发明的精神和范围的情况下，本领域技术人员可作些许更改与润饰，因此本发明的保护范围应当以权利要求所界定的为准。

Claims (20)

1.一种双重镶嵌结构的制造方法，该方法包括依序进行下面步骤：
(a)提供一衬底，该衬底具有一导线；
(b)于该衬底上依序形成一第一介电层、一第二介电层、一底层防反射涂层与一旋涂式介电层；
(c)图案化该旋涂式介电层，以形成暴露出部分该底层防反射涂层表面的一第一开口；
(d)于该图案化的旋涂式介电层上形成一光致抗蚀剂层，该光致抗蚀剂层具有一第二开口，暴露出该旋涂式介电层的部分顶面与该第一开口；
(e)以该光致抗蚀剂层为掩膜，移除该第一开口与该第二开口所暴露的膜层，直到该第一开口暴露出该导线，该第二开口暴露出该第一介电层顶面，并且分别于该第一介电层中形成一通孔开口，以及于该第二介电层中形成一沟槽；以及
(f)依序于该沟槽与该通孔开口内形成一共形的阻挡层以及一导体层，该导体层填满该沟槽与该通孔开口。
2.如权利要求1所述的双重镶嵌结构的制造方法，其中形成于该衬底上的膜层依序为一保护层、该第一介电层、一蚀刻终止层、该第二介电层、一顶盖层、该底层防反射涂层与该旋涂式介电层，则当以该光致抗蚀剂层为掩膜，移除该第一开口与该第二开口所暴露的膜层时，则会分别于该保护层与该第一介电层中形成该通孔开口，以及于该蚀刻终止层、该第二介电层与该顶盖层中形成该沟槽。
3.如权利要求2所述的双重镶嵌结构的制造方法，其中该保护层、该蚀刻终止层与该顶盖层的材料包括氮化硅。
4.如权利要求1所述的双重镶嵌结构的制造方法，其中该底层防反射涂层的材料选自聚酰亚胺与I-光线光致抗蚀剂所组成的组的其中之一。
5.如权利要求1所述的双重镶嵌结构的制造方法，其中该旋涂式介电层的材料选自旋涂式玻璃与含硅高分子所组成的组的其中之一。
6.如权利要求5所述的双重镶嵌结构的制造方法，其中含硅高分子的硅含量为15％至40％。
7.如权利要求1所述的双重镶嵌结构的制造方法，其中该旋涂式介电层的厚度为700埃至1600埃。
8.如权利要求1所述的双重镶嵌结构的制造方法，其中形成该底层防反射涂层的方法包括旋转涂覆法。
9.如权利要求1所述的双重镶嵌结构的制造方法，其中该底层防反射涂层的厚度为大于1300埃。
10.如权利要求1所述的双重镶嵌结构的制造方法，其中该第一介电层与该第二介电层的材料选自氟硅酸盐玻璃、未掺杂硅酸盐玻璃、聚亚芳香基醚、氟化聚亚芳香基醚与氢化硅倍半氧化物所组成的组的其中之一。
11.一种双重镶嵌结构的制造方法，该方法包括依序进行下面步骤：
(a)提供一衬底，该衬底具有一导线；
(b)于该衬底上依序形成一第一介电层、一第二介电层、一底层防反射涂层与一旋涂式介电层；
(c)图案化该旋涂式介电层，以形成暴露出部分该底层防反射涂层顶面的一第一开口；
(d)于该图案化的旋涂式介电层上形成一光致抗蚀剂层，该光致抗蚀剂层具有一第二开口，暴露出该第一开口中的该底层防反射涂层的部分顶面；
(e)以该光致抗蚀剂层为掩膜，移除该第二开口所暴露的膜层，直到暴露出该第二介电层顶面，并且于该底层防反射涂层中形成一第三开口；
(f)移除该光致抗蚀剂层；
(g)移除该第三开口与该第一开口所暴露的膜层，直到该第三开口暴露出该导线，该第一开口暴露出该第一介电层顶面，并且分别于该第一介电层中形成一通孔开口，以及于该第二介电层中形成一沟槽；以及
(h)依序于该沟槽与该通孔开口内形成一共形的阻挡层以及一导体层，该导体层填满该沟槽与该通孔开口。
12.如权利要求11所述的双重镶嵌结构的制造方法，其中形成于该衬底上的膜层依序为一保护层、该第一介电层、一蚀刻终止层、该第二介电层、一顶盖层、该底层防反射涂层与该旋涂式介电层，则当移除该第三开口与该第一开口所暴露的膜层时，则会分别于该保护层与该第一介电层中形成该通孔开口，以及于该蚀刻终止层、该第二介电层与该顶盖层中形成该沟槽。
13.如权利要求12所述的双重镶嵌结构的制造方法，其中该保护层、该蚀刻终止层与该顶盖层的材料包括氮化硅。
14.如权利要求11所述的双重镶嵌结构的制造方法，其中该底层防反射涂层的材料选自聚酰亚胺与I-光线光致抗蚀剂所组成的组的其中之一。
15.如权利要求11所述的双重镶嵌结构的制造方法，其中该旋涂式介电层的材料选自旋涂式玻璃与含硅高分子所组成的组的其中之一。
16.如权利要求15所述的双重镶嵌结构的制造方法，其中含硅高分子的硅含量为15％至40％。
17.如权利要求11所述的双重镶嵌结构的制造方法，其中该旋涂式介电层的厚度为700埃至1600埃。
18.如权利要求11所述的双重镶嵌结构的制造方法，其中形成该底层防反射涂层的方法包括旋转涂覆法。
19.如权利要求11所述的双重镶嵌结构的制造方法，其中该底层防反射涂层的厚度为大于1300埃。
20.如权利要求11所述的双重镶嵌结构的制造方法，其中该第一介电层与该第二介电层的材料选自氟硅酸盐玻璃、未掺杂硅酸盐玻璃、聚亚芳香基醚、氟化聚亚芳香基醚与氢化硅倍半氧化物所组成的组的其中之一。
CNB021401489A 2001-11-20 2002-07-03 双重镶嵌结构的制造方法 Expired - Lifetime CN1238892C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/990,163 US20030096496A1 (en) 2001-11-20 2001-11-20 Method of forming dual damascene structure
US09/990,163 2001-11-20

Publications (2)

Publication Number Publication Date
CN1420540A CN1420540A (zh) 2003-05-28
CN1238892C true CN1238892C (zh) 2006-01-25

Family

ID=25535849

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021401489A Expired - Lifetime CN1238892C (zh) 2001-11-20 2002-07-03 双重镶嵌结构的制造方法

Country Status (2)

Country Link
US (1) US20030096496A1 (zh)
CN (1) CN1238892C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355675B2 (en) * 2004-12-29 2008-04-08 Asml Netherlands B.V. Method for measuring information about a substrate, and a substrate for use in a lithographic apparatus
US20090023283A1 (en) * 2007-07-17 2009-01-22 United Microelectronics Corp. Interconnection process
CN102420171A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 用于超厚顶层金属的双大马士革制造工艺
CN102446824B (zh) * 2011-09-15 2014-02-05 上海华力微电子有限公司 一种大马士革的集成方法
CN103050433A (zh) * 2011-10-17 2013-04-17 中芯国际集成电路制造(上海)有限公司 半导体的接触孔结构及其制作方法
CN103165513B (zh) * 2011-12-08 2015-04-01 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN102790010B (zh) * 2012-08-16 2014-08-27 上海华力微电子有限公司 改善可靠性的铜互连层制备方法及半导体器件
US9373543B1 (en) * 2015-10-06 2016-06-21 Globalfoundries Inc. Forming interconnect features with reduced sidewall tapering
CN111952242A (zh) * 2019-05-16 2020-11-17 芯恩（青岛）集成电路有限公司 双大马士革沟槽结构及制备方法
CN112201622A (zh) * 2020-09-30 2021-01-08 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN114361107B (zh) * 2022-03-10 2022-06-21 合肥晶合集成电路股份有限公司 互连结构及其制备方法

Also Published As

Publication number Publication date
US20030096496A1 (en) 2003-05-22
CN1420540A (zh) 2003-05-28

Similar Documents

Publication Publication Date Title
CN1191623C (zh) 以金属硬遮罩层制作双镶嵌插销的方法
TWI579998B (zh) 半導體裝置與其形成方法
CN1306590C (zh) 采用牺牲金属氧化物层形成双镶嵌金属互连的方法
CN1831643A (zh) 改善双镶嵌蚀刻轮廓的方法
CN1835206A (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
CN1828845A (zh) 镶嵌结构与其形成方法
CN1815711A (zh) 内连线结构及其形成方法
CN1343372A (zh) 自对准通道结构中的气隙电介质
CN1967799A (zh) 一种具有空气间隔的集成电路的制作方法
CN1599028A (zh) 金属－绝缘体－金属电容器及互连结构
CN1799138A (zh) 集成电路器件中的互连结构
CN1812074A (zh) 形成互连结构和半导体器件的方法
CN1967845A (zh) 半导体器件及其制造方法
TW200811996A (en) Structures and methods for low-K or ultra low-K interlayer dieletric pattern transfer
CN1238892C (zh) 双重镶嵌结构的制造方法
CN1469467A (zh) 半导体器件及其制造方法
CN1324677C (zh) 改善蚀刻中止层与金属导线间的粘着性的工艺与结构
CN1466190A (zh) 形成铜金属线的方法
CN1187823C (zh) 半导体器件及其制造方法
CN100561706C (zh) 双镶嵌结构的形成方法
CN101055421A (zh) 双镶嵌结构的形成方法
CN101051622A (zh) 形成无蚀刻停止层的双镶嵌结构的方法
CN1203540C (zh) 双重镶嵌结构的制造方法
CN1661799A (zh) 半导体器件
CN1278379C (zh) 填隙工艺

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060125

CX01 Expiry of patent term