CN111952242A - 双大马士革沟槽结构及制备方法 - Google Patents
双大马士革沟槽结构及制备方法 Download PDFInfo
- Publication number
- CN111952242A CN111952242A CN201910409917.XA CN201910409917A CN111952242A CN 111952242 A CN111952242 A CN 111952242A CN 201910409917 A CN201910409917 A CN 201910409917A CN 111952242 A CN111952242 A CN 111952242A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- trench
- groove
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 37
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 157
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 69
- 230000008569 process Effects 0.000 claims description 41
- 238000011049 filling Methods 0.000 claims description 31
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 24
- 229910052799 carbon Inorganic materials 0.000 claims description 24
- 239000003989 dielectric material Substances 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 322
- 239000007789 gas Substances 0.000 description 14
- 238000002955 isolation Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种双大马士革沟槽结构及制备方法，所述双大马士革沟槽结构的制备方法，包括如下步骤：提供一衬底；在所述衬底上依次形成通孔介电层、沟槽刻蚀停止层及沟槽介电层；在所述沟槽介电层上形成沟槽掩膜层，并对所述沟槽掩膜层进行图形化；以所述沟槽掩膜层作为刻蚀掩膜，通过刻蚀形成贯通所述沟槽介电层的沟槽，刻蚀停止于所述沟槽刻蚀停止层上。本发明通过引入所述沟槽刻蚀停止层，使双大马士革沟槽结构中的沟槽刻蚀停止于所述沟槽刻蚀停止层上，从而确保了沟槽深度及金属连线导通电阻的均匀性，提升了产品良率。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种双大马士革沟槽结构及制备方法。
背景技术
随着半导体制程的特征尺寸不断减小，集成电路中单片晶圆上的晶体管密度不断增加，而金属连线的密度也随之增加。为了解决高密度金属连线带来的电阻和寄生电容问题，采用铜互连线的双大马士革工艺已成为先进集成电路制程的主流解决方案。该工艺采用先通过刻蚀形成通孔及沟槽结构，然后填充铜金属层并进行平坦化的制程。
目前，在现有的双大马士革工艺中，形成沟槽通孔结构主要采用一体化刻蚀(allin one etch)的工艺，即沟槽和通孔的刻蚀在同一工艺腔中一次形成。然而，在现有的刻蚀工艺中，由于刻蚀负载效应(例如，晶圆中心/边缘差异、图形密度差异和线宽尺寸差异)致使刻蚀表现出不均匀性，进而导致沟槽深度的均匀性不佳。在双大马士革工艺中，沟槽深度决定了金属布线层的厚度，而金属布线层的厚度在同等线宽条件下直接影响了金属连线的截面积，因而也决定了金属连线的导通电阻。因此，沟槽深度的波动就会导致不同位置的金属连线的导通电阻出现较大差异，从而影响产品良率。
因此，有必要提出一种新的双大马士革沟槽结构及制备方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双大马士革沟槽结构及制备方法，用于解决现有技术中沟槽刻蚀均匀性不佳的问题。
为实现上述目的及其它相关目的，本发明提供了一种双大马士革沟槽结构的制备方法，包括如下步骤：
提供一衬底；
在所述衬底上依次形成通孔介电层、沟槽刻蚀停止层及沟槽介电层；
在所述沟槽介电层上形成沟槽掩膜层，并对所述沟槽掩膜层进行图形化；
以所述沟槽掩膜层作为刻蚀掩膜，通过刻蚀形成贯通所述沟槽介电层的沟槽，刻蚀停止于所述沟槽刻蚀停止层上。
作为本发明的一种优选方案，所述沟槽刻蚀停止层包括碳基介电材料层。
作为本发明的一种优选方案，形成所述碳基介电材料层的方法包括化学气相沉积或离子注入。
作为本发明的一种优选方案，在形成所述沟槽刻蚀停止层前，还包括对所述通孔介电层的表面进行湿法清洗的步骤。
作为本发明的一种优选方案，在形成所述沟槽刻蚀停止层后，还包括对所述沟槽刻蚀停止层进行高温退火的步骤。
作为本发明的一种优选方案，所述沟槽掩膜层包括依次叠置于所述沟槽介电层上的介电硬掩膜层和金属硬掩膜层。
作为本发明的一种优选方案，对所述沟槽掩膜层进行图形化的过程包括：在所述金属硬掩膜层上形成图形化的光刻胶层，以所述光刻胶层作为刻蚀掩膜，对所述金属硬掩膜层和所述介电硬掩膜层进行刻蚀，所述刻蚀贯通所述金属硬掩膜层，并停止于所述介电硬掩膜层中。
作为本发明的一种优选方案，在所述沟槽介电层上形成图形化的沟槽掩膜层后，还包括在所述沟槽掩膜层上依次形成填充层及图形化的通孔掩膜层的步骤；在刻蚀形成所述沟槽前，还包括以所述通孔掩膜层作为刻蚀掩膜，通过刻蚀在所述沟槽介电层、所述沟槽刻蚀停止层及所述通孔介电层中形成通孔，并去除所述填充层及所述通孔掩膜层的步骤。
作为本发明的一种优选方案，以所述通孔掩膜层作为刻蚀掩膜，通过刻蚀形成的通孔未贯通所述通孔介电层；在刻蚀形成所述沟槽时，同时对所述通孔进行刻蚀，直至所述通孔贯通所述通孔介电层。
作为本发明的一种优选方案，在刻蚀形成所述沟槽后，还包括在所述沟槽底部的所述沟槽刻蚀停止层上依次形成填充层及图形化的通孔掩膜层，以所述通孔掩膜层作为刻蚀掩膜，通过刻蚀形成贯通所述填充层、所述沟槽刻蚀停止层及所述通孔介电层的通孔，并去除所述填充层及所述通孔掩膜层的步骤。
本发明还提供了一种双大马士革沟槽结构，包括：
衬底；
依次形成于所述衬底上的通孔介电层、沟槽刻蚀停止层及沟槽介电层；
沟槽，形成于所述沟槽介电层中，所述沟槽的顶部开口于所述沟槽介电层的表面，所述沟槽的底部位于所述沟槽刻蚀停止层的表面；
通孔，形成于所述通孔介电层中，所述通孔的顶部贯通所述沟槽刻蚀停止层，并连通所述沟槽的底部。
作为本发明的一种优选方案，所述沟槽刻蚀停止层包括碳基介电材料层。
如上所述，本发明提供一种双大马士革沟槽结构及制备方法，通过引入所述沟槽刻蚀停止层，使双大马士革沟槽结构中的沟槽刻蚀停止于所述沟槽刻蚀停止层上，从而确保了沟槽深度及金属连线导通电阻的均匀性，提升了产品良率。
附图说明
图1显示为本发明实施例一中提供的一种双大马士革沟槽结构的制备方法的流程图。
图2显示为本发明实施例一中提供的衬底的截面示意图。
图3显示为本发明实施例一中在衬底上依次形成通孔介电层、沟槽刻蚀停止层及沟槽介电层后的截面示意图。
图4显示为本发明实施例一中在沟槽介电层上形成沟槽掩膜层后的截面示意图。
图5显示为本发明实施例一中形成填充层及图形化的通孔掩膜层的截面示意图。
图6显示为本发明实施例一中通过刻蚀形成通孔，并去除填充层及通孔掩膜层后的截面示意图。
图7显示为本发明实施例一中通过刻蚀形成贯通沟槽介电层的沟槽的截面示意图。
图8显示为本发明实施例三中通过刻蚀形成贯通沟槽介电层的沟槽的截面示意图。
图9显示为本发明实施例三中形成填充层及图形化的通孔掩膜层的截面示意图。
图10显示为本发明实施例三中通过刻蚀形成通孔，并去除填充层及通孔掩膜层后的截面示意图。
元件标号说明
101 衬底
101a 隔离介质层
102 通孔介电层
102a 通孔
103 沟槽刻蚀停止层
104 沟槽介电层
104a 沟槽
105 沟槽掩膜层
105a 介电硬掩膜层
105b 金属硬掩膜层
106 填充层
107 通孔掩膜层
107a 抗反射层
107b 光刻胶层
201 衬底
201a 隔离介质层
202 通孔介电层
202a 通孔
203 沟槽刻蚀停止层
204 沟槽介电层
204a 沟槽
205 沟槽掩膜层
205a 介电硬掩膜层
205b 金属硬掩膜层
206 填充层
207 通孔掩膜层
207a 抗反射层
207b 光刻胶层
S1～S4 步骤1)～4)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图7，本发明提供了一种双大马士革沟槽结构的制备方法，包括如下步骤：
1)提供一衬底101；
2)在所述衬底101上依次形成通孔介电层102、沟槽刻蚀停止层103及沟槽介电层104；
3)在所述沟槽介电层104上形成沟槽掩膜层105，并对所述沟槽掩膜层105进行图形化；
4)以所述沟槽掩膜层105作为刻蚀掩膜，通过刻蚀形成贯通所述沟槽介电层104的沟槽104a，刻蚀停止于所述沟槽刻蚀停止层103上。
在步骤1)中，请参阅图1的S1步骤及图2，提供一衬底101。具体地，所述衬底101可以是已经制备有其他半导体结构的晶圆，其表面具有金属布线等待电性连接的半导体结构。可选地，如图2所示，所述衬底101的上表面还形成有隔离介质层101a，所述隔离介质层101a包括氮掺杂碳层(NDC,nitrogen doped carbon)，所述隔离介质层101a可以保护所述衬底101的结构不受到上层工艺过程的影响，起到隔离保护的作用。本发明并不对所述衬底101的具体结构进行限定，在图2中也未标示所述衬底101的其他结构。
在步骤2)中，请参阅图1的S2步骤及图3，在所述衬底101上依次形成通孔介电层102、沟槽刻蚀停止层103及沟槽介电层104。具体地，构成所述通孔介电层102和所述沟槽介电层104的材料包括铜互连大马士革工艺中常用的low-k材料，例如SiOCH、多孔SiO2或多孔SiOCH等材料。所述low-k材料的介电常数K一般要求至少小于3.0。例如，在本实施例中，采用SiOCH作为low-k材料时，介电常数K的范围介于2.3～2.5之间，可选为2.5。所述通孔介电层102和所述沟槽介电层104都可以通过化学气相沉积获得。所述通孔介电层102中将形成通孔，所述沟槽介电层104中将形成沟槽，所述通孔介电层102和所述沟槽介电层104之间由所述沟槽刻蚀停止层103分隔，并作为在所述沟槽介电层104中形成沟槽时的刻蚀停止层。
作为示例，所述沟槽刻蚀停止层103包括碳基介电材料层(CBD layer,carbonbased dielectric layer)。可选地，在本实施例中，采用电子回旋共振化学气相沉积(ECR-CVD)制备所述碳基介电材料层。通过ECR-CVD工艺生长得到的薄膜更为均匀，且薄膜应力及粘附性更好。具体地，在ECR-CVD工艺中，采用CH4和C4F8作为主要工艺气体，CH4和C4F8的流量比的范围介于5:1～10:1，工艺温度的范围介于30～80℃，工艺压力的范围介于1×103～1×104Pa，射频功率的范围介于500～2000W。可选地，所述碳基介电材料层除了包含C元素的无定型碳层外，还可以掺杂其他掺杂元素，例如F、N、Cl或Br等，所述掺杂元素可以在ECR-CVD工艺中通过引入相应的掺杂气体进行掺杂。可选地，所述碳基介电材料层的介电常数K＝2.0。所述碳基介电材料层与其上下层的所述通孔介电层102和所述沟槽介电层104具有相近的介电常数，以确保介电层整体具有均匀的介电性能，不会对器件的性能及响应速度造成影响。
作为示例，在形成所述沟槽刻蚀停止层103前，还包括对所述通孔介电层102的表面进行湿法清洗的步骤。在对所述通孔介电层102的表面进行湿法清洗后，生长得到的所述碳基介电材料层将具有更好的粘附性及层间结合性能，且能够减少颗粒物污染，提高膜层质量。可选地，所述湿法清洗包括采用DHF或HMDS进行表面处理。
作为示例，在形成所述沟槽刻蚀停止层103后，还包括对所述沟槽刻蚀停止层103进行高温退火的步骤。可选地，所述高温退火的退火温度可以介于300～400℃，退火气氛为氮气，退火时间介于30～60分钟。通过高温退火工艺可以获得更为致密、膜层质量更好的所述沟槽刻蚀停止层103，且通过高温退火还可以进一步提高所述沟槽刻蚀停止层103与所述通孔介电层102的结合性能。
需要指出的，所述沟槽刻蚀停止层103并不局限于采用ECR-CVD工艺生长得到。在本发明的其他实施案例中，所述沟槽刻蚀停止层103还可以通过离子注入等其他工艺得到。例如，在所述通孔介电层102上通过C离子注入，得到所述碳基介电材料层。通过其他掺杂离子的注入还可以得到包含掺杂元素的所述碳基介电材料层。例如，通过在离子注入时掺杂N离子，获得含有N掺杂的所述碳基介电材料层。当然，制备所述碳基介电材料层的方法并不局限于化学气相沉积或离子注入工艺，还可以通过其他任何可能的工艺方法得到。
在步骤3)中，请参阅图1的S3步骤及图4至图6，在所述沟槽介电层104上形成沟槽掩膜层105，并对所述沟槽掩膜层105进行图形化。可选地，如图4所示，所述沟槽掩膜层105包括依次叠置于所述沟槽介电层104上的介电硬掩膜层105a和金属硬掩膜层105b。所述介电硬掩膜层105a包括二氧化硅层，所述金属硬掩膜层105b包括氮化钛层。形成所述二氧化硅层的方法包括TEOS CVD，形成所述氮化钛层的方法包括PVD或CVD。
作为示例，对所述沟槽掩膜层105进行图形化的过程包括：在所述金属硬掩膜层105b上形成图形化的光刻胶层，以所述光刻胶层作为刻蚀掩膜，对所述金属硬掩膜层105b和所述介电硬掩膜层105a进行刻蚀，所述刻蚀贯通所述金属硬掩膜层105b，并停止于所述介电硬掩膜层105a中。所述介电硬掩膜层105a提高了所述沟槽掩膜层105与所述沟槽介电层104的结合性能；在刻蚀过程中也起到了刻蚀停止层的作用。
作为示例，如图5至图7所示，在所述沟槽介电层104上形成图形化的沟槽掩膜层105后，还包括在所述沟槽掩膜层105上依次形成填充层106及图形化的通孔掩膜层107的步骤；在刻蚀形成所述沟槽104a前，还包括以所述通孔掩膜层107作为刻蚀掩膜，通过刻蚀在所述沟槽介电层104、所述沟槽刻蚀停止层103及所述通孔介电层102中形成通孔102a，并去除所述填充层106及所述通孔掩膜层107的步骤。如图5所示，所述通孔掩膜层107包括位于下层的抗反射层107a和位于上层的图形化的光刻胶层107b。其中，所述抗反射层107a为硅基抗反射层。所述填充层106为有机分布层(ODL,organic distribution layer)。可选地，在图5至图6中，采用干法刻蚀工艺刻蚀所述沟槽介电层104和所述通孔介电层102，可以采用C4F8、C5F8或C4F6等作为刻蚀气体，并以O2、N2、CO或CO2作为辅助气体；而在刻蚀所述沟槽刻蚀停止层103及所述填充层106时，则可以选用O2作为主要刻蚀气体。
在步骤4)中，请参阅图1的S4步骤及图7，以所述沟槽掩膜层105作为刻蚀掩膜，通过刻蚀形成贯通所述沟槽介电层104的沟槽104a，刻蚀停止于所述沟槽刻蚀停止层103上。
作为示例，在刻蚀所述沟槽介电层104时，同样可以采用C4F8、C5F8或C4F6等作为刻蚀气体，并以O2、N2、CO或CO2作为辅助气体。由于CF系刻蚀气体对于碳介质层具有高选择比，在本实施例中，刻蚀所述沟槽介电层104时，对于所述沟槽刻蚀停止层103的选择比可以达到10:1。
作为示例，如图6和图7所示，以所述通孔掩膜层107作为刻蚀掩膜，通过刻蚀形成的通孔102未贯通所述通孔介电层102；在刻蚀形成所述沟槽104a时，同时对所述通孔102a进行刻蚀，直至所述通孔102a贯通所述通孔介电层102。可选地，上述刻蚀过程还会贯通所述隔离介质层101a，使所述通孔102a能与下层的金属布线结构相连接。
作为示例，本实施例中所提供的双大马士革沟槽的刻蚀工艺可以是一体化刻蚀(all in one etch)，即所述通孔102a与所述沟槽104a的刻蚀形成过程都在同一工艺腔中一次形成。在刻蚀形成所述通孔102a后，在同一工艺腔中去除所述通孔掩膜层107和所述填充层106后，以所述沟槽掩膜层105作为刻蚀掩膜，进行后续的所述沟槽104a的刻蚀，并使刻蚀过程停止在所述沟槽刻蚀停止层103上。或者也可以是，以所述通孔掩膜层107为掩膜，在所述填充层106中刻蚀定义出所述通孔102a的图形后，去除所述通孔掩膜层107，以所述填充层106作为刻蚀掩膜，刻蚀出所述通孔102a后，去除所述填充层106，并以所述沟槽掩膜层105作为刻蚀掩膜，刻蚀所述沟槽104a。
作为示例，在刻蚀形成所述沟槽104a后，还包括在所述沟槽104a及所述通孔102a中填充金属层，并对所述金属层进行化学机械研磨的步骤。
实施例二
如图7所示，本发明还提供了一种双大马士革沟槽结构，包括：
衬底101；
依次形成于所述衬底101上的通孔介电层102、沟槽刻蚀停止层103及沟槽介电层104；
沟槽104a，形成于所述沟槽介电层104中，所述沟槽104a的顶部开口于所述沟槽介电层104的表面，所述沟槽104a的底部位于所述沟槽刻蚀停止层103的表面；
通孔102a，形成于所述通孔介电层102中，所述通孔102a的顶部贯通所述沟槽刻蚀停止层103，并连通所述沟槽104a的底部。
作为示例，所述衬底101可以是已经制备有其他半导体结构的晶圆，其表面具有金属布线等待电性连接的半导体结构。所述衬底101的上表面还形成有隔离介质层101a，所述隔离介质层101a包括氮掺杂碳层(NDC)。形成所述通孔介电层102和所述沟槽介电层104的材料包括铜互连大马士革工艺中常用的low-k材料，例如SiOCH、多孔SiO2或多孔SiOCH等材料。所述low-k材料的介电常数K一般要求至少小于3.0。例如，在本实施例中，采用SiOCH作为low-k材料时，介电常数K的范围介于2.3～2.5之间，可选为2.5。。
作为示例，所述沟槽刻蚀停止层103包括碳基介电材料层。所述碳基介电材料层除了包含C元素的无定型碳层外，还可以掺杂其他掺杂元素，例如F、N、Cl或Br等。所述碳基介电材料层的介电常数K＝2.0。所述碳基介电材料层与其上下层的所述通孔介电层102和所述沟槽介电层104具有相近的介电常数，以确保介电层整体具有均匀的介电性能，不会对器件的性能及响应速度造成影响。
作为示例，通过引入贯通所述沟槽介电层104的所述沟槽104a以及贯通所述通孔介电层102的所述通孔102a形成所述双大马士革沟槽结构。由于所述沟槽104a的深度由所述沟槽刻蚀停止层103所在位置的深度所决定，在形成多个所述沟槽104a时，在不同线宽条件下、不同图形密度条件下以及在晶圆面内的任意位置都将具有较好的沟槽深度均匀性。
实施例三
请参阅图8至图10，本实施例提供了一种双大马士革沟槽的制备方法，与实施例一中采用的一体化刻蚀(all in one etch)相比，本实施例的区别在于，采用先形成沟槽后形成通孔的工艺过程。
作为示例，如图8至图10所示，在刻蚀形成所述沟槽204a后，还包括在所述沟槽204a底部的所述沟槽刻蚀停止层203上依次形成填充层206及图形化的通孔掩膜层207，以所述通孔掩膜层207作为刻蚀掩膜，通过刻蚀形成贯通所述填充层206、所述沟槽刻蚀停止层203及所述通孔介电层202的通孔202a，并去除所述填充层206及所述通孔掩膜层207的步骤。
如图8至图10所示，本实施例与实施例一的区别在于，在所述衬底201上依次形成通孔介电层202、沟槽刻蚀停止层203及沟槽介电层204后，先通过刻蚀形成所述沟槽204a，然后再形成所述通孔202a。
在图8中，所述沟槽204a是以所述沟槽掩膜层205作为刻蚀掩膜，通过刻蚀贯通所述沟槽介电层204所形成的，刻蚀停止于所述沟槽刻蚀停止层203上。其中，所述沟槽掩膜层205包括依次叠置于所述沟槽介电层204上的介电硬掩膜层205a和金属硬掩膜层205b。由于所述沟槽204a的深度由所述沟槽刻蚀停止层203所在位置的深度所决定，在形成多个所述沟槽204a时，在不同线宽条件下、不同图形密度条件下以及在晶圆面内的任意位置都将具有较好的沟槽深度均匀性。在通过干法刻蚀对所述沟槽介电层204进行刻蚀时，可以采用C4F8、C5F8或C4F6等作为刻蚀气体，并以O2、N2、CO或CO2作为辅助气体。由于CF系刻蚀气体对于碳介质层具有高选择比，在本实施例中，刻蚀所述沟槽介电层204时，对于所述沟槽刻蚀停止层203的选择比可以达到10:1。
在图9中，在所述沟槽掩膜层205及所述沟槽204a上依次形成填充层206及图形化的通孔掩膜层207，其中，所述填充层206填满所述沟槽204a。所述通孔掩膜层207包括位于下层的抗反射层207a和位于上层的图形化的光刻胶层207b。其中，所述抗反射层207a为硅基抗反射层。所述填充层206为有机分布层(ODL,organic distribution layer)。
在图9至图10中，以所述通孔掩膜层207作为刻蚀掩膜，通过刻蚀在所述沟槽刻蚀停止层203及所述通孔介电层202中形成通孔202a，并去除所述填充层206及所述通孔掩膜层207。采用干法刻蚀工艺刻蚀所述通孔介电层202时，可以采用C4F8、C5F8或C4F6等作为刻蚀气体，并以O2、N2、CO或CO2作为辅助气体；而在刻蚀所述沟槽刻蚀停止层203及所述填充层206时，则可以选用O2作为主要刻蚀气体。可选地，上述刻蚀过程还会贯通所述隔离介质层201a，使所述通孔202a能与下层的金属布线结构相连接。
本实施例引入了先形成沟槽后形成通孔的工艺过程，相比实施例一中采用的一体化刻蚀过程，本实施例中所述沟槽204a及所述通孔202a的刻蚀过程相对独立，有望得到更好的控制。但相对的，本实施例所提供的方案将会提高沟槽内通孔光刻过程的难度及分步刻蚀所带来的生产周期及成本。本领域技术人员可以根据实际需求对本实施例及实施例一的方案进行取舍。本实施例所提供双大马士革沟槽结构的制备方法的其他步骤与实施例一相同，此处不再赘述。
综上所述，本发明提供了一种双大马士革沟槽结构及制备方法，所述双大马士革沟槽结构的制备方法，包括如下步骤：提供一衬底；在所述衬底上依次形成通孔介电层、沟槽刻蚀停止层及沟槽介电层；在所述沟槽介电层上形成沟槽掩膜层，并对所述沟槽掩膜层进行图形化；以所述沟槽掩膜层作为刻蚀掩膜，通过刻蚀形成贯通所述沟槽介电层的沟槽，刻蚀停止于所述沟槽刻蚀停止层上。所述双大马士革沟槽结构包括：衬底；依次形成于所述衬底上的通孔介电层、沟槽刻蚀停止层及沟槽介电层；沟槽，形成于所述沟槽介电层中，所述沟槽的顶部开口于所述沟槽介电层的表面，所述沟槽的底部位于所述沟槽刻蚀停止层的表面；通孔，形成于所述通孔介电层中，所述通孔的顶部贯通所述沟槽刻蚀停止层，并连通所述沟槽的底部。本发明通过引入所述沟槽刻蚀停止层，使双大马士革沟槽结构中的沟槽刻蚀停止于所述沟槽刻蚀停止层上，从而确保了沟槽深度及金属连线导通电阻的均匀性，提升了产品良率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种双大马士革沟槽结构的制备方法，其特征在于，包括如下步骤：
提供一衬底；
在所述衬底上依次形成通孔介电层、沟槽刻蚀停止层及沟槽介电层；
在所述沟槽介电层上形成沟槽掩膜层，并对所述沟槽掩膜层进行图形化；
以所述沟槽掩膜层作为刻蚀掩膜，通过刻蚀形成贯通所述沟槽介电层的沟槽，刻蚀停止于所述沟槽刻蚀停止层上。
2.根据权利要求1所述的双大马士革沟槽结构的制备方法，其特征在于：所述沟槽刻蚀停止层包括碳基介电材料层。
3.根据权利要求2所述的双大马士革沟槽结构的制备方法，其特征在于：形成所述碳基介电材料层的方法包括化学气相沉积或离子注入。
4.根据权利要求1所述的双大马士革沟槽结构的制备方法，其特征在于：在形成所述沟槽刻蚀停止层前，还包括对所述通孔介电层的表面进行湿法清洗的步骤。
5.根据权利要求1所述的双大马士革沟槽结构的制备方法，其特征在于：在形成所述沟槽刻蚀停止层后，还包括对所述沟槽刻蚀停止层进行高温退火的步骤。
6.根据权利要求1所述的双大马士革沟槽结构的制备方法，其特征在于：所述沟槽掩膜层包括依次叠置于所述沟槽介电层上的介电硬掩膜层和金属硬掩膜层。
7.根据权利要求6所述的双大马士革沟槽结构的制备方法，其特征在于：对所述沟槽掩膜层进行图形化的过程包括：在所述金属硬掩膜层上形成图形化的光刻胶层，以所述光刻胶层作为刻蚀掩膜，对所述金属硬掩膜层和所述介电硬掩膜层进行刻蚀，所述刻蚀贯通所述金属硬掩膜层，并停止于所述介电硬掩膜层中。
8.根据权利要求1所述的双大马士革沟槽结构的制备方法，其特征在于：在所述沟槽介电层上形成图形化的沟槽掩膜层后，还包括在所述沟槽掩膜层上依次形成填充层及图形化的通孔掩膜层的步骤；在刻蚀形成所述沟槽前，还包括以所述通孔掩膜层作为刻蚀掩膜，通过刻蚀在所述沟槽介电层、所述沟槽刻蚀停止层及所述通孔介电层中形成通孔，并去除所述填充层及所述通孔掩膜层的步骤。
9.根据权利要求8所述的双大马士革沟槽结构的制备方法，其特征在于：以所述通孔掩膜层作为刻蚀掩膜，通过刻蚀形成的通孔未贯通所述通孔介电层；在刻蚀形成所述沟槽时，同时对所述通孔进行刻蚀，直至所述通孔贯通所述通孔介电层。
10.根据权利要求1所述的双大马士革沟槽结构的制备方法，其特征在于：在刻蚀形成所述沟槽后，还包括在所述沟槽底部的所述沟槽刻蚀停止层上依次形成填充层及图形化的通孔掩膜层，以所述通孔掩膜层作为刻蚀掩膜，通过刻蚀形成贯通所述填充层、所述沟槽刻蚀停止层及所述通孔介电层的通孔，并去除所述填充层及所述通孔掩膜层的步骤。
11.一种双大马士革沟槽结构，其特征在于，包括：
衬底；
依次形成于所述衬底上的通孔介电层、沟槽刻蚀停止层及沟槽介电层；
沟槽，形成于所述沟槽介电层中，所述沟槽的顶部开口于所述沟槽介电层的表面，所述沟槽的底部位于所述沟槽刻蚀停止层的表面；
通孔，形成于所述通孔介电层中，所述通孔的顶部贯通所述沟槽刻蚀停止层，并连通所述沟槽的底部。
12.根据权利要求11所述的双大马士革沟槽结构，其特征在于：所述沟槽刻蚀停止层包括碳基介电材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910409917.XA CN111952242A (zh) | 2019-05-16 | 2019-05-16 | 双大马士革沟槽结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910409917.XA CN111952242A (zh) | 2019-05-16 | 2019-05-16 | 双大马士革沟槽结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111952242A true CN111952242A (zh) | 2020-11-17 |
Family
ID=73335936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910409917.XA Pending CN111952242A (zh) | 2019-05-16 | 2019-05-16 | 双大马士革沟槽结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111952242A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030096496A1 (en) * | 2001-11-20 | 2003-05-22 | I-Hsiung Huang | Method of forming dual damascene structure |
| US6767825B1 (en) * | 2003-02-03 | 2004-07-27 | United Microelectronics Corporation | Etching process for forming damascene structure of the semiconductor |
| US20080020565A1 (en) * | 2006-01-13 | 2008-01-24 | Semiconductor Manufacturing International (Shanghai) Corporation | Dual Damascene Copper Process Using a Selected Mask |
| CN102412196A (zh) * | 2011-09-15 | 2012-04-11 | 上海华力微电子有限公司 | 金属铜大马士革互联结构的制造方法 |
| CN102881640A (zh) * | 2012-09-17 | 2013-01-16 | 上海华力微电子有限公司 | 一种双大马士革铜互连结构的制造方法 |
| CN104425357A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
-
2019
- 2019-05-16 CN CN201910409917.XA patent/CN111952242A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030096496A1 (en) * | 2001-11-20 | 2003-05-22 | I-Hsiung Huang | Method of forming dual damascene structure |
| US6767825B1 (en) * | 2003-02-03 | 2004-07-27 | United Microelectronics Corporation | Etching process for forming damascene structure of the semiconductor |
| US20080020565A1 (en) * | 2006-01-13 | 2008-01-24 | Semiconductor Manufacturing International (Shanghai) Corporation | Dual Damascene Copper Process Using a Selected Mask |
| CN102412196A (zh) * | 2011-09-15 | 2012-04-11 | 上海华力微电子有限公司 | 金属铜大马士革互联结构的制造方法 |
| CN102881640A (zh) * | 2012-09-17 | 2013-01-16 | 上海华力微电子有限公司 | 一种双大马士革铜互连结构的制造方法 |
| CN104425357A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6309801B1 (en) | Method of manufacturing an electronic device comprising two layers of organic-containing material | |
| US11205617B2 (en) | Interconnect structure having a graphene layer | |
| CN108231670B (zh) | 半导体元件及其制作方法 | |
| US9412651B2 (en) | Air-gap formation in interconnect structures | |
| TW200415747A (en) | Air gap dual damascene process and structure | |
| JP2004508712A (ja) | 多孔性誘電性層及びエアギャップを有する半導体装置の製造方法 | |
| US7022582B2 (en) | Microelectronic process and structure | |
| US20150041964A1 (en) | Apparatus and Methods for Low K Dielectric Layers | |
| CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
| CN103050433A (zh) | 半导体的接触孔结构及其制作方法 | |
| US10833149B2 (en) | Capacitors | |
| US9337259B2 (en) | Structure and method to improve ETSOI MOSFETS with back gate | |
| CN111952242A (zh) | 双大马士革沟槽结构及制备方法 | |
| TW202213456A (zh) | 半導體結構的製作方法 | |
| TW201913950A (zh) | 半導體記憶元件及其製造方法 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| CN111933580B (zh) | 一种半导体结构的制备方法 | |
| US11990365B2 (en) | Method for manufacturing semiconductor device | |
| KR100677990B1 (ko) | 반도체 소자의 제조 방법 | |
| US20020111011A1 (en) | Method for forming a contact plug without a dimple surface | |
| CN106971973B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| KR100406733B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100356476B1 (ko) | 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법 | |
| KR20050002382A (ko) | 반도체 메모리 소자의 에스티아이 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |