JP2004508712A - 多孔性誘電性層及びエアギャップを有する半導体装置の製造方法 - Google Patents

Abstract

本発明は、デュアルダマシン構造（２０）を採る半導体装置の製造方法に関するものである。このデュアルダマシン構造（２０）は金属層（１）を備え、その上に、垂直通路（３）を有する第１の誘電性層（２）を有する。第１の誘電性層（２）の上に、連結用の溝６を有する第２の誘電性層（５）が形成される。垂直通路（３）と溝（６）は上端面１０を有する金属リード（９）を形成する金属で満たされる。本発明の方法は、第２の誘電性層（５）を除去するステップと、第１の誘電性層（２）と金属リード（９）に対してディスポーザブル層（１２）を積層するステップと、金属リード（９）の上端面（１０）まで、ディスポーザブル層（１２）を平坦化するステップと、ディスポーザブル層（１２）の上に、多孔性誘電性層（１３）を積層するステップと、エアギャップ（１４）を形成するように多孔性誘電性層（１３）を通じてディスポーザブル層（１２）を除去するステップとを備える。本発明によれば、第２の誘電性層（５）は、金属リード（９）を画定するための捨石の層として用いられる。金属リード（９）の画定後、第２の誘電性層（５）を除去することにより、金属リード（９）は第１の誘電性層（２）の上に直立する。これにより、金属リード（９）の隣にエアギャップ（１４）を形成することができる。

Description

【０００１】
本発明は、金属層と、この金属層の上に設けられた垂直通路を有する第１の誘電性層と、この第１の誘電性層の上に設けられた連結用の溝を有する第２の誘電性層とを含むデュアルダマシン構造を備え、垂直通路と連結用の溝内に、上端面を有する金属リードを形成する金属が存在している半導体装置の製造方法に関する。
【０００２】
このような方法は、ＷＯ−Ａ−００１９５２３号明細書により公知である。この公知の方法では、第１の金属配線パターンが基板上に得られ、そのパターン上に、低誘電率の絶縁材料からなる第１の層、つまり「低ｋ」誘電体層と呼ばれる層が設けられる。更にその上には、エッチング停止層として作用すると共に垂直導電パターンが備えられる。その後、低ｋの第２の誘電性層が設けられ、その上にマスクが形成される。このマスクはパターン化され、第２の誘電性層は、このマスクを介してエッチング停止層にまでエッチングされる。更に、このエッチングは、低ｋの第１の誘電性層を通して進行し、その結果、ひとつの垂直通路が形成される。溝と垂直通路は、金属で満たされ、下にある金属層との間で電気的に接続される。次いで、余分な金属が除去され、実質的に平坦な上部面が形成される。
【０００３】
現在の開発状況では、集積回路の寸法が、かつてないほどに小さくなると仮定すれば、様々な導体の間の容量は極力小さくすることが望ましい。これは、エアギャップの使用により達成されるかもしれない。しかしながら、公知の技術においては、デュアルダマシン構造の中にエアギャップを形成することは、ほとんど不可能とされている。
【０００４】
本発明の目的は、金属リードの隣にエアギャップが形成されるような、冒頭に述べた種類の方法を提供することにある。
【０００５】
上記目的を達成するために、本発明の製造方法は、
第２の誘電性層を除去するステップと、
第１の誘電性層と金属リードの上にディスポーザブル層を用意するステップと、
ディスポーザブル層を金属リードの上端面まで平坦化するステップと、
ディスポーザブル層の上に多孔性誘電性層を用意するステップと、
エアギャップを形成するように多孔性誘電性層を通じてディスポーザブル層を除去するステップと、
を備えることを特徴とする。
【０００６】
エアギャップの形成のためのディスポーザブル層の使用は、米国特許第５４６１００３号明細書により公知である。しかしながら、ここに記載された方法は、デュアルダマシン構造に直接適用可能なものではない。金属リードは、デュアルダマシン構造中の誘電性材料の凹部に置かれる。本発明の特徴は、各金属リードの間にエアギャップを形成することができるような露出した金属リードを得るためのプロセスの利用にある。これは本発明を特徴づけるプロセスの第１歩となる部分である。
【０００７】
本発明の一実施形態は、第１の誘電性層と第２の誘電性層の間にエッチング停止層が存在することを特徴とする。このエッチング停止層の利用は、ＷＯ−Ａ−００１９５２３号明細書により知られている。しかしながら、ここに記載された方法は、第１の誘電性層の中に垂直通路を形成するために、この層をハードマスクとして利用している。本発明に係る方法では、この層は、デュアルダマシン構造を形成した後の、第２の誘電性層の除去の間に、エッチング停止層として利用される。本発明のようなエッチング停止層の応用は、第２の誘電性層の除去の間に、第１の誘電性層が密封され、エッチングプロセスの影響を受けない、という利点を有する。
【０００８】
本発明の他の実施形態は、第２の誘電性層の除去の後に、金属リード上に非導電性のバリア層が設けられることを特徴とする。金属リードは、このバリアにより完全に囲まれるので、電気マイグレーションによる問題の発生を防止することができる。
【０００９】
別の実施形態では、導電性のバリア層が金属リードおよび平坦化されたディスポーザブル層上に設けられ、導電性のバリア層は、研磨により、金属リードのみを被うような構造とされる。導電性バリア層の構造化は、実際にはセルフアラインメントにより行われるが、このような方法は、特開２０００−１９５８６４号公報により知られている。導電性バリアに適した材料は、例えば、Ｔａ、Ｔｉｎ、ＴａＮ、Ｗ、ＴｉＮＷなどである。この実施形態では、金属、好ましくは銅が、包み込まれてしまうところに利点がある。導電性バリア層の構造により、導電性のバリア層は、多孔性誘電性層を通してディスポーザブル層の分解生成物を除去することを阻害しない。非導電性バリア層を利用する場合と比較した場合に、導電性バリア層は、金属リードの間の誘電体物質の一部ではないというもうひとつの利点もある。これにより、寄生容量が低減する。
【００１０】
本発明の更に他の実施形態の方法は、実際には、多孔性誘電性層がガス分子を透過させることができればどんな層でも良いので、スピンにより載置できる材料が、多孔性誘電性層に利用されることが特徴となる。周知のスピンコートプロセスによる多孔性誘電性層の形成は、これが低温で実施されるところに利点がある。この低温プロセスは、ポリマーをディスポーザブル層として使用した場合に、ポリマーの早期劣化のような問題を避けることを可能にする。
【００１１】
本発明の更に別の実施形態の方法は、多孔性誘電性層としてプラズマＣＶＤ層を利用することを特徴とする。このプラズマＣＶＤ（当業者にはケミカル・ベーパー・デポジションとして知られている）層を用いることの利点は、本発明の方法に従って構造的に更なる強度を得ることができることである。
【００１２】
以下、図面を参照しながら、本発明を様々な観点から更に詳細に説明する。
【００１３】
図１ないし図７は、本発明に係る半導体装置の製造方法の好ましい実施形態の数あるステップを示すものである。
【００１４】
図１はデュアルダマシン構造２０を示している。この構造２０は、公知の方法（例えば、ＷＯ−Ａ−００１９５２３号明細書参照）により製造され、金属層１を備え、その上に第１の誘電性層２を有する。この層２は、シロキサンやポリエチレンエチル、例えば、ＳｉＬＫ（ダウケミカル社商標）のような低ｋの誘電体を含んでいるのが望ましい。金属層１は、本発明とは、ことさらに関係しない誘電体層の中で得られる。第１の誘電性層２の上に、パターン化されたハードマスク４が設けられる。このハードマスク４は、例えばＳｉＮからなり、エッチング停止層として供される。エッチング停止層となるハードマスク４の上に第２の誘電性層５が設けられる。第２の誘電性層５は、ＳＯＧやＮａｎｏｇｌａｓｓ（アライド社商標）のような、形成および除去が容易な、酸化物を含むのが望ましいが、代わりにＳｉＬＫのようなポリマーを含むものでもよい。第２の誘電性層５および第１の誘電性層２の中で溝６および垂直通路３がそれぞれエッチングされる。このエッチングは、第２の誘電性層５の上のハードマスクおよび第２の誘電性層５と第１の誘電性層２の間のパターン化されたエッチング停止層となるハードマスク４を用いて行われる。第２の誘電性層５と第１の誘電性層２を互いに関連して選択的にエッチングすることができるならば、エッチング停止層となるハードマスク４を用いることなくこのような構造を作ることが可能である。溝６と垂直通路３は、続いて、金属により満たされ、これにより金属リード９が形成される。本発明に係る方法は、相互連結用の金属として銅を用いるようなプロセスにおいて特に有用である。しかしながら、代わりにアルミのような代替金属を使用しても良い。もし銅を用いるならば、溝６と垂直通路３の中に銅を形成する前に、溝６と垂直通路３の壁の上に、バリアとＣｕ種層７を第１番に形成することが望ましい。しかし、このＣｕ種層７は、本発明の必須要件ではない。銅の電気メッキにより、溝６と垂直通路３を充填した後、良く用いられる方法により銅は平坦化される。この方法により、金属リード９に上端面１０が与えられる。第２の誘電性層５の中で溝６の形成に用いられたマスクは、最終的に除去される。このマスクもまた、本発明の必須要件ではない。
【００１５】
図２では、第２の誘電性層５は除去されている。第２の誘電性層５は、金属リード９を形成するためのテンプレートの働きをし、このための捨石の層として用いられる。捨石となる第２の誘電性層５の除去は、ＳＯＧやＮａｎｏｇｌａｓｓのような場合は、ＨＦ浸漬法により、ＳｉＬＫの場合は、水素プラズマ法により行われる。下にある第１の誘電性層２を被うハードマスク４でエッチングは停止する。バリアとなるＣｕ種層７を有するかまたは有しない金属リード９は、完全なままで、このエッチング処理により表面に位置することになる。いかなる銅酸化物も、水素プラズマの作用により、銅に変化する。
【００１６】
図３は、本発明の実施形態に係る方法において、金属リード９とエッチング停止層となるハードマスク４の上に非導電性バリア層１１が形成されるステップを示すものである。この非導電性バリア層１１には、プラズマ窒化シリコンまたは炭化シリコンバリアを用いるのが好ましい。金属リード９は、非導電性バリア層１１によって全体的に封じられる。これにより電気マイグレーションおよび銅拡散が打ち消される。
【００１７】
本発明に係る方法の次のステップは、図４に示される。金属リード９の上にディスポーザブル層１２が形成される。より小さな分子まで揮発または低位化可能なポリマーをディスポーザブル層１２用に用いるのが望ましい。この例としては、ＰＭＭＡ（ポリメチルメタクリル酸）、ポリスチレンおよびポリビニールアルコールがある。エアギャップを製造するためには基材として紫外線フォトレジストもまた利用することができる。このようなディスポーザブル層１２を形成するためのエアギャップポリマーは、適切な溶剤に溶かした後にスピンコートによりウエーハ上に載置するようにしても良い。
【００１８】
図５は、ディスポーザブル層１２の平坦化後の装置を示している。もし、ポリマーがエアギャップ材料として用いられるならば、このポリマーを酸素プラズマの中で、非導電性バリア層１１が、金属リード９の上端面１０に露出するまで、エッチングするかまたは研磨することにより、平坦化が実施される。
【００１９】
図６では、ディスポーザブル層１２および金属リード９の上に多孔性誘電性層１３が形成されている。多孔性誘電性層１３を、スピンコートプロセスで形成するなら、ＳｉＬＫのような低ｋ誘電体を含むことが望ましい。プラズマＣＶＤ層は、更に多孔性誘電性層１３として使用しても良い。
【００２０】
図７は、本発明の方法によって製造された装置を示す。エアギャップ１４は金属リード９の隣に形成される。もしディスポーザブル層１２としてポリマーが用いられるなら、エアギャップ１４は、好ましくは４００℃で、キュアリングとベーキングを結合したステップを通じて形成される。エアギャップポリマーは、加熱により分解され、多孔性誘電性層１３の下にエアギャップ１４が形成される。エアギャップ１４の形成は、矢印１５により象徴的に示される。ＳｉＬＫからなる多孔性誘電性層１３は、デュアルダマシン構造２０の垂直通路３の高さに相当する厚さまで、例えば０．５ミクロンまでは問題なくスピナーにより載置されることが判っている。この厚さのＳｉＬＫが、全てのポリマー材料の除去に当たって、なお十分な透過性を持つことも判った。
【００２１】
このようにして得られた半導体装置は、更なるプロセスステップに進むこともできる。従って、ハードマスクは、多孔性誘電体層の上に設けても良い。このマスクはパターン化され、コンタクトホールが形成されるべき位置でエッチングされる。この後で、捨石の層が再び設けられ、その中で、金属リードがハードマスクにより画定される。本発明に係る方法を、同様のやりかたで多数回繰り返すことにより、いくつもの連結層が生成される。
【図面の簡単な説明】
【図１】
デュアルダマシン構造を形成した後の装置の断面図である。
【図２】
第２の誘電性層を除去した後の装置である。
【図３】
金属線を被う非導電性バリア層を用意した後の装置である。
【図４】
ディスポーザブル層を用意した後の装置である。
【図５】
ディスポーザブル層を平坦化した後の装置である。
【図６】
ディスポーザブル層の上に多孔性誘電性層を用意した後の装置である。
【図７】
ディスポーザブル層を除去した後の装置である。

Claims (9)

1. 金属層（１）と、この金属層の上に設けられた垂直通路（３）を有する第１の誘電性層（２）と、この第１の誘電性層（２）の上に設けられた連結用の溝（６）を有する第２の誘電性層（５）とを含むデュアルダマシン構造（２０）を備え、前記垂直通路（３）と連結用の溝（６）内に、上端面（１０）を有する金属リード（９）を形成する金属が存在している半導体装置の製造方法において、
   前記第２の誘電性層（５）を除去するステップと、
   前記第１の誘電性層（２）と前記金属リード（９）の上にディスポーザブル層（１２）を用意するステップと、
   前記ディスポーザブル層（１２）を前記金属リード（９）の上端面（１０）まで平坦化するステップと、
   前記ディスポーザブル層（１２）の上に多孔性誘電性層（１３）を用意するステップと、
   エアギャップ（１４）を形成するように前記多孔性誘電性層（１３）を通じて前記ディスポーザブル層（１２）を除去するステップと、
   を備えることを特徴とする、半導体装置の製造方法。
2. 前記第１の誘電性層（２）と前記第２の誘電性層（５）の間にエッチング停止層（４）が存在することを特徴とする、請求項１に記載の方法。
3. 使用される金属がＣｕである、請求項１または２に記載の方法。
4. 前記第２の誘電性層（５）を除去した後で、前記金属リード（９）の上に非導電性バリア層（１１）が形成されることを特徴とする、請求項３に記載の方法。
5. 前記非導電性バリア層（１１）として窒化シリコンまたは炭化シリコンが用いられることを特徴とする、請求項４に記載の方法。
6. 前記多孔性誘電性層（１３）として、スピンナーにより載置される材料が用いられることを特徴とする、請求項１ないし５のいずれか１項に記載の方法。
7. 前記スピンナーにより載置される材料はＳｉＬＫを含むことを特徴とする、請求項６に記載の方法。
8. 前記多孔性誘電性層（１３）としてプラズマＣＶＤ層が用いられることを特徴とする、請求項１ないし５のいずれか１項に記載の方法。
9. 前記ディスポーザブル層（１２）はポリマーを含み、前記ディスポーザブル層（１２）の除去は加熱工程を含むことを特徴とする、請求項１ないし８のいずれか１項に記載の方法。