CN1230887C - 一种具有多孔绝缘层和空气隙的半导体设备的制造方法 - Google Patents

一种具有多孔绝缘层和空气隙的半导体设备的制造方法 Download PDF

Info

Publication number
CN1230887C
CN1230887C CNB018026419A CN01802641A CN1230887C CN 1230887 C CN1230887 C CN 1230887C CN B018026419 A CNB018026419 A CN B018026419A CN 01802641 A CN01802641 A CN 01802641A CN 1230887 C CN1230887 C CN 1230887C
Authority
CN
China
Prior art keywords
layer
insulating barrier
dielectric layer
barrier
porous dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018026419A
Other languages
English (en)
Other versions
CN1388989A (zh
Inventor
W·F·A·贝斯林
C·A·H·A·穆特塞尔斯
D·J·格拉维斯泰恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1388989A publication Critical patent/CN1388989A/zh
Application granted granted Critical
Publication of CN1230887C publication Critical patent/CN1230887C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体设备的制造方法，该方法包括一个双重镶嵌结构(20)。此双重镶嵌结构(20)包括一个金属层(1)及位于金属层(1)之上的带有通路(3)的第一绝缘层(2)。在第一绝缘层(2)之上是一个带有互连槽(6)的第二绝缘层(5)。在通路(3)和互连槽(6)内填充金属，构成一个带顶面(10)的金属芯(9)。该方法还包括以下步骤：去掉第二绝缘层(5)，在第一绝缘层(2)和金属芯(9)上覆盖一层可移除层(12)，将可移除层(12)与金属芯(9)的顶面(10)对齐，在可移除层(12)上覆盖一个多孔绝缘层(13)，通过多孔绝缘层(13)去除可移除层(12)形成空气隙(14)。根据本发明，第二金属层(5)用做生成金属芯(9)的牺牲层。在金属芯(9)生成以后，通过去掉第二绝缘层(5)，可使金属芯(9)突出于第一绝缘层(2)的表面之上。这样，就可在金属芯(9)周围形成空气隙(14)。

Description

一种具有多孔绝缘层和空气隙的半导体设备的制造方法
技术领域
本发明涉及一种制造半导体设备的方法，该方法包括一个双重镶嵌结构，此双重镶嵌结构包括一个金属层及位于金属层之上的带有通路的第一绝缘层，还包括在第一绝缘层之上的带有互连槽的第二绝缘层，其中通路和互连槽中存在有顶面的金属线路形成的金属。
背景技术
这样的方法在WO-A-0019 523中获得。在已知的方法中，在一衬底上获得第一金属布线图，其上铺有具有低介电系数的第一层绝缘物质，也可指“低K”绝缘层。第一绝缘层之上为一个起侵蚀阻挡层作用，并带有通路模型的层，然后是一个低介电系数的第二绝缘层，其上有一层掩膜。掩膜被定形，通过将掩膜降到侵蚀阻挡层的方法，在第二绝缘层中蚀刻出凹槽。然后在第一绝缘层中蚀刻出通路。在凹槽和通路中注入金属，使得该金属可与下面的金属层具有电接触。去掉多余的金属，就可得到一个相当平整的顶面。
双重镶嵌结构可从US6,071,809获知，其中使用了低K材料、例如铜的高导电金属和改进的硬掩膜方案。低K材料无需分层，并且可除去铜污染的二氧化硅材料。
从US5,461,003可获知在半导体器件的金属导线之间形成空气隙的方法以及由该方法制成的半导体器件。该空气隙具有低的介电常数并且可减小金属导线的侧壁电容。
从EP0 911 697可获知这样的方法，其中为了在有机聚合体层中形成硬掩膜层，至少局部地改变该层的曝露部分的化学成分。此改变的部分可用作硬掩膜或用于等离子体侵蚀的侵蚀阻挡层。
当前，集成电路的尺寸发展的越来越小，这就要求在不同导体之间的电容要尽可能的小。这可以通过使用空气隙来达到。然而，在所有已知的技术中，在双重镶嵌结构中实现空气隙是不大可能的。
发明内容
本发明着重推出一种在本文开始时描述的那类方法，其可达到在金属线路周围形成空气隙的目的。
根据本发明，实现此目的的方法其特性在于该方法还包括以下步骤：
去除第二绝缘层，
在第一绝缘层和金属线路上添加可移除层，
将可移除层与金属线路的顶面对齐，
在可移除层上添加一个多孔绝缘层，
通过多孔绝缘层去除可移除层来形成空气隙。
用来形成空气隙的可移除层的使用可由US-A-5 461 003获得。然而，本文中描述的方法不是直接运用在一个双重镶嵌结构上的。在一个双重镶嵌结构中，金属线路凹嵌于绝缘材料中。本发明是建立在需要进行某种处理来获得在其间可形成空气隙的暴露金属线路的认识上的。基于本发明的方法特性描述部分的第一步尤其突出了这一点。
基于本发明方法的一个实施例特性在于：在第一绝缘层和第二绝缘层之间加入了一个侵蚀阻挡层。侵蚀阻挡层本身的使用由WO-A-0 019 523中获得。然而，在本文中，该层被当作硬掩膜来使用，来在第一绝缘层中形成通路。在基于本发明的方法中，在双重镶嵌结构形成后，去除可移除层期间，该层还被用做侵蚀阻挡层。在基于本发明的应用中使用侵蚀阻挡层的一个优点是它使得第一绝缘层在去除第二绝缘层的过程中有防护并且不受侵蚀处理的影响。
基于本发明方法的另一个实施例特性在于：在去除第二绝缘层后，在金属线路上覆盖一个非导电阻挡层。由于金属线路被完全包于阻挡层之中，这就解决了电迁移问题。
在另外一个实施例中，在金属线路和平面的可移除层上覆盖一个导电阻挡层，然后导电阻挡层被研磨成形，使其只覆盖金属线路。导电阻挡层的成形是一个自调整的过程，可由JP2000-195864得到。合适的导电阻挡层材料可为：Ta，Tin，TaN，W，TiNW等。本实施例的一个优点为：金属(最好为铜)，被封包了起来。由于导电阻挡层的形成，所以不会妨碍通过多孔绝缘层去除侵蚀可移除层后的产物。该实施例的另一个优点为：相比于非导电阻挡层，导电阻挡层不属于金属线路间绝缘体的一部分。所以，可减小寄生电容。
基于本发明方法的另外一个实施例也很有效，特性在于：旋制附着材料被用做多孔绝缘层，多孔绝缘层可以是任何可通过气体分子的层。多孔层可通过旋制涂覆处理来获得，该过程本身具有工作温度低的优点。较低的温度使得用聚合物作为可移除层的材料成为可能，因为可以避免聚合物因高温而过早老化的问题。
基于本发明方法的另一个实施例特性在于：用等离子CVD层作为多孔绝缘层。该实现的一个优点为等离子CVD(Chemical Vapor Deposition，化学气体沉积，为业内专业人士所知)层能在基于本发明方法实现的结构中提供额外的支撑。
附图说明
关于本发明的这些以及其他方面，将对照附图在以下作详细说明。
图1至图7示出在制造半导体设备时基于本发明方法一个优选实施例的一些步骤。
图1示出在双重镶嵌结构形成后设备的截面图。
图2示出在移除第二绝缘层后的设备。
图3示出在金属线路上覆盖非导电阻挡层后的设备。
图4示出添加了可移除层后的设备。
图5示出平整了可移除层后的设备。
图6示出在可移除层上添加一个多孔色缘层之后的设备。
图7示出去掉了可移除层之后的设备。
具体实施方式
图1示出一个由当前方法制造的双重镶嵌结构20(例如，见WO-A-0019523)。该结构包括一个金属层1，在金属层1之上为第一绝缘层2。层2最好由k值低的介质，如硅氧烷，多芳基化合物，或类似材料制成，如siLKTM(Dow Chemical)等。金属层1在绝缘层中得到，其与本发明没有任何更多的相关。在第一绝缘层2上有一个成形的硬掩膜4。硬掩膜4由诸如SiN的材料制成，起侵蚀阻挡层的作用。在侵蚀阻挡层4之上是第二绝缘层5。第二绝缘层5可由诸如SOG或NanoglassTM(Allied)等易添加和移除的氧化物制成，或也可由如SiLK等聚合物制成。槽6和通路3通过在第二绝缘层5之上的硬掩膜和在第一绝缘层2和第二绝缘层5之间的成形的侵蚀阻挡层4被分别蚀刻在第二绝缘层5和第一绝缘层2之中。在第一绝缘层2和第二绝缘层5可以相互有选择地蚀刻时，不用侵蚀阻挡层4来形成这样的结构是可能的。槽6和通路3内填充入一种金属，来形成金属线路9。基于本发明的方法在将铜作为互连金属时尤其有用。其它的金属也可能被使用，如铝等。如果用铜，一个阻挡及铜晶体层7最好在铜被填入槽6和通路3中之前首先被附在槽6和通路3的内壁上。但是该层7不是本发明的实质。在通过铜镀的方法将槽6和通路3中填入铜后，用通常的方法使铜平整。在该方法中能得到具有顶面10的金属线路9。通过其可在第二绝缘层5中形成槽6，掩膜最终被移除。该掩膜对本发明并非必要。
在图2中，第二绝缘层5被去掉了。第二绝缘层5作为形成金属线路9的模板的牺牲层使用。第二绝缘层5的移除在使用如SOG或Nanoglass等氧化物的情况下会受到HF酸洗达到，或在用SiLK的情况下使用氢等离子的实现。侵蚀过程停止于硬掩膜4处，该硬掩膜覆盖于其下的第一绝缘层2之上。由于这种侵蚀处理，有或没有阻挡层7的金属线路9都能够保持完整，并处于表面之上。任何可能会出现的铜氧化物会被氢等离子还原为铜。
图3示出了基于本发明方法一个实施例的一个步骤，其中，在金属线路9和侵蚀阻挡层4之上附有一个非导电阻挡层11。阻挡层11最好由等离子氮化硅或碳化硅制成。金属线路9完全被非导电阻挡层11所包覆。电迁移及铜扩散问题由此能够得到解决。
基于本发明方法的下一步骤由图4示出。一个可移除层12被附于金属线路9之上。最好使用可挥发或能降解成更小分子的聚合物来制造可移除层12。如PMMA(聚甲基丙烯酸醇)，聚苯乙烯，以及聚乙烯醇等。紫外线光敏抗蚀剂也可被用来作为制造空气隙的基本材料。这样用来形成可移除层12的空气隙聚合物可以先溶解在一种合适的溶剂里，然后再旋制涂覆于衬底上。
图5示出平整可移除层12之后的设备。若使用聚合物作为空气隙材料，则可通过将聚合物侵蚀成氧等离子或研磨的方法进行平整，直到非导电阻挡层11暴露于金属线路9的顶面10为止。
在图6中，一个多孔绝缘层13被附于可移除层12和金属线路9之上。多孔绝缘层13最好采用旋制涂覆处理形成的如SiLK的低k值介质。一个等离子CVD层也可用作多孔绝缘层13。
图7示出基于本发明方法制造出的设备。空气隙14在金属线路9周围形成。如果可移除层12为聚合物材质，则空气隙14可通过硬化与烘焙相结合的方法得到，温度最好为400℃。由于加热，空气隙聚合物被分解，从而在多孔绝缘层13下形成空气隙14。空气隙14的形成由箭头15示出。含有SiLK的多孔绝缘层13被发现完全可以旋制成和双重镶嵌结构20中通路3的高度一样的厚度，如0.5μm。在这样厚度下的SiLK被发现对于移除所有的聚合材料都是充分可穿透的。
这样所得到的设备也许还要经过进一步的处理过程。因而一个硬掩膜可能被附于多孔绝缘层之上。铺设该掩膜，并蚀入将来要制成接触孔的地方。然后，再附加一层牺牲层，在其中金属线路通过硬掩膜确定。以这种方式重复多次基于本发明的方法，可得到若干互连层。

Claims (9)

1.一种半导体设备的制造方法，该方法包括一个双重镶嵌结构(20)，此双重镶嵌结构包括一个金属层(1)及位于金属层(1)之上的带有通路(3)的第一绝缘层(2)，在第一绝缘层(2)之上设置带有互连槽(6)的第二绝缘层(5)，其中通路(3)和互连槽(6)中存在有顶面(10)的金属线路(9)形成的金属，其特征在于，所述方法还包括以下步骤：
-去除所述第二绝缘层(5)，
-在所述第一绝缘层(2)和所述金属线路(9)上添加可移除层(12)，
-将所述可移除层(12)与所述金属线路(9)的顶面(10)对齐，
-在所述可移除层(12)上添加一个多孔绝缘层(13)，
-通过所述多孔绝缘层(13)去除所述可移除层(12)来形成空气隙(14)。
2.如权利要求1所述的方法，其特征在于，在所述第一绝缘层(2)和所述第二绝缘层(5)之间添加一个侵蚀阻挡层(4)。
3.如权利要求1或2所述的方法，其特征在于，所用的金属为铜。
4.如权利要求3所述的方法，其特征在于，在去除所述第二绝缘层(5)后，在所述金属线路(9)之上覆盖一层非导电阻挡层(11)。
5.如权利要求4所述的方法，其特征在于，周氮化硅或碳化硅作为所述非导电阻挡层(11)。
6.如权利要求1或2所述的方法，其特征在于，用一种旋制涂覆材料作为所述多孔绝缘层(13)。
7.如权利要求6所述的方法，其特征在于，所述旋制涂覆材料包括低K介电树脂。
8.如权利要求1或2所述的方法，其特征在于，用一个等离子化学汽相淀积层作为多孔绝缘层(13)。
9.如权利要求1或2所述的方法，其特征在于，所述可移除层(12)包括一种聚合物，并且所述可移除层(12)的移除过程包括一个加热步骤。
CNB018026419A 2000-09-01 2001-08-23 一种具有多孔绝缘层和空气隙的半导体设备的制造方法 Expired - Fee Related CN1230887C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00203040 2000-09-01
EP00203040.1 2000-09-01

Publications (2)

Publication Number Publication Date
CN1388989A CN1388989A (zh) 2003-01-01
CN1230887C true CN1230887C (zh) 2005-12-07

Family

ID=8171971

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018026419A Expired - Fee Related CN1230887C (zh) 2000-09-01 2001-08-23 一种具有多孔绝缘层和空气隙的半导体设备的制造方法

Country Status (7)

Country Link
US (1) US6562732B2 (zh)
EP (1) EP1224697A1 (zh)
JP (1) JP2004508712A (zh)
KR (1) KR100817956B1 (zh)
CN (1) CN1230887C (zh)
TW (1) TWI227043B (zh)
WO (1) WO2002019416A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008129A1 (en) * 2001-06-27 2003-01-09 International Business Machines Corporation Dielectric material and process of insulating a semiconductor device using same
US20030219968A1 (en) * 2001-12-13 2003-11-27 Ercan Adem Sacrificial inlay process for improved integration of porous interlevel dielectrics
AU2003233470A1 (en) * 2002-04-02 2003-10-20 Dow Global Technologies Inc. Process for making air gap containing semiconducting devices and resulting semiconducting device
JP4574145B2 (ja) * 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
US20040084774A1 (en) * 2002-11-02 2004-05-06 Bo Li Gas layer formation materials
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
US7449407B2 (en) * 2002-11-15 2008-11-11 United Microelectronics Corporation Air gap for dual damascene applications
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
US7294934B2 (en) * 2002-11-21 2007-11-13 Intel Corporation Low-K dielectric structure and method
FR2851373B1 (fr) * 2003-02-18 2006-01-13 St Microelectronics Sa Procede de fabrication d'un circuit electronique integre incorporant des cavites
US7238604B2 (en) * 2003-04-24 2007-07-03 Intel Corporation Forming thin hard mask over air gap or porous dielectric
KR20060014425A (ko) * 2003-05-26 2006-02-15 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 기판 및 그 제조 방법과 이를 포함하는 반도체 장치
TWI292933B (en) 2004-03-17 2008-01-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
TWI273671B (en) 2004-03-18 2007-02-11 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
US8263316B2 (en) * 2004-10-01 2012-09-11 Rohm And Haas Electronic Materials Llc Electronic device manufacture
JP2007019508A (ja) * 2005-07-08 2007-01-25 Stmicroelectronics (Crolles 2) Sas 相互接続配線内における複数のエアギャップの横方向分布の制御
US8399349B2 (en) 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
US7871922B2 (en) * 2007-04-10 2011-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming interconnect structures that include forming air gaps between conductive structures
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
JP2010258213A (ja) * 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
CN101982879A (zh) * 2010-10-15 2011-03-02 复旦大学 一种低介电常数介质与铜互连的结构及其集成方法
SG10201408390TA (en) * 2010-11-18 2015-01-29 Toshiba Kk Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device
JP5570953B2 (ja) 2010-11-18 2014-08-13 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
CN102891100B (zh) * 2011-07-22 2015-04-29 中芯国际集成电路制造(上海)有限公司 浅槽隔离结构及其形成方法
CN103531524B (zh) * 2012-07-02 2017-02-08 中芯国际集成电路制造(上海)有限公司 含有空气隙的互连结构的制备方法
US9034756B2 (en) * 2012-07-26 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
CN106783730B (zh) * 2016-12-28 2020-09-04 上海集成电路研发中心有限公司 一种形成空气隙/铜互连的方法
JP7274477B2 (ja) 2018-06-27 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
CN110858578B (zh) * 2018-08-23 2021-07-13 联华电子股份有限公司 管芯封环及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5461003A (en) 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
EP0911697A3 (en) * 1997-10-22 1999-09-15 Interuniversitair Microelektronica Centrum Vzw A fluorinated hard mask for micropatterning of polymers
US6071809A (en) 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
JP3708732B2 (ja) 1998-12-25 2005-10-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps

Also Published As

Publication number Publication date
EP1224697A1 (en) 2002-07-24
US20020028575A1 (en) 2002-03-07
KR100817956B1 (ko) 2008-03-31
US6562732B2 (en) 2003-05-13
WO2002019416A1 (en) 2002-03-07
JP2004508712A (ja) 2004-03-18
CN1388989A (zh) 2003-01-01
TWI227043B (en) 2005-01-21
KR20020047312A (ko) 2002-06-21

Similar Documents

Publication Publication Date Title
CN1230887C (zh) 一种具有多孔绝缘层和空气隙的半导体设备的制造方法
CN1123920C (zh) 制造双重镶嵌接触窗的方法
US5985762A (en) Method of forming a self-aligned copper diffusion barrier in vias
US5700737A (en) PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination
CN1145209C (zh) 半导体器件的形成方法
KR20010034203A (ko) 두개의 유기물 함유 재료층을 포함하는 전자 디바이스제조 방법
US6531755B1 (en) Semiconductor device and manufacturing method thereof for realizing high packaging density
CN1272846C (zh) 在半导体装置中形成金属线的方法
US7232763B2 (en) Method of manufacturing semiconductor device
JPH08107149A (ja) 半導体デバイスおよび半導体ウエハ上の金属導線を絶縁する方法
TWI236094B (en) Method for forming multi-layer metal line of semiconductor device
CN1260805C (zh) 半导体器件内形成铜引线的方法
US8293638B2 (en) Method of fabricating damascene structures
CN1079578C (zh) 半导体器件中接触的形成方法
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
US20040235293A1 (en) Method for manufacturing semiconductor device
CN1251323C (zh) 改善双嵌入式层间金属介电层表面平坦度的方法
CN1207771C (zh) 使用氧化线层作为介电阻挡层的双镶嵌制程
JPH11312682A (ja) 含フッ素誘電体を用いた金属配線構造及びその製造方法
CN1428839A (zh) 积体电路的双镶嵌结构的制作方法
CN1204867A (zh) 半导体器件及其制造方法
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
CN1430275A (zh) 覆盖有金属阻障层的内连线结构及其制作方法
CN1194376C (zh) 微探针制造方法
KR0171316B1 (ko) 반도체 소자의 층간 절연막의 평탄화 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051207

Termination date: 20120823