CN1079578C - 半导体器件中接触的形成方法 - Google Patents

半导体器件中接触的形成方法 Download PDF

Info

Publication number
CN1079578C
CN1079578C CN96104049A CN96104049A CN1079578C CN 1079578 C CN1079578 C CN 1079578C CN 96104049 A CN96104049 A CN 96104049A CN 96104049 A CN96104049 A CN 96104049A CN 1079578 C CN1079578 C CN 1079578C
Authority
CN
China
Prior art keywords
dielectric film
film
photoresist
tertiary membrane
corrosion rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96104049A
Other languages
English (en)
Other versions
CN1141500A (zh
Inventor
赵景洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019950004444A external-priority patent/KR0144227B1/ko
Priority claimed from KR1019950004451A external-priority patent/KR0148326B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1141500A publication Critical patent/CN1141500A/zh
Application granted granted Critical
Publication of CN1079578C publication Critical patent/CN1079578C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种半导体器件的接触的形成方法，在半导体衬底上淀积有不同腐蚀速率的绝缘膜和金属氧化物膜，形成光刻胶图形，使其宽度是用常规曝光设备所能达到的最小线宽。用光刻胶图形腐蚀绝缘膜和金属氧化物膜时，由于彼此的腐蚀速率不同，使构成的接触孔比其常规接触孔更精细。而且不必购置另外的设备就能制成精细接触孔，可用于具有较高集成度的半导体器件。

Description

半导体器件中接触的形成方法
本发明涉及半导体器件中接触的形成方法，特别涉及用有不同腐蚀速率的薄膜形成接触孔，比用常规光刻工艺形成的接触孔更精细的、半导体器件中接触的形成方法。
常用的半导体技术要求半导体器件具有高集成度以及较高的运行速度。按这种要求，就增加了对具有精细图形半导体器件的需求。
通常，为了使导电层相互电连接，在导电层之间形成接触孔。然后用导电材料填充接触孔，使导电材料与衬底接触。按这种常规的接触方法，如图1所示，在半导体衬底或导电膜1上形成绝缘层2，并用光刻胶膜(未画出)覆盖绝缘膜的上表面。随后，为了露出用常规曝光设备所能达到的最小尺寸的预定接触孔部分，用光刻工艺通过曝光和显影形成光刻胶图形3。按常规光刻工艺腐蚀光刻胶图形(未画出)的形状中露出的绝缘膜2，由此形成接触孔，并露出半导体衬底或导电层的预定部分。然后，在所得结构的整个表面上淀积金属层，使露出的半导体衬底与金属层接触。
在用如上述的光刻工艺的接触形成工艺中，众所周知的是，用光刻胶图形的接触孔形成中与光衍射密切相关，例如，分辨率，即，用光刻工艺形成的最小图形宽度，是一个重要的易变量，并由下面的雷利(Rayleigh)等式规定：
R＝k(λ/NA)
式中，R是分辨率，λ是曝光波长，NA是曝光设备的透镜的数字式孔径，k是随工艺条件调节的常数。作为随工艺能力的易变量，k在批量生产步骤中是0.7，批量生产步骤中主要使用的光源的I-线波长为0.356μm，G-线波长为0.436μm。在普通曝光设备的透镜的数字式孔径为2的情况下，按上述等式，光刻胶图形的宽度为0.5μm到0.6μm。
然而，用上述雷利等式制成的光刻胶图形宽度用于缩拢为较高集成度的半导体器件中时，存在以下问题。
半导体器件的有效沟道长度降低到0.5μm或0.5μm以下，结区尺寸和深度也随有效沟道长度按比例减小。由于在接触孔的构成工艺中可使较小部分的半导体衬底的结区露出，或稍微对不准，而使邻接结区的栅电极损坏。因此，会造成电路元件之间的互连线短路。
因此，为了克服上述问题，按雷利等式必须增大曝光波长和曝光设备的透镜的数字式孔径，为此，需要新的价格昂贵的曝光设备，因而相应地增大了器件的造价。
本发明的目的是，提供一种半导体器件的接触形成方法，无需购置另外的设备，可在半导体器件中形成尺寸小于用常规曝光设备能形成的最小光刻胶图形线宽的接触孔。
按本发明第一实施例能实现上述目的。根据本发明的第一实施例，提供一种半导体器件的接触的形成方法，该方法包括以下工艺步骤：在半导体衬底上形成有不同腐蚀速率的第一和第二绝缘膜，然后，在第二绝缘膜上形成第一光刻胶图形；用所述第一光刻胶图形腐蚀第二绝缘膜；然后除去第一光刻胶图形，由此形成第一孔；在整个所得结构上形成其腐蚀速率比第一和第二绝缘膜的腐蚀速率慢的第三膜，以填充下面的结构；除去第三膜直至露出所述第二绝缘膜，因而只有所述第一孔填充有第三膜；为了只露出第二绝缘膜与第三膜相互接触的有限面积，形成第二光刻胶图形；用第二光刻胶图形腐蚀所述第三膜、第二绝缘膜和第一绝缘膜，由此形成接触孔，并除去第二光刻胶图形；在所述接触孔中形成接触塞；和在所述第二绝缘膜上形成金属互连线以与所述接触塞构成接触。
而且，按本发明第二实施例也能实现上述目的。根据本发明的第二实施例，提供一种半导体器件的接触的形成方法，包括以下工艺步骤：在半导体衬底上形成彼此不同的第一绝缘膜和第二绝缘膜，并在第二绝缘膜上形成第一光刻胶图形；用第一光刻胶图形腐蚀第二绝缘膜，并除去第一光刻胶图形，由此形成第一孔；在整个所得结构上形成其腐蚀速率比所述第一绝缘膜和第二绝缘膜的腐蚀速率慢的第三膜，以填充下面的结构；除去第三膜，直至露出所述第二绝缘膜，因而只有第一孔填充有第三膜；为保护所述第三膜，在整个所得结构上形成其腐蚀速率比所述第三膜的腐蚀速率快的第四绝缘膜；形成第二光刻胶图形，以露出与所述第二绝缘膜和第三膜相互接触的部分相对应的所述第四绝缘膜的部分；用所述第二光刻胶图形顺序腐蚀所述第四绝缘膜、第三膜、第二绝缘膜和第一绝缘膜，由此形成接触孔，并除去所述第二光刻胶图形；除去所述未腐蚀的第四绝缘膜，然后在所述接触孔中形成接触塞；和形成与所述接触塞接触的金属互连线。
而且，上述目的也可按本发明第三实施例实现。根据本发明的第三实施例，提供一种半导体器件的接触的形成方法，包括以下工艺步骤：在半导体衬底上淀积第一绝缘膜，然后，腐蚀所述第一绝缘膜的预定部分；在所述第一绝缘膜上淀积其腐蚀速率比所述第一绝缘膜的腐蚀速率快的第二绝缘膜；腐蚀所述第二绝缘膜，以在第二绝缘膜的一暴露区域形成第一绝缘膜的一暴露边缘；在整个所得结构上淀积其腐蚀速率比所述第一绝缘膜第二绝缘膜的腐蚀速率快的第三绝缘膜；腐蚀所述第三绝缘膜使其处于所述第一绝缘膜的一边的末端的相同线上，由此构成接触孔；在所述接触孔中构成接触塞；和形成与所述接触塞接触的金属互连线。
被认为是发明特性的新特征由所附权利要求书限定。通过以下结合附图所作的详细说明会更好地理解本发明的特性及其优点。
图1是用常规方法形成的半导体器件的接触的剖面图；
图2至7是按本发明第一实施例的、显示半导体器件的接触形成工序的半导体器件的剖面图；
图8至10是按本发明第二实施例的、显示半导体器件的接触形成工序的半导体器件的剖面图；
图11至18是按本发明第三实施例的、显示半导体器件的接触形成工序的半导体器件的剖面图。
下面将参照附图说明本发明的优选实施例。
图2至7是按本发明第一实施例的、显示半导体器件的接触形成工序的半导体器件的剖面图。
首先，如图2所示，在半导体衬底11上形成第一膜12和第二膜13。半导体衬底11是单晶硅衬底或外延硅本体。半导体衬底11可以是用N型或P型杂质原子注入的，而且可在半导体衬底11上形成基极电极和金属互连线。第一膜12和第二膜13最好是有不同性能的绝缘膜。为了形成有不同性能的第一膜12和第二膜13，淀积第一膜12和第二膜13时，可用不同的淀积设备分别淀积这两种膜，如用等离子增强型化学汽相淀积(PECVD)、低压化学汽相淀积(LPCVD)、或常压化学汽相淀积(APCVD)。而且，也可用分段淀积温度的方法分别形成低温氧化膜和高温膜。还有，当分别形成膜，如用构成膜的硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)或金属氧化物膜的不同量或不同种类的气体形成膜时，可以使用另一种方法。
在第二膜13上形成第一光刻胶图形。此时，按用常规曝光设备能达到的最小间隔形成第一光刻胶图形14的宽度。
如图3所示，用第一光刻胶图形14腐蚀第二膜13，由此形成第一孔。用等离子灰化法除去第一光刻胶图形14后，在整个所得结构上淀积第三膜15。此时，第三膜15是腐蚀速率比第一膜12和第二膜13的腐蚀速率低的膜。氮化膜、氧氮化膜、金属氧化物膜，或金属薄膜可用作第三膜15。
如图4所示，用各向异性的均厚腐蚀法或化学机械抛光法使第三膜15填充在第一孔内侧。然后，在整个所得结构上构成第二光刻胶图形17，并同时露出第二膜13与第三膜15相互接触的有限区。此时，像第一光刻胶图形一样，形成第二光刻胶图形17以使其宽度达到最小间隔。
如图5所示，用第二光刻胶图形17腐蚀露出的第二膜13。还用第二光刻胶图形17腐蚀由被腐蚀的第二膜所得的露出的第一膜12。
因而，构成露出一部分半导体衬底的接触孔H。此时，第三膜15与第二膜13一起露出。然而，由于第三膜15的腐蚀速率正如上述的比第一膜12和第二膜13的腐蚀速率慢很多。因而它只有轻度腐蚀。同样，由于第三膜15比第一和第二膜12和13的腐蚀缓慢得多，因此这样形成的接触孔H的直径比用常规光刻工艺所能达到的最小直径还小。
如图6所示，用常规方法除去第二光刻胶图形17。用选择淀积法在接触孔H中形成金属塞18。可用任何导电材料如钨、铜、铝或铝合金作金属塞18。
为了具有图7所示的平面化结构，在整个所得结构的表面上进行平面化处理。用化学机械抛光(CMP)法进行平面化处理。然后在经过平面化的整个所得结构上形成金属互连线19。金属互连线19与金属塞18接触，由此在半导体衬底与金属互连线之间形成有精细尺寸的接触。而且可用有良好导电性的铝或铝合金作金属互连线19。
图8至10是本发明第二实施例的剖面图。由于第二实施例的第一、二工艺与第一实施例的图2和图3的工艺相同，因而省略了说明。
如图8所示，用与第一实施例相同的方法腐蚀第三膜15，因此，有一个塞形在第一孔中。为了减小在随后进行的腐蚀工艺中第三膜15的损害，在整个所得结构上形成第四膜16。此时，第四膜是腐蚀速率比第三膜13的腐蚀速率快的绝缘膜。第四膜16的腐蚀速率最好与第一膜12和第二膜13的腐蚀速率相同。按第一实施例相同的方法和相同的形状在第四膜16上形成第二光刻胶图形17。
如图9所示，用第二光刻胶图形17，进行各向异性腐蚀，露出第四膜16，第二膜13和第一膜12。此时，如上所述，由于第三膜15的腐蚀速率比第四膜16、第二膜13和第一膜12的腐蚀速率慢很多，因而第三膜比上述的这些膜难腐蚀。
而且，本实施例的接触孔H的直径比存在于常规接触孔的第三膜的尺寸减小。腐蚀工艺之后，用普通的等离子灰化法除去第二光刻胶图形17。
图10展示出用选择金属淀积法如用钨或铝等导电金属材料填充的接触孔H的状况，与第一实施例相同。由于随后的工艺与第一实施例相同，因而省去说明。
图11至18是本发明第三实施例的剖面图。本发明中，用腐蚀速率不同的两种以上的腐蚀形成精细接触孔。
如图11所示，在半导体衬底21上淀积预定厚度的第一膜22。在第一膜22上形成第一光刻胶图形23，露出第一膜22的预定部分。用有较慢腐蚀速率的绝缘膜，最好是氮化物膜、氧氮化物膜或金属氧化物膜作第一膜22。
采用第一光刻胶图形23腐蚀第一膜22之后，除去第一光刻胶图形23。之后，淀积足够厚的第二膜24以填充整个所得结构。第二膜24是腐蚀速率比第一膜22的腐蚀速率快的绝缘膜。此后，用常规光刻工艺在第二膜24上形成第二光刻胶图形25，如图12所示。第二光刻胶图形25具有能按随后的腐蚀工艺所腐蚀的第二膜24的尺寸露出第一膜22的边缘部分的图形。第二光刻胶图形25的宽度最好与用常规曝光设备所能曝光的最小线宽的大小相同。
参见图13，为了露出第一膜22的边缘部分，按第二光刻胶图形25的形状各向异性腐蚀第二膜24。此时，由于第二膜24的腐蚀速率比第一膜22的腐蚀速率快，因而第一膜22难以腐蚀，而只腐蚀第二膜24。之后，除去第二光刻胶图形25。
除去第二光刻胶图形25时，淀积足够厚的第三膜，以填充整个所得结构，如图14所示。第三膜26是腐蚀速率比第一膜22和第二膜24的腐蚀速率快的膜。
用光刻工艺在第三膜26上形成第三光刻胶图形27。最好使形成的第三光刻胶图形27的一边的末端与位于半导体衬底21上的第一膜22的腐蚀边界线一致。因而，将第三膜26按第三光刻胶图形27的形状各向异性干腐蚀时，形成其直径比用常规光刻工艺构成的接触孔的直径更细的接触孔28。而且，由接触孔28露出半导体衬底21。然后，用光刻工艺除去第三光刻胶图形27。
如图16所示，用选择金属淀积法、用导电金属材料29(此后算作金属接触塞)填充接触孔28。结果，下面的衬底21由金属接触塞29形成接触。
如图17所示，用化学机械抛光法，抛光第三膜和第二膜，直至露出金属接触塞29的上表面，由此实现了表面的平面化。
如图18所示，所得结构上淀积金属膜后，将金属膜腐蚀成与填入的金属材料接触，由此形成金属互连线30。同时，具有良好导电特性的铝或铝合金用作金属互连线30。
按上述的本发明，在用于构成半导体器件的膜中，使用那些有不同腐蚀速率的膜形成接触孔，其尺寸比用常规光刻工艺构成的接触孔的尺寸更精细。因而，能形成有较高集成度的半导体器件的接触。

Claims (15)

1、一种半导体器件的接触的形成方法，其特征在于，该方法包括以下工艺步骤：
在半导体衬底上形成有不同腐蚀速率的第一和第二绝缘膜，然后，在第二绝缘膜上形成第一光刻胶图形；
用所述第一光刻胶图形腐蚀第二绝缘膜；然后除去第一光刻胶图形，由此形成第一孔；
在整个所得结构上形成其腐蚀速率比第一和第二绝缘膜的腐蚀速率慢的第三膜，以填充下面的结构；
除去第三膜直至露出所述第二绝缘膜，因而只有所述第一孔填充有第三膜；
为了只露出第二绝缘膜与第三膜相互接触的有限面积，形成第二光刻胶图形；
用第二光刻胶图形腐蚀所述第三膜、第二绝缘膜和第一绝缘膜，由此形成接触孔，并除去第二光刻胶图形；
在所述接触孔中形成接触塞；和
在所述第二绝缘膜上形成金属互连线以与所述接触塞构成接触。
2、按权利要求1的半导体器件的接触的形成方法，其特征在于，所述第三膜是选自氮化物膜、氧氮化物膜和金属氧化物膜的绝缘层。
3、按权利要求1的方法，其特征在于，所述第三膜是金属薄膜。
4、按权利要求1的方法，其特征在于，所述第一和第二光刻胶图形的宽度是用常规曝光设备所能形成的最小间隔，所述第一和第二图形部分地相互覆盖。
5、按权利要求1的方法，其特征在于，用选择淀积法形成所述接触塞。
6、按权利要求1的方法，其特征在于，所述接触塞是选自钨、铜、铝和铝合金的导电金属。
7、按权利要求1的方法，其特征在于，该方法还包括在形成所述接触塞的步骤与在所述接触塞上形成所述金属互连线的步骤之间，用化学机械抛光法，抛光所得结构表面，而使其平面化的步骤。
8、按权利要求1的方法，其特征在于，按各向异性均厚腐蚀法将所述第三膜腐蚀成填充所述第一孔的内侧，直至露出所述第二绝缘膜。
9、按权利要求1的方法，其特征在于，按化学机械抛光法，腐蚀所述第三膜，使其填充所述第一孔内侧，直至露出所述第二绝缘膜。
10、一种半导体器件的接触的形成方法，其特征在于，该方法包括以下工艺步骤：
在半导体衬底上形成彼此不同的第一绝缘膜和第二绝缘膜，并在第二绝缘膜上形成第一光刻胶图形；
用第一光刻胶图形腐蚀第二绝缘膜，并除去第一光刻胶图形，由此形成第一孔；
在整个所得结构上形成其腐蚀速率比所述第一绝缘膜和第二绝缘膜的腐蚀速率慢的第三膜，以填充下面的结构；
除去第三膜，直至露出所述第二绝缘膜，因而只有第一孔填充有第三膜；
为保护所述第三膜，在整个所得结构上形成其腐蚀速率比所述第三膜的腐蚀速率快的第四绝缘膜；
形成第二光刻胶图形，以露出与所述第二绝缘膜和第三膜相互接触的部分相对应的所述第四绝缘膜的部分；
用所述第二光刻胶图形顺序腐蚀所述第四绝缘膜、第三膜、第二绝缘膜和第一绝缘膜，由此形成接触孔，并除去所述第二光刻胶图形；
除去所述未腐蚀的第四绝缘膜，然后在所述接触孔中形成接触塞；和
形成与所述接触塞接触的金属互连线。
11、按权利要求10的方法，其特征在于，第四绝缘膜的腐蚀速率与所述第一绝缘膜和第二绝缘膜的腐蚀速率相同。
12、一种半导体器件的接触的形成方法，其特征在于，该方法包括以下工艺步骤：
在半导体衬底上淀积第一绝缘膜，然后，腐蚀所述第一绝缘膜的预定部分；
在所述第一绝缘膜上淀积其腐蚀速率比所述第一绝缘膜的腐蚀速率快的第二绝缘膜；
腐蚀所述第二绝缘膜，以处理处于第二绝缘膜的一暴露区域中的第一绝缘膜的一暴露边缘；
在整个所得结构上淀积其腐蚀速率比所述第一绝缘膜第二绝缘膜的腐蚀速率快的第三绝缘膜；
腐蚀所述第三绝缘膜使其处于所述第一绝缘膜的一边的末端的相同线上，由此构成接触孔；
在所述接触孔中构成接触塞；和
形成与所述接触塞接触的金属互连线。
13、按权利要求12的方法，其特征在于，所述第一绝缘膜是选自氮化物膜、氧氮化物膜和金属氧化物膜的绝缘膜。
14、按权利要求12的方法，其特征在于，所述光刻胶图形宽度是用常规曝光设备所能形成的最小线宽。
15、按权利要求12的方法，其特征在于，该方法还包括在形成所述接触塞的步骤与在所述接触塞上形成所述金属互连线的步骤之间，用化学机械抛光法，抛光所得结构的表面而使其平面化的步骤。
CN96104049A 1995-03-04 1996-03-04 半导体器件中接触的形成方法 Expired - Fee Related CN1079578C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019950004444A KR0144227B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 콘택 형성 방법
KR1019950004451A KR0148326B1 (ko) 1995-03-04 1995-03-04 반도체 소자의 제조방법
KR4444/95 1995-03-04
KR4451/95 1996-03-04

Publications (2)

Publication Number Publication Date
CN1141500A CN1141500A (zh) 1997-01-29
CN1079578C true CN1079578C (zh) 2002-02-20

Family

ID=26630905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96104049A Expired - Fee Related CN1079578C (zh) 1995-03-04 1996-03-04 半导体器件中接触的形成方法

Country Status (3)

Country Link
US (1) US5648298A (zh)
CN (1) CN1079578C (zh)
TW (1) TW295716B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
KR100214852B1 (ko) * 1996-11-02 1999-08-02 김영환 반도체 디바이스의 금속 배선 형성 방법
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
TWI231293B (en) 1997-11-12 2005-04-21 Jsr Corp Transfer film
JPH11220025A (ja) * 1998-02-03 1999-08-10 Rohm Co Ltd 半導体装置およびその製造方法
US6080664A (en) * 1998-05-29 2000-06-27 Vanguard International Semiconductor Corporation Method for fabricating a high aspect ratio stacked contact hole
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US7157734B2 (en) * 2005-05-27 2007-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bond pad structures and methods of manufacturing thereof
CN108899756B (zh) * 2018-06-06 2020-04-28 青岛海信宽带多媒体技术有限公司 金属电极的沉积方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458534A (ja) * 1990-06-27 1992-02-25 Sharp Corp 微細コンタクトホールの形成方法
US5126006A (en) * 1990-10-30 1992-06-30 International Business Machines Corp. Plural level chip masking

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717449A (en) * 1984-04-25 1988-01-05 Honeywell Inc. Dielectric barrier material
US4560435A (en) * 1984-10-01 1985-12-24 International Business Machines Corporation Composite back-etch/lift-off stencil for proximity effect minimization
US5187121A (en) * 1991-12-18 1993-02-16 International Business Machines Corporation Process for fabrication of a semiconductor structure and contact stud
US5466636A (en) * 1992-09-17 1995-11-14 International Business Machines Corporation Method of forming borderless contacts using a removable mandrel
KR100218726B1 (ko) * 1992-12-30 1999-09-01 김영환 고집적 반도체 소자의 접속장치 및 그 제조방법
US5488013A (en) * 1993-12-20 1996-01-30 International Business Machines Corporation Method of forming transverse diffusion barrier interconnect structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458534A (ja) * 1990-06-27 1992-02-25 Sharp Corp 微細コンタクトホールの形成方法
US5126006A (en) * 1990-10-30 1992-06-30 International Business Machines Corp. Plural level chip masking

Also Published As

Publication number Publication date
TW295716B (en) 1997-01-11
CN1141500A (zh) 1997-01-29
US5648298A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
CN1230887C (zh) 一种具有多孔绝缘层和空气隙的半导体设备的制造方法
US5700737A (en) PECVD silicon nitride for etch stop mask and ozone TEOS pattern sensitivity elimination
CN1123920C (zh) 制造双重镶嵌接触窗的方法
CN1079578C (zh) 半导体器件中接触的形成方法
EP0140817A2 (en) Recessed metallization
CN1208949A (zh) 用牺牲可流动氧化物双嵌埋形成多共面金属/绝缘膜的方法
US6207560B1 (en) Method for manufacturing thin-film resistor
US4872050A (en) Interconnection structure in semiconductor device and manufacturing method of the same
KR980011853A (ko) 반도체장치의 자기 정합적 금속 배선 형성 방법
US6001702A (en) Metal to metal capacitor and method for producing same
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
CN1161567A (zh) 在半导体衬底上制造电容器的方法
US6274936B1 (en) Method for forming a contact during the formation of a semiconductor device
US6054389A (en) Method of forming metal conducting pillars
US20010055840A1 (en) Method for fabricating narrow metal interconnects in an integrated circuit using heat and pressure to extrude a metal layer into a lead trench and via/contact
US6080653A (en) Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component
CN1251323C (zh) 改善双嵌入式层间金属介电层表面平坦度的方法
CN1121718C (zh) 用于在集成电路制造中形成亚基本图线尺寸图形的方法
CN1274016C (zh) 插塞的形成方法
CN1213185A (zh) 绝缘栅型半导体器件及其制法
CN1267968C (zh) 半导体元件微细图形的形成方法
KR100197124B1 (ko) 반도체 소자의 금속배선 제조방법
KR0179560B1 (ko) 반도체 소자의 금속 배선 형성방법
EP0502647A2 (en) Conductive structure for integrated circuits
KR100935188B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hyundai Electronics Industries Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee