KR980011853A - 반도체장치의 자기 정합적 금속 배선 형성 방법 - Google Patents

반도체장치의 자기 정합적 금속 배선 형성 방법 Download PDF

Info

Publication number
KR980011853A
KR980011853A KR1019960028408A KR19960028408A KR980011853A KR 980011853 A KR980011853 A KR 980011853A KR 1019960028408 A KR1019960028408 A KR 1019960028408A KR 19960028408 A KR19960028408 A KR 19960028408A KR 980011853 A KR980011853 A KR 980011853A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
layer
conductive layer
film
Prior art date
Application number
KR1019960028408A
Other languages
English (en)
Other versions
KR0184158B1 (ko
Inventor
전영권
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960028408A priority Critical patent/KR0184158B1/ko
Priority to DE19723062A priority patent/DE19723062C2/de
Priority to JP9186702A priority patent/JP2964230B2/ja
Priority to US08/893,582 priority patent/US6171967B1/en
Publication of KR980011853A publication Critical patent/KR980011853A/ko
Application granted granted Critical
Publication of KR0184158B1 publication Critical patent/KR0184158B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1021—Pre-forming the dual damascene structure in a resist layer

Abstract

본 발명은 반도체장치의 자기 정합적 금속 배선 형성 방법에 관한 것으로, 반도체기판 상에 제1 절연막을 형성하고 상기 제1 절연막 상의 소정 부분에 제 1 도선층을 형성하는 공정과, 상기 제1 절연막과 상기 제1도선층 상에 제2절연막을 형성하고 상기 제2 절연막 상에 감광막을 도포한는 공정과, 상기 감광막을 제 1노광 및 현상하여 접촉 홀 패턴을 형성하고 상기 감광막을 마스크로 사용하여 상기 제2절연막의 노출된 부분을 식간하여 접촉 홀을 형성하는 공정과, 상기 제1노광 및 현상후 잔류하는 감광막을 제2 노광 및 현상하여 상기 접촉 홀 패턴을 포함하며 제1도선층의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성하는 공정과, 상기 감광막을 마스크로 사용하여 제 2절연막을 소정 깊이로 식각하여 트렌치을 형성하면서 상기 접촉홀에 의해 상기 제1도선층을 노출시키는 공정과,상기 감광막을 제거하고 상기 트렌치 및 상기 접촉 홀을 채워 상기 제1 도선층과 전기적으로 연결하는 제 2도선층을 형성하는 공정을 구비한다. 따라서, 접촉 홀과 트렌치의 오정렬로 인한 접촉 홀의 표면적이 감소를 방지하여 접촉 저항과 집적도를 향상시킬 수 있으며, 또한, 감광막을 단일층으로 적용하여 두 번의 노광 및 현상 공정을 수행할 수 있으므로 공정을 줄일수 있다.

Description

반도체장치의 자기 정합적 금속 배선 형성 방법
제1도(A) 내지(D) 는 종래 기술에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도.
제2도(A) 내지 (D) 는 종래의 다른 기술에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도.
제3도(A) 내지(C) 는 본 발명의 제1 실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도.
제4도(A) 내지(D) 는 본 발명의 제 2실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도.
제5도(A) 내지(D) 는 본 발명의 제3 실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도.
제6도(A) 내지(D) 본 발명의 제4 실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도.
제7도(A) 내지(D) 본 발명의 제5 실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도.
제8도(A) 내지(D) 본 발명의 제6 실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도.
* 도면의 주요부분에 대한 부호의 설명
31 : 반도체기관 33: 제1절연막
35 : 제1도선층 37 : 제2절연막
39, 47 : 감광막 41 : 접촉 홀
43 : 트렌치 49 : 노광영역
51 : 변질층
본 발명은 반도체장치의 자기 정합적 금속 배선 형성 방법에 관한 것으로서,특히 접촉 홀과 상층 배선을 형성하기 위한 트랜치의 오정렬로 인한 접촉 홀의 표면적 감소를 방지하여 접촉 저항과 집적도를 향상시킬 수 있는 반도체장치의 자기 정합적 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체장치의 회로 금속배선 재료로 전기전도도가 높고, 건식 식각에 의한 패턴 형성이 용이하며 실리콘산화막과 접착성이 양호한 동시에 비교적 가격이 저렴한 알루미늄과 알루미늄 합금박막이 널리 사용되어 왔다. 그러나,반도체장치의 집적도가 증가함에 따라 크기가 감소하고 금속배선이 폭의 미세화 및 다층화되므로 금속배선이 형성될 표면의 토포그래피(topography)가 저하되거나 또는 접촉 홀(contact hole)의 내부와 같이 굴곡을 갖는 부분에서 단차피복성(stepcoverage)이 중요하게 되었다. 즉, 기존에 금속배선을 형성하기 위해 알루미늄과 알루미늄 합금을 스퍼터링(sputtering)하여 금속배선막을 형성하면 굴곡을 갖는 부분에서는 그림자효과(shodow effect)에 의하여 국부적으로 금속배선막의 두께가 얇게 형성되며, 특히 종횡비(aspect ratio)가 1보다 큰 접촉 홀에서 더욱 심각하게 나타난다.
그러므로, 스퍼터링과 같은 물리적 증착방법 대신에 형성되는 막의 표면을 평탄하게 할 수 있는 화학기상증착(Chemical Vapor Deoposition : 이하,CVD라 칭함) 방법으로 알루미늄과 알루미늄 합금을 증착함으로서 단차피복성을 개선하는 연구가 진행되었다.
그러나, 반도체장치의 집적도가 더욱 증가하면 금속배선은 폭이 초미세화됨에 따라 구리(Cu),금(Au),또는(Ag) 동과 같이 알루미늄 또는 알루니늄 합금 보다 전기전도도가 높은 금속으로 형성되어야 한다. 상기에서, 구리는 알루미늄에 비하여 비저항이 낮을 뿐만 아니라 전자이동(electro migration) 및 응력이동(stess migration)특성이 우수하므로 신뢰성을 더욱 향상시킬 수 있다.이에 의해, 구리를 스퍼터닝이나 화학기상증착법으로 형성하는 방법이 연구되고 있다.
그러나, 기존의 알루미늄을 식각할 때 유용한 사용되는 할로겐(Hologen)화합물로 구리를 식각하는 경우에 할로겐 화합물의 증기압이 낮으므로 식각시 온도를 500℃ 정도의 고온으로 상승시켜야 한다.
따라서, 구리로 배선을 식각에 의해 직접 패터닝하여 형성하는 대신에, 기판에 금속 배선의 모양으로 트렌치(trench)를 형성하고 구리박막을 증착한 후 화학-기계적연마(Chemical Mechanical Polishing : 이하,CMP라 칭함)방법으로 에치백(etchback)하여 매몰된 전도선(buried conductor)을 만드는 방법이 연구되고 있다. 또한, 하부의 배선과 상부의 배선을 연결시키는 접촉 홀과 상부의 배선을 형성하기 위한 트렌치를 자기 정합적으로 정렬시켜 상부 배선 형성시 접촉 홀을 통해 하부 배선과 연결되어 다층 배선을 형성하는 기술이 IBM사에 의해"Dual Damascene : A ULSI Wiring Technology"라는 제목으로 1991년 VMIC( P. 114-P.152)에 발표되었으며, 또한, NEC사에 의해"A Quarter-micron Planaried Interconnection Technology With Self-Aligned Plug"라는 제목으로 IEDM(p.305-p.308)에 발표되었다.
제1도 (A)내지 (D)는 상기 종래의 IBM사 기술에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정이다.
제1도 (A)를 참조하면, 반도체기판(11)상에 제1절연막(13)을 형성하고, 이제1 절연막(13)상에 제1 도선층(15)을 형성한다. 그리고 제1도선층(15)을 통상의 포토리쏘그래피 방법에 의해 길이 방향으로 길게 패터닝하고, 이 제 1절연막(13)과 제1 도선층(15)상에 제2 절연막(17)을 형성한다. 그 다음, 제2절연막(17)상에 제1 감광막(19)을 도포하고 노광 및 현상하여 접촉 홀이 형송될 부분의 제2절연막(17)을 노출시킨다. 그리고 상기 제2절연막(17)의 노출된 부분과 제1 감광막(19) 상에 제2 감광막(21)을 도포하고 상기 제1 도선층(15)의 길이 방향으로 길게 노광 및 현상한다. 이때 제2 감광막(21)의 현상된 부분은 상부의 도선층을 형성하기 위한 트렌치 패턴을 갖는 것으로 제1 감광막(19)의 현상된 부분을 포함하며, 또한, 제1 감광막(19)의 소정 부분을 노출시킨다.
제 1도(B)를 참조하면,상기 제1 및 제2 감광막(19)(21)을 마스크로 사용하여 제 2절연막(17)의 노출된 부분을 소정 깊이로 이방성 식각하여 접촉 홀(23)을 형성한다. 상기 접촉 홀(23)을 제 1 도선층(15)이 노출되지 않게 형성한다.
제 1도(C)를 참조하면, 제2 감광막(21)과 제1 감광막(19)을 차례로 에치백(etch-back)하여 제 1감광막(19)에 상기 트렌치 패턴 형태를 갖는 제2 감광막(21)을 전사시킨다. 이때, 제1 감광막(19)의 노출된 부분은 모두 제거되어 제2 절연막(17)이 노출되도록 한다. 따라서,제2 절연막(17)은 제1 도선층(15)의 길이 방향으로 길게 노출된다.그리고 제2 및 제1 감광막(21)(19)을 마스크로 이용하여 제2절연막(17)을 이방성 식각하여 크렌치(25)를 형성한다.이 때 접촉 홀(23)의 바닥면도 식각되므로 상기 트렌치(25)는 접촉 홀(23)에 의해 제1 도선층(15)이 노출되도록 식각한다.
제1도(D)를 참조하면, 제1및 제2 감광막(19)(29)을 제거한 후 제2 절연막(17)상에 구리 등의 도전성 물질을 접촉 홀(23)과 트렌치(25)가 채워져 제1도선층(15)과 전기적으로 연결되도록 증착하여 제2 도선층(27)을 형성한다. 그리고 제2절연막(17) 상에 증착된 제2 도선층(27)을 화학-기계적연막방법(Chemical Mechanical Polishing : 이하 ,CMP라 칭함)등으로 에치백한다.
제2도 (A) 내지 (D)는 상기 종래의 NEC기술에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도이다.
제2도 (A) 를 참조하면, 반도체기판(11)상에 제1 절연막(13)을 형성하고. 이제1절연막(13)상에 제1 도선층(15)을 형성한다. 그리고, 제1 도선층(15)을 통상의 포토리쏘그래피 방법에 의해 길이 방향으로 길게 패터닝하고, 이 제1절연막(13)과 제1 도선층(15)상에 제2 절연막(17)을 형성한다.
제2도 (B) 를 참조하면, 제2 절연막(17)상 에 제 1절연막(18)과 식간 선택비가 다른 절연물질을 증착하여 식각방지층(18)을 형성한다. 그리고, 식각방지층(18)상에 제1 감광막(19)을 도포한 후 노광 및 현상하여 접촉 홀이 형성될 부분의 식각방지충(18)을 노출시킨다. 그리고, 제1 감광막(19)을 마스크로 사용하여 식각방지층(19)의 노출된 부분을 식각하여 제2 절연막(17)을 노출시킨다.
제2도 (C)를 참조하면,상기 제 1감광막(19)을 제거하고 제2 절연막(17)및 식각방지층(18)상에 상기 제2절연막(17)과 동일한 절연물질로 제3 절연막(20)을 형성한다. 그리고, 제3절연막(20)상에 제2감광막(21)을 도포하고 상기 제1 도선층(15)의 길이 방향으로 길게 노광 및 현상한다. 이때, 제2 감광막(21)의 현상된 부분은상부의 도선층을 형성하기 위한 트렌치 패턴을 갖는 것으로, 상기 제 2절연막(17)의 노출된 부분을 포함하여 제3절연막(20)의 소정 부분을 노출시킨다. 그리고, 제2 감광막(21)을 마스크로 사용하여 제3절연막(20)의 노출된 부분을 식각방지층(18)이 노출되도록 식각하여 트렌치(25)를 형성하고, 계속해서, 식각방지층(18)을 마스크로 사용하여 제2 절연막(17)을 제1도선층(15)이 노출되도록 식각하여 접촉 홀(23)을 형성한다.
제2도(D)를 참조하면, 제2 감광막(21)을 제거한 후 제3 절연막(20)상에 구리 등의 도전성물질을 접촉 홀(23)과 트렌치(25)가 채워져 제1도선층(15)과 전기적으로 연결되도록 증착하여 제2 도선층(27)을 형성한다.그리고, 제3 절연막(20)상에 증착된 제2 도선층(27)을CMP등으로 에치백한다.
그러나,상술한 종래의 금속 배선 형성 방법은 접촉 홀을 형성하기 위한 제1 감광막과 트렌치를 형성하기 위한 제2감광막을 각기 다른 마스크로 노광하므로 공정이 복잡하며, 또한 오정렬로 인해 접촉 홀의 표면적이 감소되어 접촉 저항이 커지는 문제점이 있었다.
따라서, 본 발명의 목적은 접촉 홀과 트렌치의 오정렬로 인한 접촉 홀의 표면적이 감소를 방지하여 접촉 저항과 집적도를 향상시킬 수 있는 반도체장치의 자기 정합적 금속 배선 형성 방법을 제공함에 있다.
본 발명의 다른 목적은 감광막을 단일층으로 적용하여 두 번의 노광 및 현상 공정을 수행함으로 감광막을 도포하는 공정을 줄일 수 있는 반도체장치의 자기 정합적 금속 배선 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법은 반도체기판상에 제1 절연막을 형성하고, 상기 제1 절연막 상의 소정 부분에 제1 도선층을 형성하는 공정과,상기 제1절연막과 상기 제1도선층 상에 제2 절연막을 형성하고 상기 제2절연막 상에 감광막을 도포하는 공정과,상기 감광막을 제1노광 및 현상하여 접촉 홀 패턴을 형성하고 상기 감광막을 마스크로사용하여 상기 제2 절연막의 노출된 부분을 식각하여 접촉 홀을 형성하는 공정과, 상기 제1 노광 및 현상 후 잔류하는 감광막을 제2 노광 및 현상하여 상기 접촉 홀 패턴을 포함하며 제1 도선층의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성하는 공정과, 상기 감광막을 마스크로 사용하여 제2절연막을 소정 깊이로 식각하여 트렌치를 형성하면서 상기 접촉 홀에 의해 상기 제1도선층을 노출시키는 공정과,상기 감광막을 제거하고 상기 트렌치 및 상기 접촉 홀을 채워 상기 제1도선층과 전기적으로 연결하는 제2도선층을 형성하는 공정을 구비한다.
이하,첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제3도(A)내지(C)는 본 발명의 제 1실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정도이다.
제3도(A)를 참조하면, 반도체기판(31)상에 제1절연막(33)을 형성하고, 이 제1 절연막(33)상에 제1도선층(35)을 형성한다.상기 반도체기판(31)은 불순물 확산형역(도시되지않음)또는 도선이 형성되는 것으로,이 불순물 확산영역 또는 도선에 제1 도선층(35)이 전기적으로 연결된다. 그리고 제1도선층(35)을 통상의 포토리쏘그래피 방법에 의해 길이 방향으로 길게 패터닝하고, 이 제1절연막(33)과 제1도선층(35)상에 제2 절연막(37)을 형성한다.그 다음,제 2절연막(37)상에 포지티브형(positive type)의 감광막(39)을 도포하고 제1노광 및 현상하여 접촉 홀 패턴을 형성하여 제2절연막(37)을 노출시킨다. 그리고,상기 감광막(39)을 마스크로 사용하고 CF4또는CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 제2 절연막(37)의 노출된 부분을 소정깊이 이방성 식각하여 접촉홀(41)을 형성한다. 이때, 접촉 홀(41)에 의해 제1도선층(35)이 노출되지 않는다.
제3도 (B)를 참조하면, 상기 제1 노광 및 현상 후 잔류하는 감광막(39)을 제2 노광 및 현상하여 접촉 홀 패턴을 포함하며 제1도선층(35)의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성한다.상기에서 제1 노광 및 현상후 잔류하느 감광막(39)은 노광되지 않은 것으로 노광 및 현상이 가능한다. 제3도(C)를 참조하면,상기트렌치 패턴이 형성된 감광막(39)을 마스크로 사용하여 제2 노광 및 현상에 의해 노출된 제2 절연막(37)의 소정 부분을 CF4또는CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 부분을 소정 깊이 이방성 식각하여 트렌치(43)을 형성한다. 이때 접촉 홀(41)의 바닥면도 식각되므로 상기 트렌치(43)는 접촉 홀(41)에 의해 제1 도선층 (35)이 노출되도록 식각하여 형성한다.그리고 감광막(39)을 제거한 후 전표면에 스퍼티링(suppering)또는 화학기상증착방법(Chemical Vapor Deoposition)등의 방법으로 알루미늄 ,구리,금 ,은, 백금 또는 이들의 합금으로 이루어진 도전성 물질을 증착하여 제2도선층(45)을 형성한다. 이때 제2 도선층(45)은 트렌치(43)뿐만 아니라 접촉 홀(41)에도 채워져 제1도선층(35)과 전기적으로 연결된다. 그리고 제2 절연막(37)상에 증착된 제2 도선층(45)을 CMP 방법 등으로 에치백한다.
제4도(A)내지(D)는 본 발명의 제2실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시하는 공정이다.
제4도(A)를 참조하면,반도체기판(31)상에 제1 절연막(33)을 형성하고, 이 제 1절연막(33)상에 제1 도선층(35)을 형성한다. 상기 반도체기판(31)은 불순물 확산영역(도시되지않음)또는 도선이 형성되는 것으로, 이 불순물 확산영역 또는 도선에 제1도선층(35)이 전기적으로 연결된다.그리고 ,제 1도선층(35)을 통상의 포토리쏘그래피 방법에 의해 길이 방향으로 길게 패터닝하고 이 제 1 절연막(33)과 제 1도선층(35)상에 제 2 절연막(37)을 형성한다. 그 다음, 제2 절연막(37)상에 포지티브형(positive type)의 감광막(39)과 네가티브형(negative type)의 감광막(47)을 순차적으로 도포한다.그리고, 상부의 네가티브형의 감광막(47)을 제1 노광 및 현상하여 접촉 홀 패턴을 형성하여 상기 하부의 포지티브형의 감광막(39)을 노출시킨다.상기에서 ,하부 및 상부 감광막(39)(37)을 각각 포지티브형 및 네가티브형으로 형성하였으나 반대로 각각 네가티브형 및 포비티브형으로 형성 할 수도 있다.
제4도(B)를 참조하면,상부 및 하부의 감광막(47)(39)을 CF4또는CHF3등과 같이 불소(F)를 포함하거나, 또는 O2등과 같이 산소(O)를 포함하는 반응성 이온으로 하부 감광막(39) 상의 상부 감광막(47)이 제거되도록 이방성 식각으로 에치 백한다. 이때, 상부 감광막(49)에 형성된 접촉 홀 패턴이 하부 감광막(37)에 전사되어 그 부분의 제 2절연막(37)이 노출된다. 그리고 접촉 홀 패턴이 형성된 하부 감광막(39)을 마스크로 사용하고 CF4, 또는 CHF3 등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 제2 절연막(37)의 노출된 부분을 소정 깊이 이방성 식각하여 접촉 홀(41)을 형성한다. 이 때, 접촉 홀(41)에 의해 제1 도선층(35)이 노출되지 않는다.
제4도(C)를 참조하면, 상기 접촉 홀패턴이 형성된 감광막(39)을 제2 노광 및 현상하여 접촉 홀 패턴을 포함하며 제1 도선층(35)의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성한다.상기에서 잔류하는 감광막(39)은 제1노광에 의해 노광되지 않은 것으로 노광 및 현상이 가능하다. 그리고 상기 감광막(39)을 마스크로 사용하여 제2 노광 및 현상에 의해 노출된 제2 절연막(37)의 소정 부분을 CF4또는 CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 제2 절연막(37)의 노출된 부분을 소정 깊이 이방성 식각하여 접촉 홀(41)을 형성한다. 이 때, 접촉 홀(41)에 의해 제1 도선층(35)이 노출되지 않는다.
제5도 (C)를 참조하면, 상기 접촉 홀 패턴이 형성된 감광막(39)을 제2 노광 및 현상하여 접촉 홀 패턴을 포함하며 제1 도선층(35)의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성한다. 상기에서 잔류하는 감광막(39)은 제1 노광에 의해 노광되지 않은 것으로 노광 및 현상이 가능하다. 그리고, 상기 감광막(39)을 마스크로 사용하여 제2 노광 및 현상에 의해 노출된 제2 절연막(37)의 소정 부분을 CF4, 또는 CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 부분을 소정 깊이 이방성 식각하여 트렌치(43)을 형성한다. 이 때,접촉 홀 (41)의 바닥면도 식각되므로 상기 트렌치(43)는 접촉 홀(41)에 의해 제1 도선층 (35)이 노출되도록 식각하여 형성한다.
제4도(D)를 참조하면,감광막(39)을 제거한 후 전표면에 스퍼터링(suppering)또는 화학기상증착방법(Chemical Vapor Deoposition)등의 방법으로 알루미늄,구리,금 ,은 백금 또는 이들의 합금으로 이루어진 도전성 물질을 증착하여 제2 도선층(45)을 형성한다. 이때 제2 도선층(45)은 트렌치(43)뿐만 아니라 접촉 홀(41)에도 채워져 제1 도선층(35)과 전기적으로 연결된다.그리고 제2절연막(37)상에 증착된 제2도선층(45)을 CMP 방법 등으로 에치백한다.
제5도(A)내지(D)는 본 발명의 제 3실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시 하는 공정도이다.
제5도(A)를 참조하면,반도체기판(31)상에 제1 절연막(33)을 형성하고, 이 제1 절연막(33)상에 제1 도선층(35)을 형성한다. 상기 반도체기판(31)은 불순물 확산영역(도시되지 않음) 또는 도선이 형성되는 것으로 이 불순물 확산영역 또는 도선에 제1 도선층(35)이 전기적으로 연결된다.그리고,제1 도선층(35)을 통상의 포토리쏘그래피 방법에 의해 길이 방향으로 길게 패터닝하고,이 제1 절연막(33)과 제1도선층(35)상에 제2 절연막(37)을 형성한다. 그 다음, 제2절연막(37)상에 포지티브형(positive type)의 감광막(39)을 두껍게 도포하여 형성한다.그리고 감광막(39)을 제2 절연막(37)이 노출되지 않게 소정 깊이까지만 노광되도록 노광량을 조절하여 제1 노광하고 현상하여 접촉 홀 패턴을 형성한다.
제5도(B)를 참조하면, 상부 및 하부의 감광막(39)을 CF4또는 CHF3등과 같이 불소(F)를 포함하거나, 또는 O2등과 같이 산소(O)를 포함하는 반응성 이온으로 제2절연막(37)이 노출되도록 이방성 식각으로 에치 백한 다.상기에서 감광막(37)상부의 소정 부분에 형성된 접촉 홀 패턴이 하부로 전사되어 그 부분의 제2 절연막(37)이 노출된다. 그리고, 접촉 홀 패턴이 형성된 잔류하는 감광막(39)을 마스크로 사용하고 CF4또는 CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 부분을 소정 깊이 이방성 식각하여 트렌치(43)을 형성한다. 이때 접촉 홀(41)의 바닥면도 식각되므로 상기 트렌치(43)는 접촉 홀(41)에 의해 제1 도선층(35)이 노출되도록 식각하여 형성한다.
제5도(D)를 참조하면,잔류하는 감광막(39)을 제거한 후 상술한 구조의 전표면에 스퍼티링(suppering)또는 화학기상증착방법(Chemical Vapor Deoposition)등의 방법으로 알루미늄,구리,금 ,은 백금 또는 이들의 합금으로 이루어진 도전성 물질을 증착하여 제2 도선층(45)을 형성한다. 이때 제2 도선층(45)은 트렌치(43)뿐만 아니라 접촉 홀(41)에도 채워져 제1 조선층(35)과 전기적으로 연결된다.그리고 제2절연막(37)상에 증착된 제2도선층(45)을 CMP 방법 등으로 에치백한다.
제6도(A)내지(D)는 본 발명의 제 4실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시 하는 공정도이다.
제5도(A)를 참조하면,반도체기판(31)상에 제1 절연막(33)을 형성하고, 이 제1 절연막(33)상에 제1 도선층(35)을 형성한다. 상기 반도체기판(31)은 불순물 확산영역(도시되지 않음) 또는 도선이 형성되는 것으로 이 불순물 확산영역 또는 도선에 제1 도선층(35)이 전기적으로 연결된다.그리고,제1 도선층(35)을 통상의 포토리쏘그래피 방법에 의해 길이 방향으로 길게 패터닝하고,이 제1 절연막(33)과 제1도선층(35)상에 제2 절연막(37)을 형성한다. 그 다음, 제2절연막(37)상에 포지티브형(positive type)의 감광막(39)을 두껍게 도포하여 형성한다.그리고 감광막(39)을 제2 절연막(37)과 접촉되는 부분까지 접촉 홀 패턴 형태로 제 1노광하고 계속해서, 노광량을 조절하여 소정 깊이까지만 상기 홈 패턴 형태를 포함하는 트렌치 패턴 형태로 노광되도록 제2 노광한다. 그리고 제1 및 제2 노광된 부분을 현상하여 접촉 홀 패턴 및 트렌치 패턴을 형성한다. 상기 접촉 홀 패턴은 상기 제2도선층(35)과 대응하는 소정 부분의 제2 절연막(37)을 노출시키고 트렌치 패턴는 접촉 홀 패턴과 단차를 이루며 제1 도선층(35)의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성한다.
제6도 (B)를 참조하면,상기 감광막(39)을 마스크로 사용하고 CF4또는CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 제2 절연막(37)의 노출된 부분을 소정깊이 이방성 식각하여 접촉홀(41)을 형성한다. 이때 접촉 홀(41)에 의해 제1도선층(35)이 노출되지 않는다.
제6도(C)를 참조하면, 상기 감광막(39)을 CF4또는 CHF3등과 같이 불소(F)를 포함하거나, 또는 O2등과 같이 산소(O)를 포함하는 반응성 이온으로 에치백하여 상기 트렌치패턴이 제2 절연막(37) 상으로 전사되도록 한다.그리고,트렌치 패턴이 형성된 잔류하는 감광막(39)을 마스크로 사용하고 CF4또는 CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 제2 절연막(37)의 노출된 부분을 소정 깊이 이방성 식각하여 트렌치(43)을 형성한다. 이 때,접촉 홀 (41)의 바닥면도 식각되므로 상기 트렌치(43)는 접촉 홀(41)에 의해 제1 도선층 (35)이 노출되도록 식각하여 형성한다.
제6도(D)를 참조하면, 잔류하는 감광막(39)을 제거한 후 상술한 구조의 전표면에 알루미늄, 구리, 금 , 은 백금 또는 이들의 합금으로 이루어진 도전성 물질을 스퍼터링 또는 화학기상증착방법등의 방법으로 증착하여 제2 도선층(45)을 형성한다. 이때 제2 도선층(45)은 트렌치(43)뿐만 아니라 접촉 홀(41)에도 채워져 제1 도선층(35)과 전기적으로 연결된다. 그리고 제2 절연막(37)상에 증착된 제2 도선층(45)을 CMP 방법 등으로 에치백한다.
제7도(A)내지(D)는 본 발명의 제 5실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시 하는 공정도이다.
제7도(A)를 참조하면,반도체기판(31)상에 제1 절연막(33)을 형성하고, 이 제1 절연막(33)상에 제1 도선층(35)을 형성한다. 상기 반도체기판(31)은 불순물 확산영역(도시되지 않음) 또는 도선이 형성되는 것으로 이 불순물 확산영역 또는 도선에 제1 도선층(35)이 전기적으로 연결된다.그리고,제1 도선층(35)을 통상의 포토리쏘그래피 방법에 의해 길이 방향으로 길게 패터닝하고,이 제1 절연막(33)과 제1도선층(35)상에 제2 절연막(37)을 형성한다. 그 다음, 제2절연막(37)상에 포지티브형(positive type)의 감광막(39)을 두껍게 도포하여 형성한다. 그리고 감광막(39)을 노광량을 조절하여 소정 깊이 까지반 제1 노광하여 접촉 홀 패턴 형태의 노광영역(49)을 형성한다. 그 다음 상기 감광막(39)을 실리콘(Si)을 포함하는 HMDS(Hexamethldisilazane)등과 같은 유기물질이나 주석(Sn) 등을 도핑하여 노광영역(49)이 형성되지 않은 부분에 소정 깊이를 갖는 변질층(51)을 형성
제7도(B)를 참조하면,노광영역(49)이 제거 되도록 현상 한 후 상기 변질층(51)을 마스크로 사용하고 CF4또는 CHF3등과 같이 불소(F)를 포함하거나, 또는 O2등과 같이 산소(O)를 포함하는 반응성 이온으로 감광막(39)의 노출된 부분을 에치백한다. 이 때 접촉 홀 패턴이 전사되어 제2 절연막이 노출된다. 그리고, 상기 변질층(51)을 마스크로 사용하고 CF4또는 CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 제2 절연막(37)의 노출된 부분을 소정 깊이 이방성 식각하여 접촉 홀(41)을 형성한다. 이때, 접촉 홀(41)에 의해 제1 도전층(35)이 노출되지 않는다.
제7도(C)를 참조하면, 상기 변질층(51)이 되거나 현상된 부분을 제외한 잔류하는 감광막(39)을 상기 접촉 홀 패턴 형태를 포함하여 제 1도선층(35)의 길이방향으로 길게 트렌치 패턴 형태로 제2 노광한다. 그 다음,변질층(51)을 선택적으로 제거하고 감광막(39)의 노광된 부분을 현상하여 트렌치 패턴을 형성한다.상기에서 변질층(51)을 선택적으로 제거한 후 감광막(39)을 제2 노광 및 현상하여 트렌치 패턴을 형성 할 수도 있다. 그리고 상기 트렌치 패턴이 형성된 잔류하는 감광막(39)을 마스크로 사용하고 CF4또는 CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 제2 절연막(37)의 노출된 부분을 소정 깊이 이방성 식각하여 트렌치(43)을 형성한다.이 때, 접촉 홀(41)의 바닥면도 식각되므로 상기 트렌치(43)는 접촉 홀(41)에 의해 제1 도선층(35)이 노출되도록 식각하여 형성한다.
제7도(D)를 참조하면, 잔류하는 감광막(39)을 제거한 후 상술한 구조의 전표면에 알루미늄, 구리, 금 , 은 백금 또는 이들의 합금으로 이루어진 도전성 물질을 스퍼티링 또는 화학기상증착방법등의 방법으로 증착하여 제2 도선층(45)을 형성한다. 이때 제2 도선층(45)은 트렌치(43)뿐만 아니라 접촉 홀(41)에도 채워져 제1 도선층(35)과 전기적으로 연결된다. 그리고 제2 절연막(37)상에 증착된 제2 도선층(45)을 CMP 방법 등으로 에치백한다.
제8도(A)내지(D)는 본 발명의 제 6실시예에 따른 반도체장치의 자기 정합적 금속 배선 형성 방법을 도시 하는 공정도이다.
제8도(A)를 참조하면,반도체기판(31)상에 제1 절연막(33)을 형성하고, 이 제1 절연막(33)상에 제1 도선층(35)을 형성한다. 상기 반도체기판(31)은 불순물 확산영역(도시되지 않음) 또는 도선이 형성되는 것으로 이 불순물 확산영역 또는 도선에 제1 도선층(35)이 전기적으로 연결된다.그리고,제1 도선층(35)을 통상의 포토리쏘그래피 방법에 의해 길이 방향으로 길게 패터닝하고,이 제1 절연막(33)과 제1도선층(35)상에 제2 절연막(37)을 형성한다. 그 다음, 제2절연막(37)상에 포지티브형(positive type)의 감광막(39)을 도포하여 형성한 후 감광막(39)을 제2절연막(37)과 접촉되는 부분까지 접촉 홀 패턴 형태로 제1 노광하여 접촉 홀 패턴 형태의 노광영역(49)을 형성한다.그 다음,상기 감광막(39)을 실리콘(Si)을 포함하는 HMDS(Hexamethyldisilazane)등과 같은 유기물질이나 주석(Sn) 등을 도핑하여 노광영역(49)이 형성되지 않은 부분에 소정 깊이를 갖는 변질층(51)을 형성한다.
제8도(B)를 참조하면,노광영역(49)이 제거 되어 제2 절연막(37)이 노출되도록 현상 한다. 그리고, 상기 변질층(51)을 마스크로 사용하고 CF4또는 CHF3등과 같이 불소(F)를 포함하는 반응성 이온으로 제2 절연막(37)의 노출된 부분을 소정 깊이 이방성 식각하여 접촉 홀(41)을 형성한다. 이때, 접촉 홀(41)에 의해 제1 도선층(35) 이 노출되지 않는다.
제8도(C)를 참조하면, 상기 변질층(51)이 되거나 현상된 부분을 제외한 잔류하는 감광막(39)을 상기 접촉 홀 패턴 형태를 포함하여 제 1도선층(35)의 길이방향으로 길게 트렌치 패턴 형태로 제2 노광한다. 그 다음,변질층(51)을 선택적으로 제거하고 감광막(39)의 노광된 부분을 현상하여 트렌치 패턴을 형성한다.상기에서 변질층(51)을 선택적으로 제거한 후 감광막(39)을 제2 노광 및 현상하여 트렌치 패턴을 형성 할 수도 있다. 그리고 상기 트렌치 패턴이 형성된 잔류하는 감광막(39)을 마스크로 사용하고 CF4또는 CHF3등과 같이 불소(F)를 포함하는 반응성 이온을 이용하여 제2 절연막(37)의 노출된 부분을 소정 깊이 이방성 식각하여 트렌치(43)을 형성한다.이 때, 접촉 홀(41)의 바닥면도 식각되므로 상기 트렌치(43)는 접촉 홀(41)에 의해 제1 도선층(35)이 노출되도록 시각하여 형성한다.
제8도(D)를 참조하면, 잔류하는 감광막(39)을 제거한 후 상술한 구조의 전표면에 알루미늄, 구리, 금 , 은 백금 또는 이들의 합금으로 이루어진 도전성 물질을 스퍼티링 또는 화학기상증착방법 등의 방법으로 증착하여 제2 도선층(45)을 형성한다. 이때 제2 도선층(45)은 트렌치(43)뿐만 아니라 접촉 홀(41)에도 채워져 제1 도선층(35)과 전기적으로 연결된다. 그리고 제2 절연막(37)상에 증착된 제2 도선층(45)을 CMP 방법 등으로 에치백한다.
따라서 본 발명은 접촉 홀과 트렌치 오정렬로 인한 접촉 홀의 표면적이 감소를 방지하여 접촉 저항과 집적도를 향상시킬 수 있으며, 또한 감광막을 단일층으로 적용하여 두 번의 노광 및 현상 공정을 수행할 수 있으므로 공정을 줄일 수 있는 잇점이 있다.

Claims (22)

  1. 반도체기관 상에 제 1절연막을 형성하고 상기 제1 절연막 상의 소정 부분에 제 1도선층을 형성하는 공정과, 상기 제 1절연막과 상기 제 1도선층 상에 제2 절연막을 형성하고 상기 제2 절연막 상에 감광막을 도포하는 공정과, 상기 감광막을 제 1노광 및 현상하여 접촉 홀 패턴을 형성하고 상기 감광막을 마스크로 사용하여 상기 제2 절연막의 노출된 부분을 식각하여 접촉 홀을 형성하는 공정과, 상기 제1 노광 및 현상 후 잔류하는 감광막을 제2 노광 및 현상하여 상기 접촉 홀 패턴을 포함하며 제1 도선층의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성하는 공정과 상기 감광막을 마스크로 사용하여 제2절연막을 소정 깊이로 식각하여 트렌치를 형성하면서 상기 접촉 홀에 의해 상기 제1 도선층을 노출시키는 공정과, 상기 감광막을 제거하고 상기 트렌치 및 상기 접촉 홀을 채워 상기 제1 도선층과 전기적으로 연결하는 제2 도선층을 형성하는 공정을 구비하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  2. 제1항에 있어서,상기 감광막을 포지티브형으로 도포하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  3. 제 1항에 있어서,상기 감광막을 서로 다른 현상 특성을 갖는 포지티브형 및 네가티브형의 하부층과 상부층으로 적층하여 형성하는 반도체장치의 자기 정합적 금속 배선 형성 방법
  4. 제3항에 있어서, 상기 감광막의 상기 상부층을 제1 노광 및 현상하여 접촉 홀 패턴을 형성하고 에치 백하여 상기 하부층으로 전사하는 반도체장치의 자기 정합적 금속 배선 형성 방법
  5. 제 1항에 있어서,상기 제 1노광 및 현상된 감광막을 마스크로 사용하여 상기 접촉 홀을 형성할 때 상기 제1 도선층이 노출되지 않도록하는 반도체장치의 자기 정합적 금속 배선 형성 방법
  6. 제 1항에 있어서, 상기 제 2도선층을 알루미늄, 구리, 금 ,은, 백금 또는 이들의 합금으로 이루어진 도전성 물질로 형성하는 반도체장치의 자기 정합적 금속 배선 형성 방법
  7. 반도체기관 상에 제 1절연막을 형성하고 상기 제1 절연막 상의 소정 부분에 제 1도선층을 형성하는 공정과, 상기 제 1절연막과 상기 제 1도선층 상에 제2 절연막을 형성하고 상기 제2 절연막 상에 감광막을 도포하는 공정과, 상기 감광막을 노광량을 조절하여 제 1 노광하고 현상하여 상기 제2 절연막이 노출되지 않도록 소정 깊이를 갖는 접촉 홀 패턴을 형성하는 공정과, 상기 감광막을 상부의 소정 부분에 형성된 접촉 홀 패턴이 하부로 전사되어 제2 절연막이 노출되도록 에치 백하는 공정과, 상기 잔류하는 감광막을 마스크로 사용하여 상기 제2 절연막의 노출된 부분을 식각하여 접촉 홀을 형성하는 공정과, 상기 잔류하는 감광막을 마스크로 사용하여 상기 제2 절연막의 노출된 부분을 식각하여 접촉 홀을 형성하는 공정과, 상기 잔류하느 감광막을 제 2노광 및 현상하여 상기 접촉 홀 패턴을 포함하며 제1 도선층의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성하는 공정과, 상기 감광막을 마스크로 사용하여 제2 절연막을 소정 깊이로 식각하여 트렌치를 형성 하면서 상기 접촉 홀에 의해 상기 제 1도선층을 노츨시키는 공정과,상기 감광막을 제거하고 상기 트렌치 및 상기 접촉 홀을 채워 상기 도선층과 전기적으로 연결하는 제2도선층을 형성하는 공정을 구비하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  8. 제7항에 있어서,상기 감광막을 포지티브형으로 도포하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  9. 제 7항에 있어서,상기 제 1노광 및 현상된 감광막을 마스크로 사용하여 상기 접촉 홀을 상기 제1 도선층이 노출되지 않도록 하는 반도체장치의 자기 정합적 금속 배선 형성 방법
  10. 제 7항에 있어서, 상기 제 2도선층을 알루미늄, 구리, 금 ,은, 백금 또는 이들의 합금으로 이루어진 도전성 물질로 형성하는 반도체장치의 자기 정합적 금속 배선 형성 방법
  11. 반도체기판 상에 제 1절연막을 형성하고 상기 제1 절연막 상의 소정 부분에 제 1도선층을 형성하는 공정과, 상기 제 1절연막과 상기 제 1도선층 상에 제2 절연막을 형성하고 상기 제2 절연막 상에 감광막을 도포하는 공정과, 상기 감광막을 노광량을 조절하여 제 1 및 제 2노광 하고 현상 하여 상기 제2 절연막을 노출 시키는 접촉 홀 패턴과 상기 접촉 홀 패턴과 단차를 가지며 상기 제1 도선층의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성하는 공정과,상기 감광막을 마스크로 사용하여 상기 접촉 홀 패턴에 의해 노출된 제 2절연막의 소정 부분에 접촉 홀을 형성하는 공정과,상기 감광막을 상기 트렌치 패턴이 제2 절연막 상으로 전사 되도록 에치 백하는 공정과, 상기 잔류하는 감광막을 마스크로 사용하여 제 2절연막을 소정 깊이로 식각하여 트렌치를 형성하면서 상기 접촉 홀에 의해 제1 도선층을 노출시키는 공정과,상기 감광막을 제거하고 상기 트렌치 및 상기 접촉 홀을 채워 상기 제1 도선층과 전기적으로 연결하는 제2 도선층을 형성하는 공정을 구비하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  12. 제11항에 있어서, 상기 감광막을 포지티브형으로 도포하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  13. 제 11항에 있어서, 상기 제1및 제 1노광하고 현상된 감광막을 마스크로 사용하여 상기 접촉 홀을 형성할 때 상기 제1 도선층이 노출되지 않도록하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  14. 제 11항에 있어서, 상기 제 2도선층을 알루미늄, 구리, 금 ,은, 백금 또는 이들의 합금으로 이루어진 도전성 물질로 형성하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  15. 반도체기관 상에 제 1절연막을 형성하고 상기 제1 절연막 상의 소정 부분에 제 1도선층을 형성하는 공정과, 상기 제 1절연막과 상기 제 1도선층 상에 제2 절연막을 형성하고 상기 제2 절연막 상에 감광막을 도포하는 공정과, 상기 감광막을 제1 노광하여 접촉 홀 패턴 형태의 노광영역을 형성하고 불순물을 도핑하여 노광영역이 형성되지 않은 부분에 소정 깊이를 갖는 변질층을 형성하는 공정과,상기 노광영역을 현상하여 접촉 홀 패턴을 형성하고 상기 감광막을 마스크로 사용하여 상기 제 2 절연막의 노출된 부분을 식각하여 접촉 홀을 형성하는 공정과, 상기 제1 노광 및 현상 후 잔류하는 감광막을 제2 노광 및 현상하여 상기 접촉 홀 패턴을 포함하며 제1도선층의 길이 방향으로 길게 형성되는 트렌치 패턴을 형성하고 변질층을 제거하는 공정과, 상기 감광막을 마스크로 사용하여 제2 절연막을 소정 깊이로 식각하여 트렌치를 형성하면서 상기 접촉 홀에의해 상기 제1 도선층을 노출시키는 공정과,상기 감광막을 제거하고 상기 트렌치 및 상기 접촉 홀을 채워 상기 제1 도선층과 전기적으로 연결하는 제2 도선층을 형성하는 공정을 구비하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  16. 제15항에 있어서,상기 감광막을 포지티브형으로 도포하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  17. 제15항에 있어서,상기 노광영역을 노광량을 조절하여 상기 감광막의 소정 깊이 까지만 형성하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  18. 제17항에 있어서, 상기 노광영역 현상 후 변질층을 마스크로 사용하여 접촉 홀 패턴이 전사되어 제 2절연막이 노출되게 감광막을 에치 백하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  19. 제15항에 있어서,상기 노광영역을 상기 제2 절연막과 접촉하도록 형성하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  20. 제15항에 있어서,상기 변질층을 실리콘(Si)을 포함하는 유기물질이나 주석(Sn)을 도핑하여 형성하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  21. 제 15항에 있어서, 상기 제 1노광 및 현상된 감광막을 마스크로 사용하여 상기 접촉 홀을 형성할 때 상기 제1 도선층이 노출되지 않도록 하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
  22. 제 15항에 있어서, 상기 제 2도선층을 알루미늄, 구리, 금 ,은, 백금 또는 이들의 합금으로 이루어진 도전성 물질로 형성하는 반도체장치의 자기 정합적 금속 배선 형성 방법.
    * 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019960028408A 1996-07-13 1996-07-13 반도체장치의 자기 정합정 금속 배선 형성 방법 KR0184158B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960028408A KR0184158B1 (ko) 1996-07-13 1996-07-13 반도체장치의 자기 정합정 금속 배선 형성 방법
DE19723062A DE19723062C2 (de) 1996-07-13 1997-06-02 Verfahren zum Bilden einer selbst ausgerichteten Metallverdrahtung für ein Halbleiterbauelement
JP9186702A JP2964230B2 (ja) 1996-07-13 1997-07-11 半導体装置の自己整合的金属配線形成方法
US08/893,582 US6171967B1 (en) 1996-07-13 1997-07-11 Method for forming a self-aligned metal wire of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028408A KR0184158B1 (ko) 1996-07-13 1996-07-13 반도체장치의 자기 정합정 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR980011853A true KR980011853A (ko) 1998-04-30
KR0184158B1 KR0184158B1 (ko) 1999-04-15

Family

ID=19466286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028408A KR0184158B1 (ko) 1996-07-13 1996-07-13 반도체장치의 자기 정합정 금속 배선 형성 방법

Country Status (4)

Country Link
US (1) US6171967B1 (ko)
JP (1) JP2964230B2 (ko)
KR (1) KR0184158B1 (ko)
DE (1) DE19723062C2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462764B1 (ko) * 2002-07-02 2004-12-20 동부전자 주식회사 이종 감광막을 이용한 듀얼 다마신 방법
KR100598308B1 (ko) * 1999-12-23 2006-07-10 주식회사 하이닉스반도체 반도체 소자의 다마신 패턴 형성방법
US7241684B2 (en) 2003-12-31 2007-07-10 Dongbu Electronics Co., Ltd. Method of forming metal wiring of semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066569A (en) * 1997-09-30 2000-05-23 Siemens Aktiengesellschaft Dual damascene process for metal layers and organic intermetal layers
KR100480573B1 (ko) * 1997-11-17 2005-09-30 삼성전자주식회사 반도체메모리소자의비트라인형성방법
DE19829152A1 (de) * 1998-05-05 1999-11-18 United Microelectronics Corp Doppeltes Damaszierverfahren
GB2340302B (en) * 1998-07-29 2000-07-26 United Microelectronics Corp Method of manufacture using dual damascene process
FR2791472B1 (fr) * 1999-03-26 2002-07-05 Commissariat Energie Atomique Procede de creation de lignes de connexion et de points de contact sous-jacents dans un substrat dielectrique
CN1192427C (zh) * 1999-08-25 2005-03-09 因芬尼昂技术股份公司 制造具有至少一个金属化平面的集成电路的方法
DE10021865C2 (de) * 2000-05-05 2002-08-01 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und elektronisches Bauteil mit einer Teststruktur auf einem Halbleiterchip sowie Verfahren zu deren Herstellung
JP3822101B2 (ja) * 2001-12-26 2006-09-13 株式会社ルネサステクノロジ 感放射線組成物及びパタン形成方法及び半導体装置の製造方法
US6461887B1 (en) * 2002-01-03 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Method to form an inverted staircase STI structure by etch-deposition-etch and selective epitaxial growth
US6864152B1 (en) * 2003-05-20 2005-03-08 Lsi Logic Corporation Fabrication of trenches with multiple depths on the same substrate
US7304354B2 (en) 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
WO2007061531A2 (en) * 2005-10-14 2007-05-31 Silicon Space Technology Corporation Radiation hardened isolation structures and fabrication methods
US20080142899A1 (en) * 2006-08-04 2008-06-19 Silicon Space Technology Corporation Radiation immunity of integrated circuits using backside die contact and electrically conductive layers
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
US10038058B2 (en) 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same
CN107678247B (zh) * 2017-08-25 2020-05-29 长安大学 一种硅基集成曝光量测量器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758305A (en) * 1986-03-11 1988-07-19 Texas Instruments Incorporated Contact etch method
US4985374A (en) * 1989-06-30 1991-01-15 Kabushiki Kaisha Toshiba Making a semiconductor device with ammonia treatment of photoresist
JP2778996B2 (ja) * 1989-06-30 1998-07-23 株式会社東芝 半導体装置の製造方法
FR2663784B1 (fr) * 1990-06-26 1997-01-31 Commissariat Energie Atomique Procede de realisation d'un etage d'un circuit integre.
JP2831847B2 (ja) * 1990-11-29 1998-12-02 株式会社東芝 半導体装置の製造方法
US5240554A (en) * 1991-01-22 1993-08-31 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
KR970002427B1 (en) * 1994-01-14 1997-03-05 Lg Semicon Co Ltd Fine patterning method of photoresist film
JPH07254605A (ja) * 1994-03-16 1995-10-03 Toshiba Corp 配線形成方法
JP3529849B2 (ja) * 1994-05-23 2004-05-24 富士通株式会社 半導体装置の製造方法
JPH08107143A (ja) * 1994-10-03 1996-04-23 Toshiba Corp 多層配線層の形成方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598308B1 (ko) * 1999-12-23 2006-07-10 주식회사 하이닉스반도체 반도체 소자의 다마신 패턴 형성방법
KR100462764B1 (ko) * 2002-07-02 2004-12-20 동부전자 주식회사 이종 감광막을 이용한 듀얼 다마신 방법
US7241684B2 (en) 2003-12-31 2007-07-10 Dongbu Electronics Co., Ltd. Method of forming metal wiring of semiconductor device

Also Published As

Publication number Publication date
US6171967B1 (en) 2001-01-09
JPH1064996A (ja) 1998-03-06
KR0184158B1 (ko) 1999-04-15
JP2964230B2 (ja) 1999-10-18
DE19723062A1 (de) 1998-01-22
DE19723062C2 (de) 2003-04-30

Similar Documents

Publication Publication Date Title
KR0184158B1 (ko) 반도체장치의 자기 정합정 금속 배선 형성 방법
JP2728025B2 (ja) 半導体装置の製造方法
US5068711A (en) Semiconductor device having a planarized surface
US6008114A (en) Method of forming dual damascene structure
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
US5625231A (en) Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology
KR20000022840A (ko) 매입배선구조 및 그 형성방법
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JP2002299437A (ja) 半導体装置の製造方法
US5948705A (en) Method of forming interconnection line
JP2000243836A (ja) 半導体素子の配線形成方法
EP1317771B1 (en) Improved semiconductor structure and method of fabrication
EP1317772B1 (en) Semiconductor interconnection structure and method of fabrication
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
KR20030038521A (ko) 반도체 장치의 제조 방법
KR20040011875A (ko) 반도체 장치의 배선 형성 방법
KR100443522B1 (ko) 반도체소자의제조방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100340860B1 (ko) 반도체 소자의 콘택 플러그 제조 방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100265972B1 (ko) 반도체장치의다층배선형성방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR20040074798A (ko) 반도체 장치의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee