TW295716B - Methods for forming a contact in a semiconductor device - Google Patents

Description

經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） <發明領域> 本發明係有關於在一半導體元件之内形成接點之方法 ;更具體而言，本發明係有關於在一半導體元件之内形成 接點之方法*在此半導體中可Μ利用具有不同腐蝕率之薄 膜來形成接點通孔，由此方法所形成之接點通孔，較傳統 腐蝕方法所形成之接點通孔更為微綑。 <發明背景> 在現今的半導體技術對半導體元件之需求為更高之積 體化及更快之操作速度。為了順應上列之需求，對於一更 精細佈形之需求有與日俱if?之趨勢， 一般而言，接點通孔是在導電性薄層之間形成，Μ便 在導電性薄層之間形成電性連接。然後，接點通孔之中再 填人可導電材料，使得此可導電材料會與基底接觸。根據 此傅統之方法，如第一圖所示，在半導體基底或是導電性 膜1之上可形成一絕緣膜2，而且在此，絕纟象膜2之上側表面 之上覆蓋有一層光阻膜(未Μ圖示）。其次，為了使一預定 之接點通孔部份能Μ最小之尺寸（現今曝光設備所能達到 之程度）露出*使用包括曝光及顯影步驟之一光蝕刻製程 ，形成一光阻佈形3。根據傳統之光蝕刻技術，可Μ將Μ 光阻佈形形式露出之絕緣膜2加Μ腐蝕，得Μ形成接點通 孔及將半導體基底或是導電性膜1上之預定部份暴露出來 。光阻佈形亦是使用傅統方法來去除。然後，再於所得結 構的整個表面之上沈積上一層金靥層，使得露出之半導髑 基底可與金羼曆接觸。 -3 - 本紙張尺度適用中國國家標準（CNS ) Α4规格（210 X 2W公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 A7 295716 ___________ B7 五、發明説明（） 在使用如上的光触刻技術的接點形成製程中，眾所皆 知使用光阻佈形的接點通孔，在形成時，會與光的繞射現 象息息相關。例如，鑑別率，也就是使用光蝕刻技術可Μ 形成之最小佈形寬度，是一個非常重要之變數，如睫後的 瑞利方程式（Rayleigh equation)來決定， R - Κ (λ /ΝΑ) 其中，R為鑑率，人為光之波長，ΝΑ為數值孔 徑，k為依據過程情形而調整的常數。在大量製造步驟時 ，k約為0.7。此外，在Λ值為0.356微米之1射線，與入 值為0.436微米之G射線用於大盪製造，及ΝΑ值為2的情況 ，考盧光繞射時*依據上面之瑞利方程式，可Μ得到琨行 設備可獲得的最小鑑別率約為0.5至0.6微米。 然而，在半導體元件朝向更高程度積體化的趨勢下， 由上面的瑞利方程式所決定之光阻佈形寬度的半導體製程 會遭遇到下面的問題。 随著半導體元件的等效通道寬度降到〇.5微米或是更 小的情況下，接面區域的尺寸及深度也随著等效通道寬度 的尺寸縮小而成比例的縮小。由於此成比例縮小的規象， 在形成接點通孔的製程中，即使有輕微的未對準情況，也 會使半導體基底之接面區域受到曝光，而在接面區域鄰近 的鬧極電極也會受此影響而性能劣化。因此，内接線會造 成電路元素的短路問題。 因此，為了解決上述的問題，依據瑞利方程式，要使 曝光設備的曝光波長減少，並增加曝光設備透鏡之孔隙率 -4 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） (請先閲讀背面之注意事項再填寫本頁) 、-° 經濟部中央標準局貨工消費合作社印掣 經濟部中央標準局員工消費合作社印家 A7 B7 五、發明説明（） 為了達到上面的要求，就需要新且價昂的曝光設備，因 此元件的製造成本也随之增加‘ <發明總論> 本發明之--目的即在提供一種形成半導體元件接點通 孔之方法*用此方法，無須添購額外之設備，所形成之接 點通孔尺寸比光阻佈形（使用傳統之曝光設備）之嚴小線寬 遢要小。 上述之目的可根據本發明之第一具體實例而得Μ完成 。在本發明之第具體實例中，在半導髓基底上形成第一 及第二層膜，此第一及第二層膜彼此互相不同。在第二層 膜上形成一第一光阻佈形。由此第一光胆佈形，即可將此 第二層膜加Μ腐触。在去除第一光阻佈形之後，即可形成 一第一通孔。在整個結構上，再覆蓋上一層第三層膜，此 第三層膜之腐触率較第一及第二曆膜之腐触率為慢，此第 三層膜可覆蓋較低之结構。在第二層膜曝光之後，再將第 三層膜去除，使得只有第一通孔填有第三層膜。第二光姐 佈形在形成之後，可Μ使第二及第三層膜互相接觸的有限 區域暴露出來。第三層膜、第二層膜及第一曆膜利用第二 光阻佈形來腐触，藉以形成一接點通孔。在第二層膜之上 形成一金屬内接線，使此第二層膜得以接觸到接點插栓， 這樣即可在半導體元件之中形成·接點。 另外一種可替代方式是*上述之目的可根據本發明之 第二具體實例而得以完成。在本發明之第二具體實例中， 在半導體基底上形成第一及第二層膜，此第一及第二曆膜 —5 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 彼此互相不同。在第二層膜上形成-第一光阻佈形。由此 第一光阻佈形，即可將此第二層膜加Μ腐蝕。在去除第-光阻佈形之後，即可形成-第--通孔，在整個結構上，再 覆蓋上-*曆第三層膜，此第三曆膜之腐蝕率較第-及第二 層膜之腐蝕率為慢，此第三層膜可覆Μ較低之結構。在第 二曆膜曝光之後，再將第三層膜去除，使得只有第一通孔 填有第三層膜為了保護第三層膜，在整個所得結構上， 再覆蓋上一層第四層膜，此第四層膜之腐触率較第三層膜 之腐触率為快其次，第二光姐佈形在形成之後，可以使 第二及第三層膜互相接觸的有限區域暴露出來。第四層膜 、第三層膜、第二層_及第一層膜利用第二光阻佈形來腐 触’藉Μ形成一接點通孔‘，随後，將第二光阻佈形及未腐 蝕之第四層膜去除，然後在接點通孔之内形成一接點插栓 。在第二層膜之上形成一金鼷内接線，使此第二層膜得以 接觸到接點插栓，這櫬即可在半導體元件之中形成一接點〇 另外一棰可替代方式是，上述之目的可根據本發明之 第二具體實例而得以完成。在本發明之第二具體實例中， 在半導體基底上形成第一曆膜，此第一層膜之一預定部份 先被腐蝕掉。在整個結構上，再覆蓋上一曆第二層膜，此 第二層膜之腐蝕率較第一層膜之腐触率為快。在第二層膜 之上形成一光阻佈形，使得位在第一層膜之一預定被腐蝕 掉部份上之第二層膜部份會被曝光。藉由此光阻佈形，可 Μ將第二層膜腐蝕掉，然後再去除此第一光胆佈形。在整 個結構上，再覆蓋上一層第三層膜，此第三層膜之腐触率 -6 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、?! ^057i 6 a7 B7 五、發明説明（） (請先閱讀背面之注意事項再填寫本頁) 較第一及第二層膜之腐蝕率為快。此第三層膜再經過腐触 Μ和第-層膜之腐触邊界排成一線，因此可Μ形成-接點 通孔。然後在接點通+L·之内形成一接點插栓。在第二層膜 之上形成一金屬内接線，使此第二蘑膜得Μ接觸到接點插 栓，這樣即可在半導體元件之中形成一接點。 <附加圖示之簡要說明> 在本發明的申講專利範園中說明了本發明之新親特點 。而本發明本身及本發明之優點，可閲謓下面對於本發明 之詳細說明，及參考附加圖示，而更為人所了解，逭些圖 示為： '>/ 第1圖為使用傳統方法的半導體元件的接點剖面圖； 第2至第7圖為剖面圈，說明使用根據本發明之第一具 艘實例來形成半導體元件接點的一連串步驟； 第8至第10圖為剖面圖，說明使用根據本發明之第二 具體實例來形成半導體元件接點的一連串步驟ί及 第11至第18圖為剖面圖，說明使用根據本發明之第三 具體實例來形成半導艘元件接點的一連串步嫌。 <較佳具體實例之詳細說明> 經濟部中央標準局員工消費合作社印製 在下文中，我們將配合附加的圖示來說明本發明之較 佳具體實例。第2至第7圖為剖面圖，說明使用根據本發明 之第一具體實例來形成半導體元件接點的一連串步驟。 首先，如第二圖所示，在一半導體基底Π之上形成一 第一層膜12及一第二層膜13。半導體基底11為一單晶砂或 是一晶晶砂主體。而且此半導賭基底11可Μ參雜Ν型或是Ρ 一 7 一 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7__ 五、發明説明（） 型的雜質。除此之外，在此半導體基底Π之上亦可形成一 基本電極及一金觴内接線。第一層膜12及一第二層膜13最 好為具有不同特性之絕緣膜，為了沈積具有不同特性之第 一層膜12及一第二層膜13，可採用一方法，亦即個別之膜 係採用不同之方法來沈積，這瘦沈積方法例如可為電賭促 1¾(plasma enhanced chemica 1 vapor deposition, PECVD) _、低歷化學蒸汽沈積（low pressure chemical vapor deposition, LPCVD)及標準壓力化學蒸 汽沈積（a atmosphere chemica 1 vapor deposition, APCVD) >另外一種可以替代之方法為逐漸變化沈積之溫度 ，這樣即可形成一較低溫度之氧化物膜及一較高溫度之氧 化物膜。另外一種可Μ替代之方法為使用不同之氣艘成份 來形成這些膜，例如硼鱗砂玻璃（BPSG)及鱗砂坡戒（PSG) ，或是一金靥氧化物膜。 在第二層膜13之上形成一第一光姐佈形14。在此時， 第光姐佈形14之寬度為琨今曝光設備所能達到之最小距 離。 如第3圖所示，使用第-光姐佈形14，触刻第二層膜， 因此可Μ形成一第一通孔。利用霜_灰磨法，將第一光阻 佈形14去除，然後在整個表面之上沈積一第三層膜15。在 此時，第三層膜15所使用之材料要使得它的腐蝕率比第一 層膜12及第二層膜13的腐触率慢。對於第三層腆15而言， 可使用一氮化物膜、--氧化物膜、一金靥氧化物膜及一金 颺薄膜·: -8 - 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) ,1Τ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 如第4圖所示，使用--非等向性敷曆腐触方法或是-化學機械拋光方法，即可使第三層膜15填入第一通孔之中 然後在整個表面之上形成一第二光15且佈形17，此第二光 阻佈形17可使第二層膜13及第三層膜15接觸處的一限定區 域同時露出。在此時，如同第-光胆佈形14，第二光姐佈 形17之寬度亦為現今曝光設備所能達到之最小距離。 如第5圖所示，第二層膜13的露出部份是利用第二:光 阻佈形17而得Μ触去。由於第=:層膜13的露出部份被蝕去 ，第一層膜12的露出部份亦可利用第二光阻佈形17而得以 触去因此可Μ形成將半導體基底11之-部份露出之接點 通孑L· Η，在itt時，第三層膜15也同第二層膜13—起接受曝 光然而，如前所述，第H.層膜15所使用之材料會使得它 的腐蝕率遠比第-層膜12及第二曆膜13的腐触率慢，因此 第三層膜15只有些許之腐蝕。同時，由於第三層膜]5所使 用之材料會使得它的腐触率遠比第一層膜12及第二層膜13 的腐触率慢，接點通孔Η在形成時之直徑會比現今所使用 的光触刻技術所能達到的直徑最小值邋要小。 如第6圖所示，使用傳統之方法，將第二光姐佈形！7 除去’使用選擇性沈積方法，即可在接點通孔Η中形成金 靨插栓18。對於金画插栓18而言，可使用任何可導電的材 料，如_、銅、紹及紹合金。 為了要如第7圖所示，有平面化之結構，在整個所得 之表面之上要進行平面化步驟。此平面化步驟可用化學機 械拋光方法（CMP)進行。然後在此已平面化之表面上再形 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（） 成一金臛内接線19。此金臑内接線19與金颺插检18接觸 因此可Μ在金鼷内接線19及半導體基底11之間形成具有敝 綑尺寸之接點：此外’對於金牖内接線19而言，可使用具 有良好導電性之材料，例如絕或是絕合金。 第8至第10圖為剖面圖，說明使用根據本發明之第二 具體實例來形成半導體元件接點的一連串步驟。由於第二 具體實例之前面兩個步驟與準一具體實例之前面兩個步驟 (第2圖及第3圖）栢同，因此在此省略其說明。 如第8圖所示，第三層膜15使用和第一具體實例相同 之方法腐蝕，因此在第一通孔之中仍保有一插检形狀。為 了在後續的腐蝕步驟中，使得第Η.層膜15有最小之腐触程 度，在整個表面之上再形成一第四層膜16。在Ifcb時，第四 層膜16為--絕緣膜，&其腐蝕率較第三層膜15的腐触率快 而第四層膜16之腐触率與第-層膜12及第二層膜13的腐 蝕率相近較佳。使用和第一具體實例相同之方法，在第四 層膜16之上形成-第二光阻佈形17，旦其形狀與第一具體 實例之第二光姐佈形相同。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 如第9圖所示，第四層膜16、第一層膜12及第二層膜 ]3使用第二光阻佈形17來曝光，並且做非等向性的腐触。 在此時，由於第三層膜15之腐触率較第四層膜16、第一層 膜12及第二層膜13的腐触率慢，因此第三曆膜15會比第四 層膜16、第一層膜12及第二層膜13更難以腐触。 因此，在此具體實例中，接點通孔Η可由在傳統接點 通孔中的第三層膜15的存在而減小。在進行完触刻步驟之 本紙伕尺度適用中國國家標準（CNS ) ( 210X297公釐） A7 _B7__ 五、發明説明（） 後，使用電賭灰磨法將第二光阻佈形17除去。 第11至第18圖為剖面圖，說明使用根據本發明之第三 具體實例來形成半導體元件接點的一連串步驟。在本發明 中，微細之接點通孔是採用超過兩種Μ上具有不同腐蝕率 的材料所形成。 如第11圖所示，在半導體基底21之上沈積一第一層膜 22 *此第-層膜22具有一預定之厚度。在第一曆膜22之上 形成一第一光姐佈形23，Μ使第-·層膜22之一預定部份得 以曝光出來。對於第--層膜22而言，可使用具有較低腐蝕 率之絕緣材料，如一氮化物膜、一氮氧化物膜、及一金屬 氧化物膜。 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在使用第一光阻佈形23將第一層膜22腐触之後•將第 -光阻佈形23去除。然後，再於其上形成一第二層膜24， 此第二層膜24之厚度足Μ覆蓋整個所得表面。第二層膜24 為一絕緣體，且其腐蝕率比第·層膜22之腐蝕率為快。然 後，再用傳統之光触刻技術，在第二層膜24之上形成一第 二光胆佈形25，如第12圖所示。此第二光胆佈形25之圖案 能使第-層膜22的一個邊緣曝露出來，其露出之情形由第 二層膜24的後績腐触步驟所造成的腐触程度來決定。第二 光阻佈形25之寬度最好為現今曝光設備所能達到之最小距 離。 參考第13圖，為了要使第一層膜22的一個邊緣部份曝 露出來，可Μ侬據第二光阻佈形25的形狀，而將第二層膜 24做非等向性腐触。在此時，由於第二靥膜24之腐触率比 -11 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X29*7公釐） 經濟部中央標準局員工消費合作社印製 A7 B7__ 五、發明説明（） 第--層膜22之腐蝕率為快，所以只有第二層膜24受到腐触 ，而第一曆膜22幾乎沒有受到腐触。在此之後，將第二光 姐佈形25去除。 在第二光胆佈形25被去除之後，在整個結構之上再覆 蓋上層第三層膜26，其厚度足Μ使整個表面被覆蓋起來 。第三層膜26之腐蝕率比第一層膜22及第二層膜24之腐蝕 率為快。 使用光蝕刻步驟，即可在第三層膜26之上覆蓋上一層 第三光阻佈形27。第三光阻佈形27在覆蓋上去之時，最好 能對齊置於半導體基底21之上的第一層膜22的腐蝕邊線。 因此，在第三曆膜26係依據第三光阻佈形27之形狀而做非 等向性的乾腐蝕時，即可形成一接點通孔28，此接點通孔 28之直徑較由傳統光触刻方法所形成的通孔直徑遢要小。 此夕卜*由於接點通孔28的緣故，半導體基底21也因而曝露 出來。然後第三光阻佈形27也依據傳統之光蝕刻步驟加Μ 去除。 如第16圖所示，使用選擇性金靨沈積方法，可Μ在接 點通孔28之中i真入一導電性金屬材料29 (在後文中，我們 將稱此導電性金屬材料29為一金靨接點插栓）。結果，由 於此金屬接點插栓29之作用，較低之半導體基底21也可形 成接點。 如第17圖所示，可Μ使用化學機械拋光方法，將第二 層膜及第三層膜拋光，直到金靥接點插栓29之上側表面露 出為止*這樣可Μ使表面平面化。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（ 如第18圖所示，在所得結構之上再沈積一金屬膜，此 金顧膜在經過腐蝕之後，可Μ和金靥接點插栓29接觸，因 此可以、形成金鼷内接線30 ·此外，對於金屬内接線30而言 ，可使用具有良好導電性之材料，例如紹或是紹合金。 根據上面對於本發明所作之說明可知，本發明之半導 體元件是由數個膜所組成，而這些膜具有不同之腐蝕率， 因此可Μ形成比傳統光蝕刻方法更微細之接點通孔。因此 *可Μ使半導體元件之接點有更高之積體化。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作衽印製 13 - 本紙 (CNS ) Α4規格（210X297公釐）

Claims (1)

1. A8 B8 C8 D8 六、申請專利範圍 1. -棰在半導體元件内形成接點的方法，包括下列步驟 在--半導體基底之上形成一第一層膜及一第二層_ , 並在第二層膜之上形成一第一光阻佈形； 使用第一光阻佈形，刻第二層膜，並且將第一光阻 佈形去除，因此可Μ形成一第一通孔； 在螫個表面之上沈積一第三層膜，第三層騰所使用之 材料要使得它的腐蝕率比第-層膜及第二層膜的腐触率慢 去除第三層膜直到露出所述第二層膜為止，因此可使 第:三層膜填入所述第一孔之中； 然後在整個表面之上形成-第二光阻佈形，此第二光 阻佈形可使第二層膜及第三層膜接觸處的一限定區域同時 露出； 利用第二光阻佈形來腐蝕所述第三層賸、第二層膜第 及一曆膜，因此可Μ形成接點通孔，然後將第二光阻佈形 去除； 在所述接點通孔中形成金屬插栓；及 在所述第二層膜之上形成金颶内接線，以和所述金屬 插栓接觸。 經濟部中央標準局員工消費合作社印裝 2. 如申請專利範圍第1項之在半導體元件内形成接點的 方法，其中斜於所述第三層膜而言，可使用一氮化物 膜、一氮氧化物膜、及一金臛氧化物膜C, 3. 如申請專利範圍第1項之在半導體元件内形成接點的 方法，其中對於所述第三層膜而言，可使用—金鼷薄 膜：， 適用中國國家標準（CNS ) Α4規格（210X297公釐） 绔濟部中央標準局員工消費合作杜印製 A8 B8 C8 D8 六、申請專利範圍 4. 如申睛專利範園第1項之在半導體元件內形成接點的 方法，其中所述第一及第二光阻佈形之寬度為規今曝 光設備所能達到之最小寬度，而且所述第一及第二光 姐佈形有部份重叠。 5. 如申請專利範圍第1項之在半導體元件內形成接點的 方法’其中所述接點插栓係採用一選擇性沈積方法所 形成。 6. 如申請專利範圍第i項之在半導體元件内形成接點的 方法’其中所述接點插栓係採用可導電的材料，如鎢 、銅、銘及銘合金。 7. 如申請專利範圍第i項之在半導體元件内形成接點的 方法，其中在所述接點插检的所述形成步驟及在所述 接點插栓之上形成所述金龎内接線的所述步驟之間， 包含了一拋光步驟，即使用一化學機械拋光方法，將 所得結構之表面拋光，以、達到平面化。 8. 如申請專利範圍第1項之在半導體元件内形成接點的 方法，其中所述第三層膜會使用一非等向性敷層腐触 方法而被腐触，直到第二曆膜露出為止，這樣即可使 其能在所述第一通孔之内:， 9. 如申請專利範圍第1項之在半導體元件内形成接點的 方法，其中所述第三層膜會使用一化學機械拋光方法 而被腐蝕，直到第二層膜露出為止，疽樣即可使其能 在所述第-通孔之内。 10.—種在半導體元件内形成接點的方法，包括下列步驟： -15 — 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 、-t ABCD 經濟部中央標準局員Η消費合作社印製 六、申請專利範圍 在-半導體基底之上形成彼此不同之-·第一層膜及-第：層膜，並在第二層膜之上形成一第一光姐佈形； 使用第-光胆佈形，蝕刻第二層膜，並且將第一光阻 佈形去除，因此可Μ形成_-·第一通孔； 在整個表面之上沈積-第三層膜，第三層膜所使用之 材料要使得它的腐蝕率比第--層膜及第二層膜的腐蝕率慢； 去除第三層膜之部份，直到露出所述第二曆膜為止， 這樣只有在所述第-通孔之中有第三層膜； 為了保護所述第三層膜，在整個所得表面之上再形成 -第四f罾膜，此第四層膜之腐触率比所述第三層膜之腐触 率快； 形成一第二光阻佈形，Μ使所述第四層膜之部份露出 ，此部份係在所述第二層膜及所述第三曆膜接觸部份之上； 使用所述第二光阻佈形來依序腐蝕所述第四層膜、第 三層膜、第二層膜及第--曆膜，造樣即可形成一接點通孔 ，然後再將所述第二光胆佈去除； 去除上未被腐蝕之所述第四層膜之部份，然後在所述 接點通孔之中形成一接點插栓；及 形成金靥內接線，Μ和所述金臑插栓接觸。 Π.如申請專利範圍第1〇項之在半導體元件内形成接點的 方法，其中所述第四層膜之腐触率與所述第-層膜及 第二層膜之腐触率相近。 12. —種在半導體元件内形成接點的方法，包括下列步驟： 在一半導體基底之上沈積一第一層膜，然後將所述第 ~ 16 - 本紙張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐) (請先閲讀背面之注意事項再塡寫本頁) 訂 A8 B8 C8 D8 六、申請專利範圍 一·層膜之.一預定部份腐蝕掉； 在所述第一層_之上再沈積一第二層膜，此第二層膜 之腐触率比所述第一層騰之腐蝕率快； 在所述第二層膜之上覆蓋上一層第—光阻佈形，所述 第·光阻佈形會涵括所述第-層膜之一邊緣部份，使用所 述第一光姐佈形來腐触所述第二屬膜，然後再去除所述第 一光阻佈形； 在整個表面之上沈積一第三層膜，第三層膜所使用之 材料要使得它的腐触率比所述第一層膜及第二層膜的腐触 率快； 將所述第:Ξ:層膜腐蝕，使所述第三層膜能與所述第一 層膜之邊緣部份對齊，這樣即可形成――接點通孔； 在所述接點通孔之中形成一接點插栓；及 形成金觴内接線，Μ和所述金靥插检接觸。 13. 如申請專利範圍第]2項之在半導體元件内形成接點的 方法，其中對於所述第一層膜而言，可使用-氮化物 膜、氮氧化物膜、及一金屬氧化物膜.. 經濟部中央標準局貞工消费合作社印製 m m ^^^1 IJH ^^^1 ί J'J , 0¾. i (請先閱讀背面之注意事項再填寫本頁) 14. 如申請專利範圍第12項之在半導體元件内形成接點的 方法，其中所述光阻佈形之寬度為琨今_光設備所能 達到之最小寬度。 ]5.如申請專利範圍第1項之在半導體元件内形成接點的 方法，其中在所述接點插栓的所述形成步驟及在所述 接點插检之上形成所述金靨内接線的所述步驟之間， 包含了--拋光步驟，即使用-化學機械拋光方法，將 所得結構之表面拋光* Μ達到平面化。 -17 一 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐）