JPH0458534A - 微細コンタクトホールの形成方法 - Google Patents
微細コンタクトホールの形成方法Info
- Publication number
- JPH0458534A JPH0458534A JP17057690A JP17057690A JPH0458534A JP H0458534 A JPH0458534 A JP H0458534A JP 17057690 A JP17057690 A JP 17057690A JP 17057690 A JP17057690 A JP 17057690A JP H0458534 A JPH0458534 A JP H0458534A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- contact hole
- interlayer insulating
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 23
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000001020 plasma etching Methods 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、凹凸面での微細コンタクトホールの形成方法
に関する。
に関する。
（ロ）従来の技術
微細化の進む集積回路の前半工程に於ける重要なポイン
トとして、メタル配線前の集積回路装置表面の平坦性の
向上が挙げられる。これは微細な配線の形成に大きく影
響すると共に、配線の信頼性向上にちかかわる。現在−
船釣には、最終の絶縁膜をＢ Ｐ Ｓ Ｇ （Ｂｏｒｏ
ｎ Ｐｈｏｓｐｈｏｒｕｓ ５ｉｌｉｃａｔｅ Ｇｌａ
ｓｓｓ）等のメルト性（熱による流動性）の大きな膜で
形成し、熱処理を加えることにより平坦性を向上してい
る。
トとして、メタル配線前の集積回路装置表面の平坦性の
向上が挙げられる。これは微細な配線の形成に大きく影
響すると共に、配線の信頼性向上にちかかわる。現在−
船釣には、最終の絶縁膜をＢ Ｐ Ｓ Ｇ （Ｂｏｒｏ
ｎ Ｐｈｏｓｐｈｏｒｕｓ ５ｉｌｉｃａｔｅ Ｇｌａ
ｓｓｓ）等のメルト性（熱による流動性）の大きな膜で
形成し、熱処理を加えることにより平坦性を向上してい
る。
（ハ）発明が解決しようとする課題
しかし、前記方法では、第４図（ａ）に示すように、最
終の絶縁膜を形成する前の凹凸部４１，４２に対して、
ＮＳＣ膜４３およびＢＰＳＧ膜４４の絶縁膜が熱処理後
凹部４１で膜厚ｄ＋が１，０μｍと厚く、ポリシリコン
層４５上の凸部４２て膜厚ｄ。
終の絶縁膜を形成する前の凹凸部４１，４２に対して、
ＮＳＣ膜４３およびＢＰＳＧ膜４４の絶縁膜が熱処理後
凹部４１で膜厚ｄ＋が１，０μｍと厚く、ポリシリコン
層４５上の凸部４２て膜厚ｄ。
が０．７μｍと薄くなり、その後のコンタクトホールエ
ツチング工程［第４図（ｂ）参、照コに於いて、エツチ
ングの対象となる絶縁膜厚が統一されず、さろにＢＰＳ
Ｇ膜４４膜島４動量のバラツキが大きい事から、かなり
のマージンをもったエツチング条件々なり、コンタクト
ホール４６，４７を形成しても凸部４２でのオーバーエ
ッチが避けられない状況であった。これにより、凸部と
なるゲートポリシリコン４５の掘れ（図示Ｈで示す矢印
部分）等、の重大な問題が発生していた。
ツチング工程［第４図（ｂ）参、照コに於いて、エツチ
ングの対象となる絶縁膜厚が統一されず、さろにＢＰＳ
Ｇ膜４４膜島４動量のバラツキが大きい事から、かなり
のマージンをもったエツチング条件々なり、コンタクト
ホール４６，４７を形成しても凸部４２でのオーバーエ
ッチが避けられない状況であった。これにより、凸部と
なるゲートポリシリコン４５の掘れ（図示Ｈで示す矢印
部分）等、の重大な問題が発生していた。
また、ビット線とワード線間の層間膜をフンタクト形成
後に熱処理などで平らにしたのちコンタクトホールを開
口し、メタル配線のカバレージを良くするためラウンド
エッチを行うようにした方法が提案されている。しかし
、ラウンドエッチはウェット処理で行う場合、制御か難
しく、またコンタクト部のりフロー後の層間膜の形状把
握も困難である。
後に熱処理などで平らにしたのちコンタクトホールを開
口し、メタル配線のカバレージを良くするためラウンド
エッチを行うようにした方法が提案されている。しかし
、ラウンドエッチはウェット処理で行う場合、制御か難
しく、またコンタクト部のりフロー後の層間膜の形状把
握も困難である。
本発明：よ、良好な平坦性を損なう事なく、前述の問題
点を回避する事を特徴とし１ニ、コンタクトホールの形
成方法を提供する事にある。
点を回避する事を特徴とし１ニ、コンタクトホールの形
成方法を提供する事にある。
（ニ）課題を解決するにめの手段及び作用この発明は、
不純物拡散層およびゲート電極によって全面に形成され
る凹凸面を有する半導体基板上に、全面に、平坦化用の
層間絶縁膜を積層し、その層間絶縁膜を開口して上記不
純物拡散層または／およびゲート電極に至る微細コンタ
クトホールを形成するに際して、（１）半導体基板上に
、全面に、上記平坦化用の層間絶縁膜を実質的に均一な
厚さで積層し、（ｉｉ）予めその層間絶縁膜を開口して
コンタクトホールを形成し、（ｉｉｉ）そのコンタクト
ホールを含む半導体基板上に、全面に、絶縁膜を積層し
、（ｉｖ）少なくとも上記層間絶縁膜に対する選択性の
高い異方性エツチングをおこなって上記コンタクトホー
ルの側壁のみに上記絶縁膜を残存させ、（Ｖ）熱処理を
付して上記層間絶縁膜の平坦化をおこなうことを特徴と
する微細コンタクトホールの形成方法である。
不純物拡散層およびゲート電極によって全面に形成され
る凹凸面を有する半導体基板上に、全面に、平坦化用の
層間絶縁膜を積層し、その層間絶縁膜を開口して上記不
純物拡散層または／およびゲート電極に至る微細コンタ
クトホールを形成するに際して、（１）半導体基板上に
、全面に、上記平坦化用の層間絶縁膜を実質的に均一な
厚さで積層し、（ｉｉ）予めその層間絶縁膜を開口して
コンタクトホールを形成し、（ｉｉｉ）そのコンタクト
ホールを含む半導体基板上に、全面に、絶縁膜を積層し
、（ｉｖ）少なくとも上記層間絶縁膜に対する選択性の
高い異方性エツチングをおこなって上記コンタクトホー
ルの側壁のみに上記絶縁膜を残存させ、（Ｖ）熱処理を
付して上記層間絶縁膜の平坦化をおこなうことを特徴と
する微細コンタクトホールの形成方法である。
すなわち、この発明は、コンタクトエッチ時の対象絶縁
膜厚を均一にする為、絶縁膜のメルトをコンタクトエッ
チ後に行う事を可能にしｆニちのである。
膜厚を均一にする為、絶縁膜のメルトをコンタクトエッ
チ後に行う事を可能にしｆニちのである。
具体的には、第１図に示すように、凹凸のある面に絶縁
膜を形成し、その絶縁膜を通して下地半導体導電層及び
導電膜に電極を設ける為、絶縁膜を開口する工程に於い
て、凹凸面に均一な厚さでＮＳＧＭ８．ＢｐＳｃ膜９か
らなる第１の絶縁膜を形成した後、絶縁膜を異方的に垂
直に開口し、全面にンリコン窒化膜の第２の絶縁膜を形
成し、第１の絶縁膜に対する選択性の高い異方性のプラ
ズマエツチング法により第１の絶縁膜の開口部側面にの
み選択的に第２の絶縁膜１３を残存させ、全面を第２の
絶縁膜に対する選択性の高い等方性のプラズマエツチン
グを行い、第１の絶縁膜を膜減りにさせ、開孔部表面に
第２の絶縁膜を筒状に突出させた後、所定の熱処理を行
い、最終的に凹凸面を平坦化する事を特徴とした、コン
タクトホールの形成方法が提供される。
膜を形成し、その絶縁膜を通して下地半導体導電層及び
導電膜に電極を設ける為、絶縁膜を開口する工程に於い
て、凹凸面に均一な厚さでＮＳＧＭ８．ＢｐＳｃ膜９か
らなる第１の絶縁膜を形成した後、絶縁膜を異方的に垂
直に開口し、全面にンリコン窒化膜の第２の絶縁膜を形
成し、第１の絶縁膜に対する選択性の高い異方性のプラ
ズマエツチング法により第１の絶縁膜の開口部側面にの
み選択的に第２の絶縁膜１３を残存させ、全面を第２の
絶縁膜に対する選択性の高い等方性のプラズマエツチン
グを行い、第１の絶縁膜を膜減りにさせ、開孔部表面に
第２の絶縁膜を筒状に突出させた後、所定の熱処理を行
い、最終的に凹凸面を平坦化する事を特徴とした、コン
タクトホールの形成方法が提供される。
また、第２図に示すように、凹凸のある面に絶縁膜を形
成し、その絶縁膜を通して下地半導体導電層及び導電膜
に電極を設ける為、絶縁膜を開口する工程に於いて、凹
凸面に均一な厚さで第１の絶縁膜８，９を形成した後、
絶縁膜上方を等方的に広く、下方を異方的に狭く２段階
に開口し、全面に第２の絶縁膜を形成し、異方性のプラ
ズマエツチング法により第１の絶縁膜下方の狭い開孔部
にのみ選択的に第２の絶縁膜１３を残存させた後、所定
の熱処理を行い、凹凸面に均一であった第１の絶縁膜を
凹部で厚く、凸部で薄くなる様に流動させ、最終的に凹
凸面を平坦化する事を特徴としに、コンタクトホールの
形成方法が提供される。
成し、その絶縁膜を通して下地半導体導電層及び導電膜
に電極を設ける為、絶縁膜を開口する工程に於いて、凹
凸面に均一な厚さで第１の絶縁膜８，９を形成した後、
絶縁膜上方を等方的に広く、下方を異方的に狭く２段階
に開口し、全面に第２の絶縁膜を形成し、異方性のプラ
ズマエツチング法により第１の絶縁膜下方の狭い開孔部
にのみ選択的に第２の絶縁膜１３を残存させた後、所定
の熱処理を行い、凹凸面に均一であった第１の絶縁膜を
凹部で厚く、凸部で薄くなる様に流動させ、最終的に凹
凸面を平坦化する事を特徴としに、コンタクトホールの
形成方法が提供される。
さろには、第３図に示すように、ピント線１９、ワード
線間のＳｉ○、膜２０、ＢＰＳＧ膜２１膜層１膜をリフ
ローさせる前にコンタクトホール２２を形成し、その部
分にＣＶＤ膜２３を堆積させておき、コンタクトホール
の側壁の形状を保ちながらリフローさせ、カバレーノ性
の良好なコンタクトホールを形成するようにしたものか
提案されこの発明における層間絶縁膜としては、下層に
ＮＳＣ膜、上層にＢＰＳＧ膜を有する２層構造のものが
挙げられる。
線間のＳｉ○、膜２０、ＢＰＳＧ膜２１膜層１膜をリフ
ローさせる前にコンタクトホール２２を形成し、その部
分にＣＶＤ膜２３を堆積させておき、コンタクトホール
の側壁の形状を保ちながらリフローさせ、カバレーノ性
の良好なコンタクトホールを形成するようにしたものか
提案されこの発明における層間絶縁膜としては、下層に
ＮＳＣ膜、上層にＢＰＳＧ膜を有する２層構造のものが
挙げられる。
この発明における絶縁膜としては、上記層間絶縁膜上に
堆積中に、その層間絶縁膜を大幅にリフローしないよう
な材料のものが選択されるのか好ましく、例えばＳｉＮ
３膜やＬＴＯ（Ｓ ｉ Ｏｚ）膜などの周知の膜が挙げ
られる。これらは公知のＣＶＤ法などで容易に形成でき
る。
堆積中に、その層間絶縁膜を大幅にリフローしないよう
な材料のものが選択されるのか好ましく、例えばＳｉＮ
３膜やＬＴＯ（Ｓ ｉ Ｏｚ）膜などの周知の膜が挙げ
られる。これらは公知のＣＶＤ法などで容易に形成でき
る。
そして、この絶縁膜は、例えば層間絶縁膜のＢＰＳＧ膜
のみならず、ＮＳＣ膜やＳ ｉＯ２膜、さらにはゲート
酸化膜及び下地シリコン・ゲートポリシリコンとの選択
性の高い異方性エツチングによりコンタクトホール側壁
に残存される。
のみならず、ＮＳＣ膜やＳ ｉＯ２膜、さらにはゲート
酸化膜及び下地シリコン・ゲートポリシリコンとの選択
性の高い異方性エツチングによりコンタクトホール側壁
に残存される。
（ホ）実施例
本実施例では、ＣＭＯ９半導体集積回路装置を例に説明
するが、コンタクトホール形成前に凹凸面を有し、後に
平坦化を必要とする半導体集積回路装置であれば、全て
に適用される。
するが、コンタクトホール形成前に凹凸面を有し、後に
平坦化を必要とする半導体集積回路装置であれば、全て
に適用される。
第１図はこの発明の第１の実施例を示す。
まず、第１図（ａ）において、Ｐ型ンリコン基板１に選
択的にＮ型拡散領域（Ｎウェル）２を形成し、選択酸化
（ＬＯＣＯ５法）等により分離領域５を形成しｆコ後、
活性領域にゲート酸化膜３を形成し、ゲート酸化膜上に
ポリシリコン等の導電膜によりゲート電極４を形成する
。次に、分離の酸化膜５とゲート電極３をマスクに、Ｎ
ウェル２上にＰチャネルトランジスタのソース・ドレイ
ンとなるＰ゛拡散領域６．６を、Ｐ基板上にＮチャネル
トランジスタのソース・ドレインとなるＮ゛拡散領域７
，７をイオン注入等により形成する。
択的にＮ型拡散領域（Ｎウェル）２を形成し、選択酸化
（ＬＯＣＯ５法）等により分離領域５を形成しｆコ後、
活性領域にゲート酸化膜３を形成し、ゲート酸化膜上に
ポリシリコン等の導電膜によりゲート電極４を形成する
。次に、分離の酸化膜５とゲート電極３をマスクに、Ｎ
ウェル２上にＰチャネルトランジスタのソース・ドレイ
ンとなるＰ゛拡散領域６．６を、Ｐ基板上にＮチャネル
トランジスタのソース・ドレインとなるＮ゛拡散領域７
，７をイオン注入等により形成する。
次に、全面にＮ Ｓ Ｃ（Ｎｏｎｄｏｐｅ ５ｉｌｉｃ
ａｔｅ Ｇｌａｓｓ）８を形成し、続いて全面にＢＰＳ
Ｇ９を形成する［第１図（ｂ）参照］。
ａｔｅ Ｇｌａｓｓ）８を形成し、続いて全面にＢＰＳ
Ｇ９を形成する［第１図（ｂ）参照］。
この時点での各領域上の絶縁膜厚は均一となっている。
次に、所定フォト技術により、レジストにより絶縁膜９
上にコンタクトホールパターンＩＯを形成し「第１図（
ｃ）参照コ、異方性エッチ（リアクティブ イオン エ
ツチングｅｔｃ ）により、ＢＰＳＧ膜９とＮＳＣ膜８
とゲート酸化膜３をは：マ゛垂直に開口してコンタクト
ホール１１，１２を形成する（第１図（ｄ）参照）。
上にコンタクトホールパターンＩＯを形成し「第１図（
ｃ）参照コ、異方性エッチ（リアクティブ イオン エ
ツチングｅｔｃ ）により、ＢＰＳＧ膜９とＮＳＣ膜８
とゲート酸化膜３をは：マ゛垂直に開口してコンタクト
ホール１１，１２を形成する（第１図（ｄ）参照）。
この際、各領域上の絶縁膜厚は均一である為、局部的な
オーバーエッチは、起こり得ない。訂記レジストパター
ン１０を除去した後、全面にノリコン窒化膜をデボジン
コンし、ＢＰＳＧ−ＮＳＣ・ゲート酸化膜及び、下地シ
リコン・ゲートポリシリコンとの選択性の高い異方性エ
ッチを行い、ＢＰＳＧ膜９とＮＳＣ膜８とゲート酸化膜
３の垂直に開口されｆこコンタクトホール１１，１２の
各側面にのみノリコン窒化膜１３を残存させる（第１図
（ｅ）参照）。
オーバーエッチは、起こり得ない。訂記レジストパター
ン１０を除去した後、全面にノリコン窒化膜をデボジン
コンし、ＢＰＳＧ−ＮＳＣ・ゲート酸化膜及び、下地シ
リコン・ゲートポリシリコンとの選択性の高い異方性エ
ッチを行い、ＢＰＳＧ膜９とＮＳＣ膜８とゲート酸化膜
３の垂直に開口されｆこコンタクトホール１１，１２の
各側面にのみノリコン窒化膜１３を残存させる（第１図
（ｅ）参照）。
次に、全面をシリコン窒化膜に対する選択性の高い等方
性のプラズマエツチングを行い、ＢＰＳＧ膜９を膜減り
させ、開孔部表面にシリコン窒化膜１３を筒状に突出さ
せる（第１図（ｆ）参照）。
性のプラズマエツチングを行い、ＢＰＳＧ膜９を膜減り
させ、開孔部表面にシリコン窒化膜１３を筒状に突出さ
せる（第１図（ｆ）参照）。
次に、全面を所定の温度でＢＰＳＧ膜９のメルトを行い
表面の平坦化を行う（第１図（ｇ）参照）。
表面の平坦化を行う（第１図（ｇ）参照）。
この際、微細コンタクトホール１１．１２へのＢＰＳＧ
の流れ込みが懸念されるか、ホール表面に残存させた筒
状のシリコン窒化膜１３がブロックとなる為、問題無い
。
の流れ込みが懸念されるか、ホール表面に残存させた筒
状のシリコン窒化膜１３がブロックとなる為、問題無い
。
次に、全面をＢＰＳＧ−ＮＳＣ・ゲート酸化膜及び、下
地シリコン・ゲートポリシリコンとの選択性の高い等方
性エッチを行い、シリコン窒化膜１３を除去し、コンタ
クトホール１１．１２の形成を完了する［第１図（ｈ）
参照）。
地シリコン・ゲートポリシリコンとの選択性の高い等方
性エッチを行い、シリコン窒化膜１３を除去し、コンタ
クトホール１１．１２の形成を完了する［第１図（ｈ）
参照）。
このように本実施例では、微細のコンタクトホール１１
．１２を最終絶縁膜９の平坦化（メルト）以前に開口す
る事が出来る為、コンタクトホールエッチの際の、局部
的なオーバーエッチを回避出来、しかも、従来の平坦性
を全く損なう事が無い。
．１２を最終絶縁膜９の平坦化（メルト）以前に開口す
る事が出来る為、コンタクトホールエッチの際の、局部
的なオーバーエッチを回避出来、しかも、従来の平坦性
を全く損なう事が無い。
第２図はこの発明の第２の実施例を示す。
まず、第２図（ａ）に示すように、Ｐ型ンリコン基板ｌ
に選択的にＮ型拡散領域（Ｎウェル）２を形成し、選択
酸化（ＬＯＣＯＳ法）等により分離領域５を形成した後
、活性領域にゲート酸化膜３を形成し、ゲート酸化膜上
にポリソリコン等の導ｔ＠によりゲート電極４を形成す
る。次に、分離の酸化膜とゲート電極をマスクに、Ｎウ
ェル上にＰチャンネルトランジスタのソ・ドレインとな
るＰ°拡散領域６を、Ｐ基板上にＮチャンネルトランジ
スタのソース・トレインとなるＮ゛拡散領域７をイオン
注入等により形成する。
に選択的にＮ型拡散領域（Ｎウェル）２を形成し、選択
酸化（ＬＯＣＯＳ法）等により分離領域５を形成した後
、活性領域にゲート酸化膜３を形成し、ゲート酸化膜上
にポリソリコン等の導ｔ＠によりゲート電極４を形成す
る。次に、分離の酸化膜とゲート電極をマスクに、Ｎウ
ェル上にＰチャンネルトランジスタのソ・ドレインとな
るＰ°拡散領域６を、Ｐ基板上にＮチャンネルトランジ
スタのソース・トレインとなるＮ゛拡散領域７をイオン
注入等により形成する。
次に、全面にＮ Ｓ Ｃ（Ｎｏｎｄｏｐｅ ５ｉｌｉｃ
ａｔｅ Ｇｌａｓｓ）８を形威し、続いて全面にＲＰＳ
Ｇ９を形成する。
ａｔｅ Ｇｌａｓｓ）８を形威し、続いて全面にＲＰＳ
Ｇ９を形成する。
「第２図（ｂ）参照コ。
この時点での各領域上の絶縁膜厚は均一となっている。
続いて、所定のフォト技術により、レジストにより絶縁
膜上にコンタクトホールパターン１０を形成しく第２図
（ｃ）参照）、等方性エッチ（フッ酸系エッチャントに
よるウェットエッチｅｔｃ ）により、ＢＰＳＧ膜上方
を等方的にエツチングし、同レジストパターンを用いて
、異方性エッチ（リアクティブ イオン エツチングｅ
ｔｃ）により、下方のＢＰＳＧ膜とＮＳＣ膜とゲート酸
化膜をほぼ垂直に開口してコンタクトホール１１１２を
形成する［第２図（ｄ）参照：。
膜上にコンタクトホールパターン１０を形成しく第２図
（ｃ）参照）、等方性エッチ（フッ酸系エッチャントに
よるウェットエッチｅｔｃ ）により、ＢＰＳＧ膜上方
を等方的にエツチングし、同レジストパターンを用いて
、異方性エッチ（リアクティブ イオン エツチングｅ
ｔｃ）により、下方のＢＰＳＧ膜とＮＳＣ膜とゲート酸
化膜をほぼ垂直に開口してコンタクトホール１１１２を
形成する［第２図（ｄ）参照：。
この際、各領域上の絶縁膜厚は均一である為、局部的な
オーバーエッチは、起こり得ない。
オーバーエッチは、起こり得ない。
次に、前記レジストパターンを除去し１こ後、全面にシ
リコン窒化膜をデポノノヨンし、前記ＢＰＳＧ−ＮＳＧ
・ゲート酸化膜及び、下地シリコン・ゲートポリシリコ
ンに対し選択性の高い異方性エッチを行い、ＢＰＳＧ膜
とＮＳＣ膜とゲート酸化膜の垂直に開口されたコンタク
トホール１１，１２の便ｊ面にのみシリコン窒化膜１３
を残存させる（第２図（ｅ）参照）。
リコン窒化膜をデポノノヨンし、前記ＢＰＳＧ−ＮＳＧ
・ゲート酸化膜及び、下地シリコン・ゲートポリシリコ
ンに対し選択性の高い異方性エッチを行い、ＢＰＳＧ膜
とＮＳＣ膜とゲート酸化膜の垂直に開口されたコンタク
トホール１１，１２の便ｊ面にのみシリコン窒化膜１３
を残存させる（第２図（ｅ）参照）。
次に、所定の温度でＢＰＳＧ膜９のメルトを行い表面の
平坦化を行う［第２図（ｆ）参照コ。
平坦化を行う［第２図（ｆ）参照コ。
この際、微細コンタクトホール１１，１２へのＢＰＳＧ
９の流れ込みが懸念されるが、ＢＰＳＧ膜上方の等方性
の開口領域がバッファとなり、ホール側面に残存させた
シリコン窒化膜１３がブロックとなる為、問題無い。
９の流れ込みが懸念されるが、ＢＰＳＧ膜上方の等方性
の開口領域がバッファとなり、ホール側面に残存させた
シリコン窒化膜１３がブロックとなる為、問題無い。
第３図は、コンタクト部はＢＰＳＧ膜のデポ後の形状を
維持でき、その開口部のトップはラウンド エッチを行
った場合と同様にテーパーを有し、かつコンタクトのな
い部分をメルトががかりなめらかな形状に作成できるよ
うにしたこの発明の第３の実施例を示す。
維持でき、その開口部のトップはラウンド エッチを行
った場合と同様にテーパーを有し、かつコンタクトのな
い部分をメルトががかりなめらかな形状に作成できるよ
うにしたこの発明の第３の実施例を示す。
まず、第３図（ａ）に示すように、５ｉＣ１ｙ膜２゜及
びＢＰＳＧ膜２１をデポし、第３図（ｂ）に示すように
コンタクトホール２２を開口し、例えば、ＳｉＮ、膜を
ＣＶＤ法により全面に積層する。このＣＶＤ膜は堆積中
に層間絶縁膜２１を大幅にフローさせないものを選ぶ。
びＢＰＳＧ膜２１をデポし、第３図（ｂ）に示すように
コンタクトホール２２を開口し、例えば、ＳｉＮ、膜を
ＣＶＤ法により全面に積層する。このＣＶＤ膜は堆積中
に層間絶縁膜２１を大幅にフローさせないものを選ぶ。
そしてコンタクト周辺を除いてＣＶＤ膜２３を取り去り
［第３図（ｂ）参照］、ＣＶＤ膜２３をストッパーにし
て、他の部分の層間絶縁膜２１をリフローシ（第３図（
ｃ）参照）、その後、コンタクト部２２に残っているＣ
ＶＤ膜２３を取り去る。
［第３図（ｂ）参照］、ＣＶＤ膜２３をストッパーにし
て、他の部分の層間絶縁膜２１をリフローシ（第３図（
ｃ）参照）、その後、コンタクト部２２に残っているＣ
ＶＤ膜２３を取り去る。
上記の方法を用いると、コンタクトホール２２を形成後
、側壁にＣＶＤ膜２３を堆積したので、コンタクト部２
２の形状は堆積されたままの形状を保ちなだらかである
。すなわち、カバレージ性のきわめて良好な形状のコン
タクト孔２２が形成される。これに対しＣＶＤ膜を取り
去りｆ二部分は、リフローがかかりメタル配線の加工は
容易になる。
、側壁にＣＶＤ膜２３を堆積したので、コンタクト部２
２の形状は堆積されたままの形状を保ちなだらかである
。すなわち、カバレージ性のきわめて良好な形状のコン
タクト孔２２が形成される。これに対しＣＶＤ膜を取り
去りｆ二部分は、リフローがかかりメタル配線の加工は
容易になる。
このように、本方法は、堆積時のコンタクト部の形状さ
え把握すればよいので制御しやすくてきる。
え把握すればよいので制御しやすくてきる。
（へ）発明の効果
本発明によれば、微細なコンタクトホールを最終絶縁膜
の平坦化（メルト）以前に開口する事が出来る為、コン
タクトホールエッチの際の、局部的なオーバーエッチを
回避出来、しかも、従来の平坦性を全く損なう事が無く
、高信頼性な集積回路の微細な電極形成に大きく寄与で
き、大容量ＤＲＡＭ等のメモリキャバンタの製造に、多
大の効果を奏する。
の平坦化（メルト）以前に開口する事が出来る為、コン
タクトホールエッチの際の、局部的なオーバーエッチを
回避出来、しかも、従来の平坦性を全く損なう事が無く
、高信頼性な集積回路の微細な電極形成に大きく寄与で
き、大容量ＤＲＡＭ等のメモリキャバンタの製造に、多
大の効果を奏する。
第１〜３図はそれぞれこの発明の第１〜第３の各実施例
を説明するための製造工程説明図、第４図は従来例の製
造工程説明図である。 １・・・・・・Ｐ型シリコン基板、 ４・・・・・・ゲート電極、５・・・・・分離酸化膜、
８ ・・・ＮＳＣ膜（層間絶縁膜）、 ９・・・・・・ＢＰＳＧ膜（層間絶縁膜）、１０・・・
・・・コンタクトホールｌくターン、１１．１２・・・
・・・コンタクトホール、Ｉ３・・・・・・シリコン窒
化膜（絶縁膜）。
を説明するための製造工程説明図、第４図は従来例の製
造工程説明図である。 １・・・・・・Ｐ型シリコン基板、 ４・・・・・・ゲート電極、５・・・・・分離酸化膜、
８ ・・・ＮＳＣ膜（層間絶縁膜）、 ９・・・・・・ＢＰＳＧ膜（層間絶縁膜）、１０・・・
・・・コンタクトホールｌくターン、１１．１２・・・
・・・コンタクトホール、Ｉ３・・・・・・シリコン窒
化膜（絶縁膜）。
Claims (1)
- 【特許請求の範囲】 １、不純物拡散層およびゲート電極によって全面に形成
される凹凸面を有する半導体基板上に、全面に、平坦化
用の層間絶縁膜を積層し、その層間絶縁膜を開口して上
記不純物拡散層または／およびゲート電極に至る微細コ
ンタクトホールを形成するに際して、 （ｉ）半導体基板上に、全面に、上記平坦化用の層間絶
縁膜を実質的に均一な厚さで積層し、（ｉｉ）予めその
層間絶縁膜を開口してコンタクトホールを形成し、 （ｉｉｉ）そのコンタクトホールを含む半導体基板上に
、全面に、絶縁膜を積層し、 （ｉｖ）少なくとも上記層間絶縁膜に対する選択性の高
い異方性エッチングをおこなって上記コンタクトホール
の側壁のみに上記絶縁膜を残存させ、（ｖ）熱処理を付
して上記層間絶縁膜の平坦化をおこなうことを特徴とす
る微細コンタクトホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17057690A JPH0458534A (ja) | 1990-06-27 | 1990-06-27 | 微細コンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17057690A JPH0458534A (ja) | 1990-06-27 | 1990-06-27 | 微細コンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0458534A true JPH0458534A (ja) | 1992-02-25 |
Family
ID=15907400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17057690A Pending JPH0458534A (ja) | 1990-06-27 | 1990-06-27 | 微細コンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0458534A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552342A (en) * | 1993-08-20 | 1996-09-03 | Nippondenso Co., Ltd. | Method for producing a contact hole in a semiconductor device using reflow and etch |
| CN1079578C (zh) * | 1995-03-04 | 2002-02-20 | 现代电子产业株式会社 | 半导体器件中接触的形成方法 |
-
1990
- 1990-06-27 JP JP17057690A patent/JPH0458534A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552342A (en) * | 1993-08-20 | 1996-09-03 | Nippondenso Co., Ltd. | Method for producing a contact hole in a semiconductor device using reflow and etch |
| CN1079578C (zh) * | 1995-03-04 | 2002-02-20 | 现代电子产业株式会社 | 半导体器件中接触的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08227938A (ja) | 半導体装置及びその製造方法 | |
| JP2000068481A (ja) | Ｄｒａｍ装置の製造方法 | |
| JP3614267B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| US5561078A (en) | Method of fabrication of semiconductor device | |
| JPH04317358A (ja) | 半導体装置の製造方法 | |
| US5231046A (en) | Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure | |
| JPH10270380A (ja) | 半導体装置 | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JPH0458534A (ja) | 微細コンタクトホールの形成方法 | |
| JPH1174526A (ja) | 半導体装置及びその製造方法 | |
| JPH06177239A (ja) | トレンチ素子分離構造の製造方法 | |
| JP2550590B2 (ja) | 半導体装置の製造方法 | |
| JP2003297951A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06151456A (ja) | 半導体装置およびその製造方法 | |
| JPH0562463B2 (ja) | ||
| JPH02239625A (ja) | 半導体装置 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH01201940A (ja) | 半導体装置の電極配線形成方法 | |
| JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
| JPH02133924A (ja) | 半導体装置及びその製造方法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP3285806B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06275792A (ja) | 強誘電体メモリ | |
| JPH04315454A (ja) | 半導体装置の製造方法 |