JP4379878B2 - エアーギャップを選択的に形成する方法及び当該方法により作製された装置 - Google Patents
エアーギャップを選択的に形成する方法及び当該方法により作製された装置 Download PDFInfo
- Publication number
- JP4379878B2 JP4379878B2 JP2004287734A JP2004287734A JP4379878B2 JP 4379878 B2 JP4379878 B2 JP 4379878B2 JP 2004287734 A JP2004287734 A JP 2004287734A JP 2004287734 A JP2004287734 A JP 2004287734A JP 4379878 B2 JP4379878 B2 JP 4379878B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- liner
- air gap
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(i)等方性エッチング(MEMSに応用する):これは、SiO2犠牲層を溶解するためHFを使用することが含まれる。ここで、他の非反応性フィルム(例えばSiC)をエッチング停止材として使用する。その後、エッチングソースを非共形のCVD SiO2層によりシールする。
(ii)非等方性エッチング:これは、非等方性ドライエッチングにより材料を除去することが含まれる。このとき、専用のマスクを有すること、その後のドライエッチング及びストリップオペレーションをさらに行うことが必要である。その後、共形のCVD SiO2は、エアーギャップが形成されるラインの上面に積層され、共形CVD SiO2に続いて非共形CVD SiO2が積層される。
該半導体装置は積層体を有し、該積層体は、少なくとも1つのサブ積層体を備え、
該サブ積層体は、
ライナー材料からなるライナー層と、
犠牲層材料からなる犠牲層とを含み、
上記ライナー材料は、第1エッチング物質に対して耐性があり、
上記第1エッチング物質は、上記犠牲層材料をエッチングすることができることを特徴とする方法を開示する。
a)第2エッチング物質により積層体にホールをドライエッチング形成する工程と、
b)局所的にライナー層の特性を化学的及び/又は機械的に変化させ、それにより上記ライナー層の一部が局所的に変換され、上記ライナー層の一部を第1エッチング物質によりエッチング可能とする工程と、
c)伝導性材料からなり、バリアー層により犠牲層から離間されている場合もあるラインをホール中に形成する工程とを有し、
上記ライン及びバリアー層が存在する場合はバリアー層が、第1エッチング物質に対して耐性を有し、上記方法はさらに
d)上記積層体に第1エッチング物質をさらし、それによりエアーギャップが上記ラインの近傍に形成される工程とを有することを特徴とする。
i バリアー層を積層させるサブ工程、
ii バリアー層の上面に電気伝導性材料の層を積層させるサブ工程と、
iii 積層体の上面に除去技術を適用することにより、伝導性材料及びバリアー層の過剰堆積部分を取り除くサブ工程とからなり、少なくとも1つの埋設されたラインが形成されることを特徴とする。
特定の実施の形態において、上記積層体は更に基盤層を備える。
a)第2エッチング物質を用いて、積層体中にホールをプラズマドライエッチング形成する工程と、
b)局所的にライナー層の特性を化学的に変化させ、それによりライナー層の一部が局所的に変換され、このライナー層の一部を上記第1エッチング物質によりエッチング可能とする工程と、
c)伝導性物質からなり、バリアー層により上記犠牲層から離間されている場合もあるラインをホールに形成する工程とを有し、
上記ライン若しくはバリアー層が存在する場合はバリアー層は、第1エッチング物質に対して耐性を有し、
上記方法は、さらに
d)上記積層体に上記第1エッチング物質をさらし、それによりエアーギャップを上記ライン近傍に形成する工程を有することを特徴とする。
200mmのウエハは、標準的なシングルダマシン(SD)スタックからなる。このスタックは、図2aに示すように、500nmSiO2の上面にSiCライナー層が配置され、このSiCライナー層上に600nmのSiO2が配置されている。これらは、Si(100)上の50nmSi3N4吸着層上に支持されている。リソグラフィを行った後、図2bに示すようにSiC層が開口されるまで、このスタックをドライエッチングした。その後、25nmのTa(N)拡散防止層(10nmTa(N)、15nmTa)及び100nmのCuシード層を、セルフイオン化プラズマ技術(SIP)により成長させ、Cu電気メッキによりトレンチを充填した(図2c)。そして、残りの材料を化学的機械的研磨法により除去した(図2d参照)。約8トールの圧力において、有機シリコントリメチルシランガス及びHeをa−SiC:H(アモルファス水素化SiC)の前駆物質として用いた。2.6トールにおけるSiO2、SiH4、及びN2Oは前駆物質として有益である。a−SiC:H(BLOK若しくは低誘電体バリアー層と称される)の主な機械的特性は、40〜300MPaの応力を有することである。
-圧力範囲:175及び70ミリトール(ダブルステップSiO2エッチングの場合)及び90ミリトール(SiCエッチングの場合)、
-温度:放出温度は20℃に設定される。また、ドライエッチング工程の間のウエハ温度は、プロセス特性及びプロセス期間に依存して70〜80℃まで立ち上がる。
-種類:*SiO2は2工程においてエッチング形成される。これは、Ar、O2、CF4及びCHF3に基づくメインエッチング(SiO2/SiCの選択性は低い)、Ar、C4F8、及びO2による付加的な過剰エッチングを含む。*SiCは、Ar、N2、CF4及びCHF3からなるプラズマによりエッチングされる。
-エッチング時間:これは、特性長及び深さに依存する。しかし、600nmの深さを超える250nm幅のトレンチをエッチングするため(SiO2を主にエッチングする工程)には、一般的に60秒かかる。ストリップは2つの工程において行われる。即ち、(i)蒸気のH2Oが用いられるドライストリップ及び(ii)ウェットストリップである。さらに、HF溶液(クリーンルームにおける濃度が49%)を使用することによって、サンプルに対して、良く制御されたSiO2エッチングが行われた。使用する時間及び温度により、エッチングされるSiO2の量を容易に制御することができる。図7は、VHFの照射量に対するエッチング率をプロットしたものであり、図8は組み込まれたエアーギャップの結果物を示している。図8は、VHF照射を行った後の一般的なSDスタックの概略断面積図を示している。
全プロセスを図10に示している。最初の段階では、50/500/50/600/50nmのSi3N4/SiO2/SiC/SiO2/SiCからなるスタックをSi(100)上にプラズマ気相成長法(PE-CVD)により形成した。248nmの波長を用いた光学リソグラフィによりパターニングを行った(図10a)。70ミリトールにおいて、Ar/N2/O2/CF4/C4F8混合物中において反応性イオンエッチング(RIE)を実行した。レジストストリップを注意深く制御し、1100ミリトールにおいてH2O(v)/CF4ガスを使用することによって側壁のSiCを局所的に酸化させた(図10b)。その後、15/10nmTa/Ta(N)拡散層及び100nmのCuシード層をイオン化物理的気相成長法(i−PVD)により形成した。銅の電気メッキによりトレンチを充填し、そして図10cに示すように化学的機械的研磨法(CMP)により過剰に堆積された金属を除去した。この時点において、ウエハを2×2cm2のダイスに分割した。低圧においてMEMS−CETシステム(Primaxx,PA,USA)により単一のダイスにHF/メタノールガス相混合物(HF(g))を照射した。HF(g)は、局所的に酸化されたSiCを容易に溶解し、そしてTa(N)/SiC界面を介して拡散した。これにより、下にあるSiO2層を溶解し、図10dに示すような完全なエアーギャップを形成した。主にHF(g)照射時間を調整することにより、エッチングされたSiO2の量を制御した。エッチング率を微調整するためにガスの温度及び圧力を使用した。
図12は、フルサイズのエアーギャップ(実験の第1組)及びハーフサイズのエアーギャップ(実験の第2組)を有する2組のダイスのキャパシタンス特性を示している。ハーフサイズのエアーギャップは、銅ラインの高さの半分のエアーキャビティに対応する。図12に示すように、より低いキャパシタンスを有するサンプルはフルサイズのエアーギャップであり、銅ライン間にハーフサイズのエアーギャップを有するサンプルは、フルサイズのエアーギャップを有するサンプルより安定である。HFのエッチング時間はエアーギャップのサイズを決定するのに重要な要素ではなく、チャンバーの温度及び圧力(2組の実験で異なる)は、エアーギャップのサイズを決めるのに重要であった。
SDスタックの一般的なTEMイメージの断面図を図5に示している。(a)が低解像度のものであり、(b)が高解像度のものである。図5aのサンプルの右サイドは、その左側の対称側に形成されるウェッジの最も薄い部分に対応する。TEMにより観察され、EFTEMによりサポートされるSiC/Ta(N)界面の近傍のSiC層の球形部分は、この層が、局所的にSiO2に変換され、Ta(N)バリアー壁を有するコンタクト領域が大幅に減少することを示している。このSiC/SiO2変換は、ドライエッチング工程において行われる酸素含有プラズマの作用による。
図6aは、離間されたCuラインの一般的なFIB断面図である。これは、VHF照射の後周辺のSiO2が徐々に溶解することによる。図6aiに示したように4mnのエッチングを行った後、上部のSiO2層の半分を取り除いた。HF照射を継続するに従って、SiC/Ta(N)界面の下において、下地のSiO2フィルムを徐々に取り除いた。この界面により、金属構造の下にエアーを挿入することができる。上記の現象は、あらゆるSiC/Ta(N)界面の下にあるSiO2材料に対して選択的に起こることが分かった。長いHFエッチング時間(約8mn以上)の後、そのスタックの変換を光学検査により容易に観察することができる。
Claims (27)
- 半導体装置内にエアーギャップを形成する方法であって、
該半導体装置は積層体を有し、該積層体は、少なくとも1回繰り返したサブ積層体を含み、該サブ積層体は、犠牲層材料からなる犠牲層(3)と、ライナー材料からなり、上記犠牲層(3)の上、若しくは上記犠牲層(3)の上及び下に配置されたライナー層(2)と、を有し、
上記ライナー材料は、第1エッチング物質に対して耐性があり、
上記第1エッチング物質は、上記犠牲層材料をエッチングすることができ、
当該方法は、
a)第2エッチング物質で上記積層体にホールをドライエッチング形成する工程と、
b)上記ホールの側壁部に露出しているライナー層(2)の一部について局所的にライナー層(2)の特性を化学的に変化させ、これにより、上記ライナー層(2)の一部を局所的に変換し、第1エッチング物質によりエッチング可能とする工程と、
c)伝導性材料からなり、バリアー層により犠牲層から離間されているライン(1)を上記ホールに形成する工程と、を有し、
上記ライン(1)、及び上記バリアー層は、第1エッチング物質に対して耐性を有し、
当該方法は、さらに
d)上記積層体に第1エッチング物質をさらし、それにより上記の局所的に変換されたライナー層及び犠牲層材料を除去して、エアーギャップを上記ライン(1)の近傍に形成する工程を有することを特徴とする方法。 - 上記犠牲層の下に配置されたライナー層がエッチング停止層として作用し、該エッチング停止層は化学的に変換されることがないことを特徴とする請求項1に記載の方法。
- 上記工程(c)は、
i バリアー層を積層するサブ工程と、
ii バリアー層の上面に電気伝導性材料の層を積層するサブ工程と、
iii 積層体の上面に除去技術を適用することにより、伝導性材料及びバリアー層の過剰堆積部分を取り除くサブ工程と、からなり、
少なくとも1つの埋設されたラインが形成されることを特徴とする請求項1記載の方法。 - 上記伝導性材料が、金属、カーボンナノチューブ、及び伝導性ポリマーからなる群から選択されることを特徴とする請求項1〜3のいずれかに記載の方法。
- 上記伝導性材料がCu、Au若しくはAgであることを特徴とする請求項1〜4のいずれかに記載の方法。
- 上記積層体が、さらに基盤層(9)を含むことを特徴とする請求項1〜5のいずれかに記載の方法。
- 上記積層体にホールをエッチング形成する工程と、局所的にライナー層の特性を化学的に変換する工程とを同時に行うことを特徴とする請求項1〜6のいずれかに記載の方法。
- 上記ライナー層材料が局所的に上記犠牲層材料に変換されることを特徴とする請求項1〜7のいずれかに記載の方法。
- 上記ライナー層の化学的に変換された部分の大きさは、1μmより小さいことを特徴とする請求項1〜8のいずれかに記載の方法。
- 上記ライナー層の化学的に変換された部分の大きさは、500nmより小さいことを特徴とする請求項9記載の方法。
- 上記ライナー層の化学的に変換された部分の大きさは、100nmより小さいことを特徴とする請求項10記載の方法。
- 上記ライナー層の化学的に変換された部分の大きさは、10nmより小さいことを特徴とする請求項11記載の方法。
- 上記積層体が、シングル若しくはデュアルダマシンスタックであることを特徴とする請求項1〜12のいずれかに記載の方法。
- 上記基盤層が、上記第2エッチング物質に対して耐性を有することを特徴とする請求項1〜13のいずれかに記載の方法。
- 上記基盤層が、上記第1エッチング物質に対して耐性を有することを特徴とする請求項1〜14のいずれかに記載の方法。
- 上記犠牲層材料が酸化シリコン(SiO2)であることを特徴とする請求項1〜15のいずれかに記載の方法。
- 上記ライナー層材料がシリコンカーバイド(SiC)であることを特徴とする請求項1〜16のいずれかに記載の方法。
- 上記第2エッチング物質が、酸素を含有するドライエッチングプラズマであることを特徴する請求項1〜17のいずれかに記載の方法。
- 上記の酸素含有プラズマが、さらにハイドロフルオロカーボン化合物及び/又はフルオロカーボン化合物を含有することを特徴とする請求項18記載の方法。
- 上記ハイドロフルオロカーボン化合物が、CHF3であり、又は上記フルオロカーボン化合物がCF 4 又はC 4 F 8 であることを特徴とする請求項19記載の方法。
- 上記第1エッチング物質が、フッ酸(HF)を含有することを特徴とする請求項1〜18のいずれかに記載の方法。
- 上記フッ酸が、49%HF溶液であることを特徴とする請求項21記載の方法。
- 上記フッ酸が、HF蒸気であること特徴とする請求項21記載の方法。
- 上記ホールが、後工程(BEOL)において形成されることを特徴とする請求項1〜23のいずれかに記載の方法。
- 上記基盤層が、埋設された金属ラインを含むことを特徴とする請求項6〜24のいずれかに記載の方法。
- 上記の基盤層(9)に埋設された金属ライン及び当該金属ラインに連続する上記の犠牲層(3)に設けられた金属ラインが、電気的コンタクト層を形成することを特徴とする請求項6〜25のいずれかに記載の方法。
- 半導体装置にエアーギャップ(4)を形成する方法であって、
請求項1〜26のいずれかに係る方法を用いて、伝導性材料からなるライン(1)の近傍にエアーギャップ(4)を有する積層体を形成する工程と、
つづいて、請求項1〜26のいずれかに係る方法を用いて、伝導性材料からなるライン(1)の近傍にエアーギャップ(4)を有する次の積層体を形成する工程と、を有することを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US50758403P | 2003-09-30 | 2003-09-30 | |
EP03447239A EP1521301A1 (en) | 2003-09-30 | 2003-09-30 | Method of formation of airgaps around interconnecting line |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005175435A JP2005175435A (ja) | 2005-06-30 |
JP2005175435A5 JP2005175435A5 (ja) | 2005-11-04 |
JP4379878B2 true JP4379878B2 (ja) | 2009-12-09 |
Family
ID=34740672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004287734A Expired - Fee Related JP4379878B2 (ja) | 2003-09-30 | 2004-09-30 | エアーギャップを選択的に形成する方法及び当該方法により作製された装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4379878B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100712517B1 (ko) * | 2005-07-14 | 2007-04-30 | 삼성전자주식회사 | 에어 갭 구조를 갖는 반도체 소자의 인터포저 |
JP4735314B2 (ja) * | 2006-02-14 | 2011-07-27 | ソニー株式会社 | 半導体装置およびその製造方法 |
FR2916303B1 (fr) * | 2007-05-15 | 2009-07-31 | Commissariat Energie Atomique | Procede de fabrication de cavites d'air utilisant des nanotubes |
JP2010258215A (ja) | 2009-04-24 | 2010-11-11 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
KR102190654B1 (ko) * | 2014-04-07 | 2020-12-15 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
-
2004
- 2004-09-30 JP JP2004287734A patent/JP4379878B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005175435A (ja) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4864307B2 (ja) | エアーギャップを選択的に形成する方法及び当該方法により得られる装置 | |
US7037851B2 (en) | Methods for selective integration of airgaps and devices made by such methods | |
US10192781B2 (en) | Interconnect structures incorporating air gap spacers | |
TWI351733B (en) | Dielectric spacers for metal interconnects and met | |
TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
TWI316731B (en) | Method for fabricating semiconductor device and semiconductor device | |
US7534696B2 (en) | Multilayer interconnect structure containing air gaps and method for making | |
US6562732B2 (en) | Method of manufacturing a semiconductor device | |
TW200809923A (en) | Dual-damascene process to fabricate thick wire structure | |
US5891804A (en) | Process for conductors with selective deposition | |
US20110163446A1 (en) | Method to generate airgaps with a template first scheme and a self aligned blockout mask and structure | |
JP2003017558A (ja) | 半導体装置およびその製造方法 | |
JPH0864680A (ja) | 半導体デバイス内に多孔質誘電体層を集積する方法及び半導体デバイス | |
JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
TW200937604A (en) | Semiconductor device and method of manufacturing the same | |
JP4379878B2 (ja) | エアーギャップを選択的に形成する方法及び当該方法により作製された装置 | |
JP5823359B2 (ja) | 半導体装置の製造方法 | |
EP1608013B1 (en) | Method of formation of airgaps around interconnecting line | |
WO2007142172A1 (ja) | 多層配線製造方法と多層配線構造と多層配線製造装置 | |
JPH1074837A (ja) | 半導体装置及びその製造方法 | |
JP2005150682A (ja) | 半導体素子の金属配線の形成方法 | |
JP2011155074A (ja) | 半導体装置の製造方法 | |
JP2003332336A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090911 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |