CN1469467A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1469467A CN1469467A CNA031371779A CN03137177A CN1469467A CN 1469467 A CN1469467 A CN 1469467A CN A031371779 A CNA031371779 A CN A031371779A CN 03137177 A CN03137177 A CN 03137177A CN 1469467 A CN1469467 A CN 1469467A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- metal line
- fuse
- tunic
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims description 23
- 239000002184 metal Substances 0.000 claims abstract description 124
- 229910052751 metal Inorganic materials 0.000 claims abstract description 124
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 41
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 22
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims 4
- 239000010410 layer Substances 0.000 description 38
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003595 mist Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000009401 outcrossing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 poly (arylene ether Chemical compound 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Fuses (AREA)
Abstract
公开一种半导体器件，包括：半导体基板；在所述的半导体基板上形成在同一平面的第一金属布线和熔丝；在所述第一金属布线和所述熔丝上形成的第一绝缘膜，所述的第一绝缘膜具有到达所述第一金属布线的第一焊盘开口；至少在所述的第一焊盘开口内形成的第二金属布线，所述的第二金属布线不在所述的熔丝上延伸；在所述的第一绝缘膜和所述的第二金属布线上形成的停止层膜；以及在所述的停止层膜上形成的第二绝缘膜，其中通过除去所述的第二绝缘膜和所述的停止层膜形成第二焊盘开口，以露出所述的第二金属布线。通过除去所述的第二绝缘膜和所述的停止层膜以及通过不完全地除去所述的第一绝缘膜至少在所述的熔丝上形成熔丝开口。
Description
与相关申请的交叉参考
本申请基于和要求2002年6月12日申请的在先日本专利申请No.2002-171371的优先权；在此引入其全部内容作为参考。
技术领域
本发明涉及具有用于冗余电路的熔丝的半导体器件，如嵌入式存储器，特别涉及其熔丝和焊盘部分改进的半导体器件及其制造方法。
背景技术
当为了利用冗余技术在半导体基板的表面上形成熔丝时，熔丝通常形成在金属布线层中，布置金属布线，贴近从金属焊盘向下计算的第二层。但是，随着最近趋向于多层布线层，在下面贴近最上层金属布线层布置的金属布线层倾于使厚度增大，导致布置在熔丝表面上的层间绝缘膜的厚度增加。
在形成熔丝窗口的时候，不仅需要加工这些变厚的层间绝缘膜，而且需要留下熔丝表面上的层间绝缘膜。尽管要求待留在熔丝表面上的层间绝缘膜的膜厚度尽可能地薄，以便通过激光烧断能稳定地切掉熔丝，但是，如上所解释的，待加工的层间绝缘膜制得十分厚，由此很难控制层间绝缘膜的加工。
而且，近年来，为了提高半导体器件的处理速度，金属布线中电流延迟的最小化已成为主要问题。必需考虑解决前述问题的对策，低介电常数的绝缘膜(低k膜)作为层间绝缘膜插入金属布线之间。在此情况下，容易想到制造一种结构：布置低k膜，贴近从金属焊盘向下计算的第二层。如果这样，在该低k膜中的熔丝通过激光烧断将被切掉，但是这导致激光烧断损坏该低k膜，因此极坏地影响半导体器件的性能和可靠性。
如上所解释，在半导体器件例如嵌入式存储器的情况下，随着趋向于多个布线层，在下面贴近最上面的金属布线层布置的金属布线层，以及布置在熔丝表面上的层间绝缘膜倾于使厚度增大，并且由于层间绝缘膜的厚度增加，在形成熔丝窗口的时候很难控制层间绝缘膜的加工。而且，当使用低k膜作为层间绝缘膜，以便提高半导体器件的处理速度时，该低k膜将被熔丝切断中待用的激光烧断所损坏，因此极坏地影响半导体器件的性能和可靠性。
本发明内容
根据本发明的一个实施例的半导体器件，包括：
半导体基板；
在所述半导体基板上在同一平面形成的第一金属布线和熔丝；
淀积在所述的半导体基板上以覆盖所述第一金属布线和所述熔丝的第一绝缘膜，所述的第一绝缘膜具有到达所述第一金属布线的第一焊盘开口；
至少在所述的第一焊盘开口内形成的第二金属布线，所述的第二金属布线不在所述的熔丝上延伸；
在所述的第一绝缘膜和所述的第二金属布线上形成的停止层膜；以及
在所述的停止层膜上形成的第二绝缘膜；
其中形成第二焊盘开口以通过除去所述的第二绝缘膜和所述的停止层膜露出部分所述的第二金属布线，通过除去所述的第二绝缘膜和所述的停止层膜，以及通过除去所述的第一绝缘膜到厚度的中部，至少在所述的熔丝上形成熔丝开口。
根据本发明的一个实施例的用于制造半导体器件的方法，包括：
在半导体基板上形成第一金属布线和熔丝；
在所述的半导体基板上淀积第一绝缘膜以覆盖所述的第一金属布线和所述的熔丝；
有选择地蚀刻淀积在所述第一金属布线上的所述第一绝缘膜以形成第一焊盘开口；
有选择地形成第二金属布线以通过所述的第一焊盘开口与所述的第一金属布线接触；
在所述的第一绝缘膜和所述的第二金属布线上形成停止层膜；
在所述的停止层膜上形成第二绝缘膜；
有选择地蚀刻对应于部分所述的第二金属布线和对应于至少一部分所述熔丝的所述第二绝缘膜的部分，由此露出所述停止层膜的一部分；以及
蚀刻掉通过所述的第二绝缘膜的选择性蚀刻已经露出的所述停止层膜的所述部分。
附图的简要描述
图1A至1C分别示出了说明半导体器件的元件结构和这种半导体器件结构伴有的问题的剖视图，其中下面贴近金属焊盘布置的金属布线层作为熔丝。
图2是说明根据本发明的第一实施例的半导体器件的元件结构的剖视图。
图3A至3G分别示出了说明根据本发明的第一实施例制造半导体器件的步骤的剖视图；
图4是说明代表本发明的第一实施例的修改实例的半导体器件的元件结构的剖视图；
图5是说明根据本发明的第二实施例的半导体器件的元件结构的剖视图；以及
图6是说明根据本发明的第三实施例的半导体器件的元件结构的剖视图。
发明的详细说明
根据本发明的实施例，下面贴近金属焊盘(第二金属布线)布置的金属布线(第一金属布线)作为熔丝，其中在插入第一和第二金属布线之间的第一绝缘膜上以及第二金属布线上形成停止层膜。而且，在停止层膜上已形成第二绝缘膜之后，分两个步骤进行蚀刻，即，第二绝缘膜的选择性蚀刻和停止层膜的选择性蚀刻。由于这些工序，不仅可以稳定地确保熔丝上残余的绝缘膜，而且可以可靠地形成焊盘开口。
更具体地说，构图光致抗蚀剂以使其具有焊盘部分和熔丝窗口部分的图形之后，在确保第二绝缘膜和停止层膜之间充分的蚀刻选择率的条件下，使用所得的光致抗蚀剂图形作为掩模以进行第二绝缘膜的蚀刻，直到露出停止层膜。例如，在使用氧化硅膜作为第二绝缘膜和使用氮化硅膜作为停止层膜的情况下，使用包括例如C4F8+CO+Ar的混合气体进行干蚀刻，由此使之易于进行第二绝缘膜的干蚀刻加工，同时确保相对于停止层膜的充分的选择率。通过优化蚀刻条件，该选择率可以提高到大约10，以便现在可以进行充分的过蚀刻，由此可以实现第二绝缘膜的稳定加工。
而且，当进行第二绝缘膜加工随后进行停止层膜蚀刻时，如果预先使停止层的膜厚度相对于第一绝缘膜的膜厚度充分地薄，可以与熔丝开口处第一绝缘膜的蚀刻同时进行相对于停止层膜的蚀刻的第一绝缘膜的充分过蚀刻。
结果，现在不仅可以稳定地确保熔丝上残余的绝缘膜，而且可以可靠地形成焊盘开口，由此使之可以增强器件的性能和可靠性。
至于解决这些常规问题的方法，可以想到利用下面贴近金属焊盘布置的金属布线层使用熔丝。而且，为了使制造工艺简化，希望通过单个构图工艺(总的开口加工)进行焊盘部分的加工和熔丝窗口的形成。但是，当根据常规技术通过使用总的开口加工在焊盘开口的加工中进行过蚀刻到足够程度时，在熔丝窗口部分留下层间绝缘膜变得困难，因此熔丝被暴露，且因此可能极坏地影响器件的性能和可靠性。
下面解释上述的现象，参考附图1A至1C。如图1A所示，在预先形成有熔丝101和第一金属布线102的半导体基板100的表面上淀积第一层间绝缘膜103，然后，通过曝光和干蚀刻形成第一焊盘开口105。此后，在基板100露出的表面上淀积金属布线材料，并通过使用曝光和干蚀刻形成第二金属布线(金属焊盘)106。然后，在第二层间绝缘膜109的淀积完成之后，在其上形成具有图形的光致抗蚀剂110，图形包括对应于熔丝窗口部分和还对应于第二焊盘开口部分的开口。
然后，如图1B所示，通过干蚀刻，同时形成熔丝开口112和第二焊盘开口111。此时，为了稳定地打开第二焊盘开口111，一般需要约50％的过蚀刻，但是由于该过蚀刻导致熔丝101曝光。然后熔丝101的曝光将导致熔丝101的腐蚀，因此极坏地影响器件的性能和可靠性。例如，如果第一层间绝缘膜103的厚度假定为500nm，第二层间绝缘膜109的厚度假定为1000nm，当在第二焊盘开口111进行50％的过蚀刻时，熔丝开口112完全贯穿。
另一方面，当试图在熔丝开口112处留下部分第一层间绝缘膜103时，如图1C所示，无疑，将在第二焊盘开口111处留下蚀刻残留物115，由此导致焊盘部分的导电失效。
如上所解释，当试图通过使用下面贴近最上层金属焊盘布置的金属布线形成熔丝，且同时通过半导体器件例如嵌入式存储器的制造中的单个构图步骤形成焊盘开口和熔丝开口时，很难同时实现其开口部分没有绝缘膜的任何残留物的焊盘开口和其窗口部分具有绝缘膜的残留膜留下的熔丝开口。
因此，根据本发明的实施例，提供停止层绝缘膜以解决前述问题。下面参考附图解释本发明的实施例。(第一实施例)
图2是说明根据本发明的第一实施例的半导体器件的元件结构的剖视图。
参考图2，10表示预先具有各种元件例如MOS晶体管(未示出)和布线结构的半导体基板。该半导体基板在其表面区还具有熔丝11和第一金属布线12，两者都埋置在表面区。第一层间绝缘膜13淀积在基板10上，第一层间绝缘膜13具有第一焊盘开口15，用于使第一金属布线12与第一焊盘开口15中形成的第二金属布线16电接触。
停止层绝缘膜18形成在第一层间绝缘膜13和第二金属布线16上，第二层间绝缘膜19淀积在停止层绝缘膜18上。而且，蚀刻掉位于第二金属布线16上的第二层间绝缘膜19的部分以及停止层绝缘膜18的部分，以形成第二焊盘开口21。此外，还蚀刻掉位于熔丝11上的第二层间绝缘膜19的部分以及停止层绝缘膜18的部分，且同时，还部分地蚀刻掉第一层间绝缘膜13，即，到其厚度的中间部分，由此形成熔丝开口22。
下面，将解释根据该实施例用于制造半导体器件的方法，参考附图3A至3G。
首先，如图3A所示，通过使用CVD在半导体基板10上淀积第一层间绝缘膜13，半导体基板10具有熔丝11和金属布线12，然后通过使用光刻法在第一层间绝缘膜13上形成具有预定图形的光致抗蚀剂14。顺便提及，通过所谓的镶嵌工艺形成熔丝11和金属布线12，其中例如在半导体基板上的层间绝缘膜中形成具有约1μm深的凹槽部分，然后将Cu埋置在该凹槽部分，接着所得的表面被抛光以平整该表面，由此形成熔丝11和金属布线12。而且，层间绝缘膜13由TEOS(四乙氧基硅烷)氧化硅形成，具有约500nm厚。
然后，如图3B所示，通过干蚀刻，使用光致抗蚀剂14作为掩模以及使用混合气体例如C4F8+CO+Ar，有选择地蚀刻第一层间绝缘膜13以形成第一焊盘开口15。接着，通过使用灰化和湿清洗，除去光致抗蚀剂14。
然后，如图3C所示，通过溅射，在第一焊盘开口15的内部和在第一层间绝缘膜13上淀积第二金属布线16。例如，该金属布线16由铝形成，具有500nm厚。然后，通过使用光刻法，在金属布线16上形成具有图形的光致抗蚀剂17以覆盖第一焊盘开口15。
然后，如图3D所示，通过干蚀刻，使用光致抗蚀剂17作为掩模，第二金属布线16经受蚀刻加工。此后，通过使用灰化和湿法清洗，蚀刻掉光致抗蚀剂17。在此情况下，第二金属布线16可以仅仅淀积在第一焊盘开口15的内部和在围绕第一焊盘开口15的区域之上。另外，可以淀积第二金属布线16，以便在第一层间绝缘膜13上延伸。在第一层间绝缘膜13上延伸的第二金属布线16的部分可以用作布线。
然后，如图3E所示，通过CVD，在第一层间绝缘膜13和第二金属布线16上淀积由氮化硅制成的停止层绝缘膜18。然后，通过CVD，在停止层绝缘膜18上淀积由TEOS制成的第二层间绝缘膜19。在此情况下，要求停止层绝缘膜18的厚度相对于第一层间绝缘膜13的厚度充分地薄。例如，形成停止层绝缘膜18，具有100nm的厚度。另一方面，例如，形成第二层间绝缘膜19，具有1μm的厚度。
然后，如图3F所示，在第二层间绝缘膜19上涂敷光致抗蚀剂20，通过使用光刻法，通过单个构图步骤同时形成第二焊盘开口图形和熔丝窗口图形。
然后，如图3G所示，通过使用光致抗蚀剂20作为掩模，在确保相对于停止层绝缘膜18充分的选择率蚀刻条件下，第二层间绝缘膜19经受蚀刻，直到露出停止层绝缘膜18。在此情况下，为了使对应于第二焊盘图形的部分被完全打开，第二层间绝缘膜19进行约50％的过蚀刻。至于在此有用的蚀刻气体，可以使用包括C4F8+CO+Ar的混合气体。
接着，通过干蚀刻，使用CHF3+O2的混合气体，用光致抗蚀剂20作为掩模，蚀刻停止层绝缘膜18。此时，与熔丝11重合和由于停止层绝缘膜18的蚀刻已露出的第一层间绝缘膜13的部分被半蚀刻。结果，可以同时形成第二焊盘开口21和熔丝开口22。接着，通过使用灰化和湿清洗，除去光致抗蚀剂20，完成图2所示的结构。
如上所解释，根据该实施例，由于第二层间绝缘膜19的过蚀刻，现在可以可靠地除去位于焊盘开口21和熔丝开口22处的这些绝缘膜19的适当部分。在此情况下，由于通过停止层绝缘膜18构造第二层间绝缘膜19的基础层，因此几乎不可能蚀刻掉熔丝开口22处的第一层间绝缘膜13。而且，由于形成的停止层绝缘膜18与第一层间绝缘膜13相比足够地薄，因此即使过蚀刻停止层绝缘膜18，也可以可靠地留下熔丝开口22处的第一层间绝缘膜13的部分。
因此，可以进行第二焊盘开口21的形成，不存在其中留下残余绝缘膜的任何可能性，且同时，部分绝缘膜可以可靠地和稳定地留在熔丝开口22中，由此使之能增强器件的性能和可靠性。
顺便提及，在该实施例中可以在停止层绝缘膜18的蚀刻之前进行光致抗蚀剂20的除去。在此情况下，通过使用光致抗蚀剂20作为掩模，在确保相对于停止层绝缘膜18充分的选择率的蚀刻条下，第二层间绝缘膜19经受蚀刻加工，直到露出停止层绝缘膜18。此后，通过使用灰化和湿清洗，除去光致抗蚀剂20。然后所得的表面通过使用干蚀刻完全经受后蚀刻处理以进行停止层绝缘膜18的加工。
而且，该实施例可以应用于低k膜42布置在层间绝缘膜41下的结构，层间绝缘膜41具有埋置其中的熔丝11和第一金属布线12，如图4所示。在此情况下，具有熔丝11和第一金属布线12的层间绝缘膜41可以由TEOS形成，低k膜42可以由具有小于4，更优选小于3或更小的相对介电常数的低介电常数膜形成，例如聚甲基硅氧烷和聚亚芳基。
当用这样的方式构造时，可以获得在激光烧断保险丝11时防止低k膜42被损坏的效果。当熔丝形成在贴近从金属焊盘向下计算的第二层16布置的层中时，亦即，形成在常规结构的低k膜42中时，在激光烧断熔丝11的时候损坏将发生在该低k膜42中，因此使半导体器件的性能和可靠性退化。然而，根据该实施例，由于熔丝11形成在下面贴近金属焊盘的层中，因此可以可靠地克服上述问题。(第二实施例)
图5是说明根据本发明的第二实施例的半导体器件的元件结构的剖视图。顺便提及，与图2相同的部分用相同的参考标记表示，因此省略其详细说明。
该实施例与前述第一实施例不同的主要特点在于第二焊盘开口的位置偏移第一焊盘开口。
尽管根据该实施例的基本制造步骤与第一实施例的基本上相同，但该实施例与第一实施例不同之处在于：第一焊盘开口15不局限于仅仅在第一金属布线12上的一个位置，而是形成在环绕第一金属布线12的外围的多个部分或沿着第一金属布线12的外围形成环形。而且，第二金属布线16不仅形成在第一焊盘开口15中，而且形成在第一层间绝缘膜13上，第一层间绝缘膜13布置在第一金属布线12上。此外，第二焊盘开口21不形成在沿第一金属布线12的外围形成的第一焊盘开口15上，而是形成在第一金属布线12的中心部分之上，即，形成在淀积在第一层间绝缘膜13上的第二金属布线16的部分上，其位置与第一金属布线12的中心部分重合。
当用这样的方式构造时，不仅可以获得与前述第一实施例同样的效果，而且可以获得如下说明的附加效果。即，由于进行布线键合不通过在第一金属布线12上直接形成第二金属布线16的部分，而是通过位于第一层间绝缘膜13上的第二金属布线16的部分，因此由于布线键合的任何损坏可以由绝缘膜13吸收，由此可以防止第一金属布线12被布线键合损坏。(第三实施例)
图6是说明根据本发明的第三实施例的半导体器件的元件结构的剖视图。顺便提及，与图2相同的部分用相同的参考标记表示，由此省略其详细说明。
该实施例与前述第一实施例不同的主要特点在于：第二金属布线16还作为引线，以及第二焊盘开口21的位置偏移第一焊盘开口15。
尽管根据该实施例的基本制造步骤与第一实施例的基本上相同，但该实施例与第一实施例不同之处在于：不仅在第一焊盘开口15和其外围区域中形成第二金属布线16，而且在远离第一焊盘开口15的第一层间绝缘膜13的区域上也形成第二金属布线16。此外，形成第二焊盘开口21而不露出第一焊盘开口15处的第二金属布线16，但是露出形成在第一层间绝缘膜13上的第二金属布线16。
当用这样的方式构造时，可以获得与前述的第二实施例几乎相同的效果。而且，由于第二金属布线16还用作引线，将增加定位第二焊盘开口的自由度。
本发明不应该理解为限于前述实施例。例如：第一金属布线有用的材料不局限于Cu的单质，而是可以由包含铜作为主要成分的材料形成。而且，主要含Ag的材料可以用来代替铜。而且，就用于第二金属布线的材料而言，在此有用的材料不局限于Al的单质，而是可以由包含Al作为主要成分的材料形成。而且，用于第二金属布线的材料不限于Al。即，用于第二金属布线的材料可以由任何种类的材料构成，只要它们与构成第一金属布线的材料比较起来抗氧化能力和耐腐蚀性更好。在基板上形成的布线可以由普通的布线构成，例如通过RIE形成。
至于停止层绝缘膜，希望采用在第二层间绝缘膜的蚀刻工序中几乎不蚀刻的材料。例如：当第二层间绝缘膜由TEOS形成时，用于停止层绝缘膜的材料可以选自氮化硅和碳化硅。用这样的方式，本发明在其精神范围之内可以进行多种修改。
如上述详细说明，根据本发明的实施例，它不仅可以稳定地确保熔丝上残余的绝缘膜，而且可以在下面贴近金属焊盘布置的金属布线用作熔丝的结构中可靠地形成焊盘开口，由此使之可以增强半导体器件的性能和可靠性。
对本领域的技术人员容易产生额外的优点和修改。因此，本发明更宽的方面不局限于在此示出和描述的具体细节和代表实施例。由此，可以进行各种修改而不脱离由附加权利要求和它们等效的权利所限定的一般发明概念的精神或范围。
Claims (20)
1.一种半导体器件，包括：
半导体基板；
形成在所述半导体基板上的同一平面的第一金属布线和熔丝；
淀积在所述半导体基板上以覆盖所述第一金属布线和所述熔丝的第一绝缘膜，所述的第一绝缘膜具有到达所述第一金属布线的第一焊盘开口；
至少在所述的第一焊盘开口内形成的第二金属布线，所述的第二金属布线不在所述的熔丝上延伸；
形成在所述的第一绝缘膜和所述的第二金属布线上的停止层膜；以及
形成在所述的停止层膜上的第二绝缘膜；
其中形成第二焊盘开口以通过除去所述第二绝缘膜和所述停止层膜露出部分所述第二金属布线，通过除去所述的第二绝缘膜和所述的停止层膜，以及通过除去所述的第一绝缘膜到厚度的中部至少在所述的熔丝上形成熔丝开口。
2.根据权利要求1的半导体器件，其中所述的停止层膜由不同于所述的第二绝缘膜的材料形成，且包括氮化硅和碳化硅中的至少一种。
3.根据权利要求1的半导体器件，其中所述的第二绝缘膜由TEOS形成。
4.根据权利要求1的半导体器件，其中所述的第二金属布线由抗氧化性或抗腐蚀性比所述第一金属布线高的材料形成。
5.根据权利要求1的半导体器件，其中所述的第一金属布线和所述的熔丝由Cu、Ag或包含Cu或Ag作为主要成分的金属的材料形成，所述的第二金属布线由Al或包括Al作为主要成分的金属形成。
6.根据权利要求1的半导体器件，其中所述的第一金属布线和所述的熔丝埋置在层间绝缘膜中形成的凹槽部分内。
7.根据权利要求6的半导体器件，还包括在所述的层间绝缘膜下面的低介质层间绝缘膜，所述的层间绝缘膜具有埋置在其内的所述第一金属布线和所述熔丝，所述的低介质层间绝缘膜具有小于4的相对介电常数。
8.根据权利要求1的半导体器件，其中所述的第二焊盘开口布置在所述的第一焊盘开口上。
9.根据权利要求1的半导体器件，其中所述的第二金属布线从所述的第一焊盘开口的内部延伸以覆盖所述第一绝缘膜的部分，所述的第二焊盘开口形成在所述的第一绝缘膜的所述部分之上。
10.根据权利要求1的半导体器件，其中所述的第一焊盘开口形成在所述的第一金属布线的外围部分之上，所述的第二焊盘开口形成在所述的第一绝缘膜的部分之上，所述的第一绝缘膜位于所述的第一金属布线的中部之上。
11.一种用于制造半导体器件的方法，包括：
在半导体基板上形成第一金属布线和熔丝；
在所述的半导体基板上淀积第一绝缘膜以覆盖所述的第一金属布线和所述的熔丝；
有选择地蚀刻淀积在所述第一金属布线上的第一绝缘膜以形成第一焊盘开口；
有选择地形成第二金属布线以通过所述的第一焊盘开口与所述的第一金属布线接触；
在所述的第一绝缘膜和所述的第二金属布线上形成停止层膜；
在所述的停止层膜上形成第二绝缘膜；
有选择地蚀刻对应于所述第二金属布线的部分和对应于所述熔丝的至少一部分的所述第二绝缘膜的部分，由此露出所述停止层膜的一部分；以及
蚀刻掉通过所述第二绝缘膜的选择性蚀刻已露出的所述停止层膜的所述部分。
12.根据权利要求11的用于制造半导体器件的方法，其中所述蚀刻所述的停止层膜包括：过蚀刻所述的停止层膜，以蚀刻掉位于所述的停止层膜下面的所述第一绝缘膜的部分。
13.根据权利要求11的用于制造半导体器件的方法，其中作为所述停止层膜用的材料，使用不同于所述第二绝缘膜的材料且包括氮化硅和碳化硅的至少一种。
14.根据权利要求11的用于制造半导体器件的方法，其中使用TEOS作为所述的第二绝缘膜的材料。
15.根据权利要求11的用于制造半导体器件的方法，其中作为所述第一金属布线和所述熔丝的材料，使用选自Cu、Ag或包括Cu或Ag作为主要成分的金属的材料，作为所述第二金属布线的材料，使用Al或包括Al作为主要成分的金属。
16.根据权利要求11的用于制造半导体器件的方法，还包括在所述的第二绝缘膜上形成抗蚀剂图形，所述的抗蚀剂图形具有与所述第二金属布线部分连通的焊盘开口图形，和具有与所述熔丝的至少一部分连通的熔丝开口图形，以及在蚀刻所述第二绝缘膜的时候使用所述的抗蚀剂图形作为掩模。
17.根据权利要求16的用于制造半导体器件的方法，其中所述蚀刻所述的停止层膜包括有选择地蚀刻由于所述第二绝缘膜的选择性蚀刻露出的所述停止层膜，以及通过所述的熔丝开口图形蚀刻所述第一绝缘膜到厚度中部，所述的抗蚀剂图形用作掩模。
18.根据权利要求16的用于制造半导体器件的方法，还包括在蚀刻所述停止层膜之前除去所述的抗蚀剂图形，其中所述蚀刻所述的停止层膜包括有选择地蚀刻由于所述第二绝缘膜的选择性蚀刻露出的所述停止层膜，通过所述的熔丝开口图形蚀刻所述的第一绝缘膜到厚度中部，所述的第二绝缘膜用作掩模。
19.根据权利要求11的用于制造半导体器件的方法，还包括：
在所述的半导体基板上形成层间绝缘膜；
在所述的层间绝缘膜中形成凹槽部分；以及
在所述的凹槽部分中埋置所述的第一金属布线和所述的熔丝，所述的凹槽部分已形成在所述的层间绝缘膜中。
20.根据权利要求19的用于制造半导体器件的方法，还包括：在所述的层间绝缘膜形成之前，在所述的半导体基板上形成具有小于4的相对介电常数的低介电常数层间绝缘膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP171371/2002 | 2002-06-12 | ||
| JP2002171371A JP3600598B2 (ja) | 2002-06-12 | 2002-06-12 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1469467A true CN1469467A (zh) | 2004-01-21 |
| CN1275324C CN1275324C (zh) | 2006-09-13 |
Family
ID=29996456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03137177.9A Expired - Fee Related CN1275324C (zh) | 2002-06-12 | 2003-06-12 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6835999B2 (zh) |
| JP (1) | JP3600598B2 (zh) |
| CN (1) | CN1275324C (zh) |
| TW (1) | TWI223323B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100388416C (zh) * | 2004-08-18 | 2008-05-14 | 株式会社东芝 | Mos型电熔丝及其编程方法和采用该电熔丝的半导体器件 |
| CN103803483A (zh) * | 2012-11-13 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 形成焊垫的方法 |
| CN109830459A (zh) * | 2019-01-28 | 2019-05-31 | 上海华虹宏力半导体制造有限公司 | 一种熔丝结构的形成方法 |
| CN109887881A (zh) * | 2019-01-15 | 2019-06-14 | 上海华虹宏力半导体制造有限公司 | 金属保险丝顶部的钝化层窗口的形成方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3600598B2 (ja) * | 2002-06-12 | 2004-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100476938B1 (ko) * | 2003-02-28 | 2005-03-16 | 삼성전자주식회사 | 듀얼 다마신 공정의 퓨즈 형성방법 |
| JP4673557B2 (ja) * | 2004-01-19 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20050205965A1 (en) * | 2004-03-18 | 2005-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having a fuse including an aluminum layer |
| US7365432B2 (en) * | 2004-08-23 | 2008-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell structure |
| KR100731056B1 (ko) * | 2005-11-15 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자 |
| US20070254470A1 (en) * | 2006-04-27 | 2007-11-01 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor device having a repair fuse |
| JP4405488B2 (ja) | 2006-08-30 | 2010-01-27 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| US7622395B2 (en) * | 2006-12-27 | 2009-11-24 | United Microelectronics Corp. | Two-step method for etching a fuse window on a semiconductor substrate |
| KR100859477B1 (ko) | 2006-12-29 | 2008-09-24 | 동부일렉트로닉스 주식회사 | 반도체 소자 형성 방법 |
| JP2010016062A (ja) * | 2008-07-01 | 2010-01-21 | Toshiba Corp | 半導体装置 |
| KR100998947B1 (ko) * | 2008-07-07 | 2010-12-09 | 주식회사 하이닉스반도체 | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 |
| KR101055857B1 (ko) * | 2008-07-09 | 2011-08-09 | 주식회사 하이닉스반도체 | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 |
| US9059174B2 (en) * | 2008-11-05 | 2015-06-16 | Stmicroelectronics, Inc. | Method to reduce metal fuse thickness without extra mask |
| TWI387025B (zh) * | 2009-02-12 | 2013-02-21 | Vanguard Int Semiconduct Corp | 具有熔絲元件之半導體裝置之製造方法 |
| US10017648B2 (en) | 2010-12-16 | 2018-07-10 | Awi Licensing Llc | Sag resistant, formaldehyde-free coated fibrous substrate |
| US8754508B2 (en) * | 2012-08-29 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure to increase resistance to electromigration |
| WO2015052860A1 (ja) * | 2013-10-11 | 2015-04-16 | 日東電工株式会社 | 薄層転写用シート、電極触媒層付薄層転写用シート、薄層転写用シートの製造方法、および膜電極接合体の製造方法 |
| CN105226047B (zh) * | 2014-06-04 | 2017-12-19 | 无锡华润上华科技有限公司 | 半导体器件及其制作方法 |
| CN108630657B (zh) | 2017-03-24 | 2020-12-15 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| WO2023163226A1 (ja) * | 2022-02-28 | 2023-08-31 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4432035A (en) * | 1982-06-11 | 1984-02-14 | International Business Machines Corp. | Method of making high dielectric constant insulators and capacitors using same |
| US6677226B1 (en) * | 1998-05-11 | 2004-01-13 | Motorola, Inc. | Method for forming an integrated circuit having a bonding pad and a fuse |
| JP2001135792A (ja) | 1999-11-01 | 2001-05-18 | Ricoh Co Ltd | レーザートリミング処理を施す半導体装置の製造方法 |
| JP2001176976A (ja) | 1999-12-20 | 2001-06-29 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US6413801B1 (en) * | 2000-05-02 | 2002-07-02 | Advanced Semiconductor Engineering, Inc. | Method of molding semiconductor device and molding die for use therein |
| JP3977578B2 (ja) * | 2000-09-14 | 2007-09-19 | 株式会社東芝 | 半導体装置および製造方法 |
| KR100428806B1 (ko) * | 2001-07-03 | 2004-04-28 | 삼성전자주식회사 | 트렌치 소자분리 구조체 및 그 형성 방법 |
| JP3600598B2 (ja) * | 2002-06-12 | 2004-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2002
- 2002-06-12 JP JP2002171371A patent/JP3600598B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-11 US US10/458,267 patent/US6835999B2/en not_active Expired - Lifetime
- 2003-06-12 TW TW092115975A patent/TWI223323B/zh not_active IP Right Cessation
- 2003-06-12 CN CN03137177.9A patent/CN1275324C/zh not_active Expired - Fee Related
-
2004
- 2004-11-15 US US10/986,901 patent/US6951781B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100388416C (zh) * | 2004-08-18 | 2008-05-14 | 株式会社东芝 | Mos型电熔丝及其编程方法和采用该电熔丝的半导体器件 |
| CN103803483A (zh) * | 2012-11-13 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 形成焊垫的方法 |
| CN103803483B (zh) * | 2012-11-13 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 形成焊垫的方法 |
| CN109887881A (zh) * | 2019-01-15 | 2019-06-14 | 上海华虹宏力半导体制造有限公司 | 金属保险丝顶部的钝化层窗口的形成方法 |
| CN109830459A (zh) * | 2019-01-28 | 2019-05-31 | 上海华虹宏力半导体制造有限公司 | 一种熔丝结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040012073A1 (en) | 2004-01-22 |
| TWI223323B (en) | 2004-11-01 |
| US6951781B2 (en) | 2005-10-04 |
| TW200405396A (en) | 2004-04-01 |
| JP2004022579A (ja) | 2004-01-22 |
| US6835999B2 (en) | 2004-12-28 |
| CN1275324C (zh) | 2006-09-13 |
| JP3600598B2 (ja) | 2004-12-15 |
| US20050087837A1 (en) | 2005-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1275324C (zh) | 半导体器件及其制造方法 | |
| KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| CN100561706C (zh) | 双镶嵌结构的形成方法 | |
| CN1238892C (zh) | 双重镶嵌结构的制造方法 | |
| US8030779B2 (en) | Multi-layered metal interconnection | |
| JP3657576B2 (ja) | 半導体装置の製造方法 | |
| JP3981353B2 (ja) | 集積回路を製造する方法 | |
| JP4717972B2 (ja) | 集積回路の製造方法 | |
| JP2001176965A (ja) | 半導体装置及びその製造方法 | |
| CN1421915A (zh) | 双重镶嵌结构的制造方法 | |
| JP2002198370A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100578223B1 (ko) | 반도체소자의 듀얼대머신 형성방법 | |
| KR101168884B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100943486B1 (ko) | 반도체소자의 패드 및 퓨즈 형성방법 | |
| US20060281301A1 (en) | Method for manufacturing dual damascene pattern | |
| KR100503381B1 (ko) | 반도체 소자의 금속 배선과 그 형성 방법 | |
| KR100548527B1 (ko) | 금속배선 형성방법 | |
| KR100219062B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100721620B1 (ko) | 반도체 소자의 제조방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR100784105B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100571408B1 (ko) | 반도체 소자의 듀얼 다마신 배선 제조 방법 | |
| KR20050071026A (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| KR20050069202A (ko) | 반도체소자의 연결배선 제조 방법 | |
| KR19990062216A (ko) | 반도체 장치의 결함 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060913 Termination date: 20170612 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |