TWI387025B - 具有熔絲元件之半導體裝置之製造方法 - Google Patents

具有熔絲元件之半導體裝置之製造方法 Download PDF

Info

Publication number
TWI387025B
TWI387025B TW098104438A TW98104438A TWI387025B TW I387025 B TWI387025 B TW I387025B TW 098104438 A TW098104438 A TW 098104438A TW 98104438 A TW98104438 A TW 98104438A TW I387025 B TWI387025 B TW I387025B
Authority
TW
Taiwan
Prior art keywords
fuse element
interlayer dielectric
dielectric layer
layer
opening
Prior art date
Application number
TW098104438A
Other languages
English (en)
Other versions
TW201030865A (en
Inventor
Wen Shun Lo
Hsing Chao Liu
Jin Dong Chen
Kwang Ming Lin
Original Assignee
Vanguard Int Semiconduct Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Int Semiconduct Corp filed Critical Vanguard Int Semiconduct Corp
Priority to TW098104438A priority Critical patent/TWI387025B/zh
Priority to US12/431,643 priority patent/US7745343B1/en
Publication of TW201030865A publication Critical patent/TW201030865A/zh
Application granted granted Critical
Publication of TWI387025B publication Critical patent/TWI387025B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

具有熔絲元件之半導體裝置之製造方法
本發明係關於半導體製造技術，且特別是一種具有熔絲元件(fuse element)之半導體裝置之製造方法。
目前於半導體裝置中已廣泛地應用熔絲元件(fuse element)以重新裝配記憶線路與邏輯線路。舉例來說，於動態隨機存取記憶體(DRAM)與靜態隨機存取記憶體(SRAM)中，針對有缺陷之記憶胞或電路則可藉由截斷(blow up)其相關線路內之熔絲元件而活化一替代電路，進而形成新的線路。採用可截斷之熔絲元件之線路繞線情形有助於產品良率的改善，因而可減少具有製程缺陷之晶圓的報廢情形。
熔絲元件通常係整合於半導體裝置內一金屬化膜層之一部，其上設置有一至數個層間介電層(interlayer dielectric layer)以及位於最上層之一保護層(passivation layer)。因此，當採用雷射修整(laser trimming)方式以截斷此熔絲元件時，便需要先行部分移除位於熔絲元件上之保護層以及層間介電層，以形成一雷射導入開口(laser access window)並露出為特定厚度之層間介電層所覆蓋之熔絲元件。上述覆蓋於雷射導入開口所露出之熔絲元件上之層間介電層係保護熔絲元件免於受到鏽蝕或毀損，其厚度與截斷熔絲元件之雷射功率有關。
由於雷射導入開口通常於形成最上層金屬化膜層以及最上層之保護層之後所形成，其係於採用蝕刻方式圖案化 最上層保護層以於其內形成開口並露出銲墊(bond pad)時同時形成。
因此，於形成雷射導入開口之蝕刻時不僅蝕刻穿透了最上層保護層之外，亦蝕刻穿透了位於下方之一或多個層間介電層，因此不易控制為雷射導入開口所露出之熔絲元件之上所留下之層間介電層的膜層厚度與均勻度。
因此，於雷射導入開口形成後，若熔絲元件上留下過厚之層間介電層將使得後續雷射修整程序中恐無法完全截斷其所覆蓋之熔絲元件。另外，若於熔絲元件上留下過薄層間介電層，則熔絲元件恐於接受後續雷射修整程序之前早已受到環境中空氣與水氣的鏽蝕，或已受到形成雷射導入開口之蝕刻程序的毀損。如此之不利情形恐會影響具有此熔絲元件之半導體裝置之可靠度。
有鑑於此，便需要一種具有熔絲結構之半導體裝置之製造方法，以較佳地控制其內雷射導入開口內所殘留之層間介電層的厚度與膜層均勻度，以利後續雷射修整程序之進行。
依據一實施例，本發明提供了一種具有熔絲元件之半導體裝置之製造方法，包括：
提供一半導體結構，具有一第一元件區與一第二元件區；形成一熔絲元件於該第一元件區內之該半導體結構上；形成一第一層間介電層，順應地覆蓋該熔絲元件與該半導體結構；形成一蝕刻停止層，順應地覆蓋該第一層間 介電層；形成一第二層間介電層，坦覆地覆蓋該蝕刻停止層，其中該第二層間介電層具有一平坦表面；形成一銲墊於該第二元件區內之該第二層間介電層上；形成一保護層，順應地覆蓋該該銲墊與該第二層間介電層；施行一第一蝕刻程序，圖案化該保護層，分別於該第一元件區形成一第一開口以及於該第二元件區內形成一第二開口，其中該第一開口大體位於該熔絲元件上且露出部分之該第二層間介電層，而該第二開口為於該銲墊上且部分露出該銲墊；施行一第二蝕刻程序，去除為該第一開口所露出之該第二層間介電層，露出該熔絲元件上之該蝕刻停止層之頂面及部分側壁；以及施行一第三蝕刻程序，去除為該第一開口所露出之該第二層間介電層、該蝕刻停止層以及部分之該第一層間介電層，於該第一開口內之該熔絲元件及其鄰近之該半導體結構上留下順應之另一保護層。
本發明將藉由下文並配合第1~6圖之圖式而加以解說。請參照第1~6圖所示之一系列剖面圖，分別顯示了依據本發明一實施例之具有熔絲元件之半導體裝置之製造方法中不同階段之實施情形。
請參照第1圖，首先提供一半導體結構100，其上定義有兩不同之元件區A與元件區B。在此，為了簡化圖式之目的，半導體結構100係繪示為具有一平整表面之結構，熟悉此技藝者當能知悉半導體結構100可包括設置於一半導體基底上之多個半導體裝置以及內連結構，而上述半導 體裝置包括如電晶體與二極體之主動裝置及/或如電容、電阻與電感之被動裝置，而上述內連結構則包括由層間介電層所隔離與支撐之一多膜層金屬化結構。於本實施例中，元件區A為用於設置熔絲元件(fuse element)之一元件區，而元件區B為用於設置銲墊(bond pad)之一元件區。
接著於元件區A內之半導體結構100之一部上形成一導電層102，以作為熔絲元件之用。導電層102例如為鋁金屬材質之單一膜層，或為由鋁銅合金(AlCu)與氮化鈦(TiN)等金屬材質所堆疊形成之一複合膜層。導電層102可藉由習知金屬導線製程所形成，而在此不再詳述其製作。如第1圖所示，導電層102係繪示為沿垂直於圖面延伸且為單一膜層形態之金屬導線，但並非以第1圖所示情形而加以限制本發明。導電層102亦可具有其他之設置情形與膜層型態。
請參照第2圖，接著分別於元件區A與B內之半導體結構100上形成一層間介電層104。在此，層間介電層104係順應地覆蓋元件區A內之導電層102及其鄰近之半導體結構100，以及覆蓋元件區B內之半導體結構100。接著分別於元件區A與B內之層間介電層104上形成一蝕刻停止層106。在此，蝕刻停止層106係順應地覆蓋元件區A內之層間介電層104。
於一實施例中，層間介電層104可包括如氧化矽之絕緣材質，其厚度約介於2000~8000埃，且其可藉由如電漿加強型化學氣相沈積(PECVD)法、次常壓化學氣相沈積法(SACVD)或上述方法之組合所形成。蝕刻停止層106則可 包括如氮氧化矽(SiON)之絕緣材質，其厚度約介於100~700埃，且其可藉由如電漿加強型化學氣相沈積(PECVD)法所形成。
請參照第3圖，接著於如第2圖所示結構上坦覆地沈積形成一絕緣材料，以覆蓋元件區A與B內之蝕刻停止層106並接著藉由化學機械研磨程序之一平坦化程序(未顯示)的施行以平坦化此絕緣材料，以於元件區A與B內之蝕刻停止層106之上形成一層間介電層108。在此，層間介電層108具有一平坦表面。層間介電層108可包括如氧化矽之絕緣材料，且其可藉由如電漿加強型化學氣相沈積(PECVD)法而形成。經平坦化後，層間介電層108之頂面距導電層102之頂面約介於2000~8000埃之一距離H1。
接著於元件區B內之層間介電層108之表面之一部上形成一導電層110，以作為銲墊之用。導電層110例如為鋁金屬材質之單一膜層，或為由鋁銅合金(AlCu)與氮化鈦(TiN)等金屬材質所堆疊形成之一複合膜層。導電層110可藉由習知金屬導線製程所形成故在此不再詳述其製作。
請參照第4圖，接著於元件區A與B內之層間介電層108上形成一保護層112。在此，保護層112係順應地覆蓋了層間介電層108以及位於元件區B內之層間介電層108上之導電層110。保護層112可包括如氮化矽(SiN)之絕緣材質，其厚度約介於2000~1000埃，且其可藉由如電漿加強型化學氣相沈積(PECVD)法之程序所形成。
接著施行一蝕刻程序114，藉由使用適當之罩幕圖樣(未顯示)的使用，以圖案化保護層112並分別於元件區A 與元件區B內形成一開口116與另一開口118。如第4圖所示，開口116大體位於作為熔絲元件之導電層102上方且部分露出層間介電層108之頂面，而開口118則僅部分露出作為銲墊用之導電層110之頂面。在此，蝕刻程序114例如為一乾蝕刻程序，其採用含CF4 、CHF3 、SF6 與Ar之蝕刻氣體以去除部分之保護層112並停止於層間介電層108之上。
請參照第5圖，接著施行另一蝕刻程序120，以第4圖內所示之經圖案化之保護層112為蝕刻罩幕，去除為元件區A之開口116所露出之層間介電層108直至部分露出位於導電層102上方之蝕刻停止層106之頂面及部分側壁。上述蝕刻程序120例如為一乾蝕刻程序，其可採用含C4 F8 、CO、Ar與O2 之蝕刻氣體以去除層間介電層108並停止於蝕刻停止層106之上。於蝕刻程序120中更包括一過度蝕刻步驟，確保於蝕刻停止層106之頂面上之層間介電層108可被完全去除。因此，最後於開口116內所留下之層間介電層108將略低於其鄰近之蝕刻停止層106之頂面且距其鄰近未經蝕刻去除之層間介電層108部分之頂面約4000~10000埃之一距離H2。
請參照第6圖，接著施行另一蝕刻程序124，採用經圖案化之保護層112為蝕刻罩幕，以去除元件區A之開口116內之蝕刻停止層106，以於導電層102表面及其鄰近之半導體結構100上留下經蝕刻薄化之層間介電層104。
在此，上述蝕刻程序124例如為一乾蝕刻程序，其採用含CF4 、CHF3 、Ar與O2 之蝕刻氣體以去除開口116內 之蝕刻停止層106以及位於蝕刻停止層106上之部分層間介電層108，且於此蝕刻程序124中更包括一過度蝕刻步驟，以部分去除開口116內層間介電層104部分，因此於開口116內所殘留之層間介電層104分別距導電層102之頂面以及半導體結構100之頂面約介於2000~6000埃以及介於0~5000埃之距離H3與H4。
此時，開口116即為後續施行之雷射修整程序(未顯示)應用時之雷射導入開口，而為開口116所露出之層間介電層104部分係作為熔絲元件(即導電層102)上方保護層之用，且由於位於導電層102頂面上及其鄰近之半導體結構100上等部分之厚度則可藉由如第4~6圖所示之多重步驟之蝕刻程序的施行而分別控制於介於2000~7000埃之厚度。因此，由於位於導電層102頂面上及其鄰近之半導體結構100上等部分之層間介電層104厚度相接近，有助於製作出具有較佳膜厚均勻度之熔絲元件之保護層，因而有助於後續雷射修整程序之施行以及具有此熔絲元件之半導體裝置之良率與可靠度的提升。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體結構
102、110‧‧‧導電層
104、108‧‧‧層間介電層
106‧‧‧蝕刻停止層
112‧‧‧保護層
114、120、124‧‧‧蝕刻程序
116‧‧‧元件區A內之開口
118‧‧‧元件區B內之開口
A、B‧‧‧元件區
H1‧‧‧層間介電層108之頂面距導電層102之頂面的距離
H2‧‧‧於開口116內經蝕刻留下之層間介電層108距其鄰近之層間介電層108之頂面的距離
H3‧‧‧開口116所殘留之層間介電層108距導電層102之頂面的距離
H4‧‧‧開口116所殘留之層間介電層108距半導體結構100之頂面的距離
第1~6圖為一系列剖面圖，顯示了依據本發明一實施例之具有熔絲元件之半導體裝置之製造方法。
100‧‧‧半導體結構
102、110‧‧‧導電層
104、108‧‧‧層間介電層
106‧‧‧蝕刻停止層
112‧‧‧保護層
120‧‧‧蝕刻程序
116‧‧‧元件區A內之開口
118‧‧‧元件區B內之開口
A、B‧‧‧元件區
H2‧‧‧於開口116內經蝕刻留下之層間介電層108距其鄰近之層間介電層108之頂面的距離

Claims (11)

  1. 一種具有熔絲元件之半導體裝置之製造方法，包括：提供一半導體結構，具有一第一元件區與一第二元件區；形成一熔絲元件於該第一元件區內之該半導體結構上；形成一第一層間介電層，順應地覆蓋該熔絲元件與該半導體結構；形成一蝕刻停止層，順應地覆蓋該第一層間介電層；形成一第二層間介電層，坦覆地覆蓋該蝕刻停止層，其中該第二層間介電層具有一平坦表面；形成一銲墊於該第二元件區內之該第二層間介電層上；形成一保護層，順應地覆蓋該該銲墊與該第二層間介電層；施行一第一蝕刻程序，圖案化該保護層，分別於該第一元件區形成一第一開口以及於該第二元件區內形成一第二開口，其中該第一開口大體位於該熔絲元件上且露出部分之該第二層間介電層，而該第二開口為於該銲墊上且部分露出該銲墊；施行一第二蝕刻程序，去除為該第一開口所露出之該第二層間介電層，露出該熔絲元件上之該蝕刻停止層之頂面及部分側壁；以及施行一第三蝕刻程序，去除為該第一開口所露出之該第二層間介電層、該蝕刻停止層以及部分之該第一層間介 電層，於該第一開口內之該熔絲元件及其鄰近之該半導體結構上留下順應之另一保護層。
  2. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中該第一層間介電層、該第二層間介電層包括氧化矽，該保護層包括氮化矽，以及該蝕刻停止層包括氮氧化矽。
  3. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中該第一蝕刻程序為採用含CF4 、CHF3 、SF6 與Ar之蝕刻氣體之一乾蝕刻程序。
  4. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中該第二蝕刻程序為採用含C4 F8 、CHF3 、Ar與O2 之蝕刻氣體之一乾蝕刻程序。
  5. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中該第三蝕刻程序為採用含CF4 、CHF3 、Ar與O2 之蝕刻氣體之一乾蝕刻程序。
  6. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中於該第二蝕刻程序施行之後，於露出該熔絲元件之側壁處具有殘留之該第二層間介電層，且該殘留之第二層間介電層距鄰近該第一開口之該第一層間介電層之頂面約介於4000~10000埃之距離。
  7. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中於該第三蝕刻程序施行之後，於該第一開口內之該熔絲元件及其鄰近之該半導體結構上留下順應之該另一保護層於該熔絲結構之表面上具有介於0~5000埃之厚度以及於該半導體結構上具有介於 2000~6000埃之厚度。
  8. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中該熔絲元件包括鋁。
  9. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中該熔絲元件包括鋁銅合金與氮化鈦。
  10. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中該銲墊包括鋁。
  11. 如申請專利範圍第1項所述之具有熔絲元件之半導體裝置之製造方法，其中該銲墊包括鋁銅合金與氮化鈦。
TW098104438A 2009-02-12 2009-02-12 具有熔絲元件之半導體裝置之製造方法 TWI387025B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098104438A TWI387025B (zh) 2009-02-12 2009-02-12 具有熔絲元件之半導體裝置之製造方法
US12/431,643 US7745343B1 (en) 2009-02-12 2009-04-28 Method for fabricating semiconductor device with fuse element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098104438A TWI387025B (zh) 2009-02-12 2009-02-12 具有熔絲元件之半導體裝置之製造方法

Publications (2)

Publication Number Publication Date
TW201030865A TW201030865A (en) 2010-08-16
TWI387025B true TWI387025B (zh) 2013-02-21

Family

ID=42271154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104438A TWI387025B (zh) 2009-02-12 2009-02-12 具有熔絲元件之半導體裝置之製造方法

Country Status (2)

Country Link
US (1) US7745343B1 (zh)
TW (1) TWI387025B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825769B2 (en) 2018-04-16 2020-11-03 Winbond Electronics Corp. Semiconductor devices and methods for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956496B2 (ja) * 2017-03-07 2021-11-02 エイブリック株式会社 半導体装置
JP6926806B2 (ja) * 2017-08-09 2021-08-25 富士電機株式会社 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111420A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 半導体装置の製造方法
US20080068047A1 (en) * 2006-09-15 2008-03-20 Yasunori Hashimoto Semiconductor device and production method of the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989784A (en) * 1998-04-06 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Etch recipe for embedded DRAM passivation with etch stopping layer scheme
US6677226B1 (en) * 1998-05-11 2004-01-13 Motorola, Inc. Method for forming an integrated circuit having a bonding pad and a fuse
JP3239843B2 (ja) * 1998-05-11 2001-12-17 関西日本電気株式会社 半導体装置の製造方法
US6500750B1 (en) * 1999-04-05 2002-12-31 Motorola, Inc. Semiconductor device and method of formation
US6300252B1 (en) * 1999-10-01 2001-10-09 Taiwan Semiconductor Manufacturing Company, Ltd Method for etching fuse windows in IC devices and devices made
JP3977578B2 (ja) * 2000-09-14 2007-09-19 株式会社東芝 半導体装置および製造方法
JP3600598B2 (ja) * 2002-06-12 2004-12-15 株式会社東芝 半導体装置及びその製造方法
US6911386B1 (en) * 2002-06-21 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated process for fuse opening and passivation process for CU/LOW-K IMD
KR100476938B1 (ko) * 2003-02-28 2005-03-16 삼성전자주식회사 듀얼 다마신 공정의 퓨즈 형성방법
WO2005062363A1 (en) * 2003-12-23 2005-07-07 Systems On Silicon Manufacturing Co. Pte. Ltd. Method of etching a semiconductor device
US7148089B2 (en) * 2004-03-01 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper fuse links
KR100534102B1 (ko) * 2004-04-21 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
KR100663364B1 (ko) * 2005-07-12 2007-01-02 삼성전자주식회사 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
US7622395B2 (en) * 2006-12-27 2009-11-24 United Microelectronics Corp. Two-step method for etching a fuse window on a semiconductor substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111420A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 半導体装置の製造方法
US20080068047A1 (en) * 2006-09-15 2008-03-20 Yasunori Hashimoto Semiconductor device and production method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825769B2 (en) 2018-04-16 2020-11-03 Winbond Electronics Corp. Semiconductor devices and methods for manufacturing the same

Also Published As

Publication number Publication date
US7745343B1 (en) 2010-06-29
TW201030865A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
JP4951228B2 (ja) 段差被覆性を向上させた半導体ウェハー及びその製造方法
US8338958B2 (en) Semiconductor device and manufacturing method thereof
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
KR100335498B1 (ko) 반도체 소자의 퓨즈부 구조 및 그 형성방법
JP4237931B2 (ja) 半導体素子のヒューズ部形成方法
JPH10242204A (ja) 半導体装置および半導体装置の製造方法
WO2011125928A1 (ja) 半導体装置およびその製造方法
KR100491232B1 (ko) 반도체 장치
US20090108258A1 (en) Semiconductor Device And Method for Fabricating The Same
US7893465B2 (en) Semiconductor device and method of manufacturing same
TWI387025B (zh) 具有熔絲元件之半導體裝置之製造方法
US7352050B2 (en) Fuse region of a semiconductor region
US20080070398A1 (en) Method For Fabricating Semiconductor Device Having Metal Fuse
CN101819945B (zh) 具有熔丝组件的半导体装置的制造方法
JP2003218110A (ja) 半導体装置
US6982219B2 (en) Semiconductor device with fuse box and method for fabricating the same
US7622331B2 (en) Method for forming contacts of semiconductor device
JP2001326242A (ja) 半導体装置およびその製造方法
JP2002324797A (ja) 半導体装置及びその製造方法
US6096579A (en) Method for controlling the thickness of a passivation layer on a semiconductor device
KR100866687B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
US20070298547A1 (en) Semiconductor device having a composite passivation layer and method of manufacturing the same
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR20240132776A (ko) 반도체 디바이스 및 그 제조 방법
KR100718803B1 (ko) 반도체 소자의 제조 방법