JP4951228B2 - 段差被覆性を向上させた半導体ウェハー及びその製造方法 - Google Patents

段差被覆性を向上させた半導体ウェハー及びその製造方法 Download PDF

Info

Publication number
JP4951228B2
JP4951228B2 JP2005280782A JP2005280782A JP4951228B2 JP 4951228 B2 JP4951228 B2 JP 4951228B2 JP 2005280782 A JP2005280782 A JP 2005280782A JP 2005280782 A JP2005280782 A JP 2005280782A JP 4951228 B2 JP4951228 B2 JP 4951228B2
Authority
JP
Japan
Prior art keywords
conductive line
interlayer insulating
insulating film
semiconductor wafer
step coverage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005280782A
Other languages
English (en)
Other versions
JP2006108664A (ja
Inventor
善 俊 金
亨 源 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006108664A publication Critical patent/JP2006108664A/ja
Application granted granted Critical
Publication of JP4951228B2 publication Critical patent/JP4951228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

本発明は、半導体素子及びその製造方法に係り、特に、スクライブラインの端部を覆う保護膜の段差被覆性を向上させた半導体ウェハー及びその製造方法に関する。
半導体ウェハーの製造工程において、半導体ウェハーは、ウェハーの表面に形成されたスクライブラインにより画定された複数のチップまたはダイに区分される。ウェハーは、例えば、ダイアモンド刃のカッターによりスクライブラインに沿って切られて、それぞれのチップ及びダイに分離される。
図１は、スクライブラインの端部を覆う保護膜で被覆された一般的なチップまたはダイを示す断面図である。
図１を参照すれば、導電領域１２を内在した基板１０上にスクライブラインＳＬの幅だけ離れて導電ライン１８を備える複数層のパターンが形成される。基板１０は、複数層のパターン（図示せず）を備え得る。導電ライン１８は、コンタクトプラグ１６により導電領域１２と連結され、第１層間絶縁膜１４上にパターン化される。導電ライン１８を覆う第２層間絶縁膜２０の上面及びスクライブラインＳＬを限定する第１層間絶縁膜１４及び第２層間絶縁膜２０の側面は、保護膜２２により被覆される。
ところが、保護膜２２は、内在された多様な構造物を外部の環境から保護し、後続工程、例えば、パッケージ工程で発生する衝撃を吸収する。そのために、保護膜２２は、第２層間絶縁膜２０の上面、第１層間絶縁膜１４及び第２層間絶縁膜２０の側面、ならびにスクライブラインＳＬの表面に密着されねばならない。しかし、一般的な保護膜２２は、急激な段差を有する構造物、例えば、第１層間絶縁膜１４と第２層間絶縁膜２０とを覆うため、スクライブラインＳＬ上によく密着されずにリフティングされる現象が生じる（図１のａ参照）。また、急激な段差を有する構造物によって、第２層間絶縁膜２０の上端エッジ部分は保護膜２２で覆われずに、外部に露出する（図１のｂ参照）。
保護膜２２の被覆が不完全であれば、後続工程、例えば、パッケージ工程で発生する衝撃により、弱い部分でクラックが発生する。具体的には、保護膜２２の衝撃の吸収力が減少して、リードフレーム等により発生した衝撃により、第２層間絶縁膜２０及び第１層間絶縁膜１４にクラックが発生する。特に、外部に露出した第２層間絶縁膜２０の上端エッジ部分は、外部の衝撃により容易に破損する。保護膜２２がリフティングされたり、層間絶縁膜１４，２０にクラックが発生したりすれば、ＫＯＨ信頼度の測定や、ＰＣＴ（Ｐｒｅｓｓｕｒｅ Ｃｏｏｋｅｒ Ｔｅｓｔ）等で生じる化学物質や湿気などが保護膜２２内部の構造物に浸入して、素子に致命的な欠陥をもたらす。
保護膜の段差被覆性を向上させるための方法が、下記の特許文献１に開示されている。図２は、特許文献１に開示された一例を説明するために示す図面である。
図２を参照すれば、素子分離膜５２が形成された半導体基板５０上に、スクライブラインＳＬを挟んで複数層パターンＭＳを形成する。複数層パターンＭＳは、導電膜６１，６３，６５と絶縁膜６２，６４とが漸進的に短くなって交互に積層される。具体的には、最上層の導電膜６５の長さがＬ１であれば、次の層は、Ｌ２だけ加えられた長さを有するように形成される。このような過程を繰り返して形成された複数層パターンＭＳの側面プロファイルは傾斜する。側面プロファイルを傾斜させることで、基板５０に形成された構造物を覆う複数層パターンＭＳの段差被覆性は大きく向上する。
ところが、複数層パターンＭＳは、数回の堆積（蒸着）工程、フォトリソグラフィ工程、及びエッチング工程を経ねばならないため、工程が複雑になる。また、導電膜６１，６３，６５の長さと絶縁膜６２，６４の長さとは、精密に調節されねばならない。さらに、複数層パターンＭＳが形成された空間は、結局、チップのサイズを大きくする。複数層パターンＭＳによってチップのサイズが大きくなれば、素子の集積化に不利であるという問題がある。
米国特許第５３００８１６号明細書
本発明が達成しようとする技術的課題は、チップのサイズを大きくせずに、内在された構造物を外部の環境から十分に保護できる段差被覆性の向上した半導体ウェハーを提供するところにある。
また、本発明が達成しようとする他の技術的課題は、チップのサイズを大きくせずに、内在された構造物を外部の環境から十分に保護できる段差被覆性の向上した半導体ウェハーの製造方法を提供するところにある。
上記技術的課題を達成するための本発明に係る半導体ウェハーは、スクライブラインを含む少なくとも一つのリセス領域を備える第１層間絶縁膜と、前記第１層間絶縁膜上に配置され、前記第１層間絶縁膜の上面の少なくとも一部を露出させる第２層間絶縁膜と、前記スクライブラインと所定距離だけ離れて前記第１層間絶縁膜上及び第２層間絶縁膜の側壁に形成され、傾斜した側面を有する導電ラインと、前記導電ラインの側面及び前記リセス領域の一側面を覆う保護膜と、を備える。
前記スクライブラインは、平面的に見て拡張しうる。前記リセス領域は、前記スクライブラインを画定する少なくとも一つの側面を有しうる。
前記導電ラインは、前記導電ラインの内側に形成された導電領域と電気的に連結され、前記導電ラインの傾斜角は、４０゜ないし８０゜であることが好ましい。前記導電ラインの下面は、前記第１層間絶縁膜の上面に密着しうる。
前記保護膜は、前記保護膜の内側に形成された電気的素子を内在する構造物の上面と両側面とを覆いうる。前記保護膜により覆われていない前記スクライブラインは、前記ウェハーの外部に向かって露出しうる。
前記保護膜の傾斜は、前記保護膜の高さと幅とにより決定されうる。前記保護膜の高さは、前記導電ラインの高さと前記リセス領域の側面の高さとを合わせた垂直距離により決定されうる。前記保護膜の幅は、前記導電ラインの幅、前記導電ラインの側面と前記リセス領域との最短距離、及び前記スクライブライン上に形成された前記保護膜の幅を合わせた水平距離でありうる。この時、前記保護膜の下面は、前記スクライブラインの上面に密着しうる。
上記技術的課題を達成するための本発明に係る半導体ウェハーの一例は、同じレベルの底面を有しスクライブラインを含むリセス領域を備える第１層間絶縁膜と、前記スクライブラインと所定距離だけ離れて前記第１層間絶縁膜上に形成された第１導電ラインと、前記第１導電ラインの一側面と上面の一部とが露出するように前記第１導電ラインを覆う第２層間絶縁膜と、前記第１導電ラインの露出した部分と前記第１層間絶縁膜上及び前記第２層間絶縁膜の側面とを覆い、傾斜した側面を有する第２導電ラインと、前記第２導電ラインの側面を覆い、前記リセス領域の側面と同じ側面プロファイルを有するように延びた第１保護膜と、前記第１保護膜の側面及び前記リセス領域の一側面を覆い、前記スクライブラインの上面に密着する第２保護膜と、を備える。
前記第１層間絶縁膜は、シリコン酸化膜からなりうる。
前記第１導電ラインの露出した側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は、同じレベルをなしつつ水平に拡張しうる。前記第１導電ラインは、アルミニウム、銅、タングステン、モリブデン、及び導電性金属窒化膜よりなる群から選択された少なくとも一つでありうる。
前記第２導電ラインは、前記第１導電ラインと電気的に連結されうる。
前記第２導電ラインの傾斜は、前記第２導電ラインの幅と高さとにより決定されうる。前記第２導電ラインの幅は、前記第２層間絶縁膜の側面と前記第２導電ラインの外側面との間の水平距離でありうる。前記第２導電ラインの高さは、前記第２導電ラインが形成された部分の前記第１導電ラインの側面下部の前記第１層間絶縁膜の側面の高さ、前記第１導電ラインの側面の高さ、及び前記第２層間絶縁膜の側面の高さを合わせた垂直距離により決定されうる。前記第１導電ラインの露出した上面の幅は、前記第２導電ラインの幅を決定できる。
前記第２導電ラインは、前記第１導電ラインの側面下部の前記第１層間絶縁膜の側面を更に覆い得る。前記第２導電ラインの下面は、前記第１層間絶縁膜の上面に密着し得る。
前記第１保護膜は、シリコン酸化膜／シリコン窒化膜の積層膜であり、前記シリコン酸化膜は、ＨＤＰ酸化膜でありうる。
前記第２保護膜は、熱硬化性高分子樹脂であり、好ましくは、感光性ポリイミド樹脂でありうる。前記第２保護膜の側面の厚さは、２μｍないし２０μｍでありうる。
前記技術的課題を達成するための本発明に係る半導体ウェハーの他の一例は、同じレベルの底面を有しスクライブラインを含む第１リセス領域、及び前記第１リセス領域の上部を所定の幅だけ拡張した第２リセス領域を有する第１層間絶縁膜と、前記スクライブラインと所定距離だけ離れて前記第１層間絶縁膜上に形成された第１導電ラインと、前記第１導電ラインの一側面と上面の一部とが露出するように前記第１導電ラインを覆う第２層間絶縁膜と、前記第１導電ラインの露出した部分と前記第１層間絶縁膜上及び前記第２層間絶縁膜の側面とを覆い、傾斜した側面を有する第２導電ラインと、前記第２導電ラインの側面を覆い、前記第２リセス領域の側面と同じ側面プロファイルを有するように延びた第１保護膜と、前記第１保護膜の側面、前記第２リセス領域の側面と底面、及び前記第１リセス領域の一側面を覆い、前記スクライブラインの上面に密着する第２保護膜と、を備える。
前記第１導電ラインの露出した側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は、同じレベルをなしつつ水平に拡張しうる。
前記第２導電ラインの傾斜は、前記第２導電ラインの幅と高さとにより決定されうる。前記第２導電ラインの幅は、前記第２層間絶縁膜の側面と前記第２導電ラインの外側面との間の水平距離でありうる。前記第２導電ラインの高さは、前記第２導電ラインが形成された部分の前記第１導電ラインの側面下部の前記第１層間絶縁膜の側面の高さ、前記第１導電ラインの側面の高さ、及び前記第２層間絶縁膜の側面の高さを合わせた垂直距離により決定されうる。前記第１導電ラインの露出した上面の幅は、前記第２導電ラインの幅を決定できる。
前記第２保護膜は、熱硬化性樹脂であり、好ましくは、感光性ポリイミド樹脂でありうる。
前記技術的課題を達成するための本発明に係る半導体ウェハーの更に他の一例は、スクライブラインを含む複数のリセス領域を備える第１層間絶縁膜と、前記スクライブラインと所定距離だけ離れて前記第１層間絶縁膜上に形成された第１導電ラインと、前記第１導電ラインの一側面と上面の一部とが露出するように前記第１導電ラインを覆う第２層間絶縁膜と、前記第１導電ラインの露出した部分と前記第１層間絶縁膜上及び前記第２層間絶縁膜の側面とを覆い、傾斜した側面を有する第２導電ラインと、前記第２導電ラインの側面を覆い、前記リセス領域の側面と同じ側面プロファイルを有するように延びた第１保護膜と、前記第１保護膜の側面及び前記リセス領域の一側面を覆い、前記スクライブラインの上面に密着する第２保護膜と、を備える。
前記第１導電ラインの露出した側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は、同じレベルをなしつつ水平に拡張しうる。
前記第２導電ラインの傾斜は、前記第２導電ラインの幅と高さとにより決定されうる。前記第２導電ラインの幅は、前記第２層間絶縁膜の側面と前記第２導電ラインの外側面との間の水平距離でありうる。前記第２導電ラインの高さは、前記第２導電ラインが形成された部分の前記第１導電ラインの側面下部の前記第１層間絶縁膜の側面の高さ、前記第１導電ラインの側面の高さ、及び前記第２層間絶縁膜の側面の高さを合わせた垂直距離により決定されうる。前記第１導電ラインの露出した上面の幅は、前記第２導電ラインの幅を決定できる。
前記第２保護膜は、熱硬化性樹脂であり、好ましくは、感光性ポリイミド樹脂でありうる。
前記他の技術的課題を達成するための本発明に係る半導体ウェハーの製造方法の一例は、まず、導電領域を備える第１層間絶縁膜を形成する。その後、前記第１層間絶縁膜上に第１導電ライン物質層をパターニングして、第１導電ラインを形成する。前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成する。前記第２層間絶縁膜の側面、前記第１導電ラインの上面と側面、及び前記第１層間絶縁膜の露出した部分を覆って、傾斜した側面を有する第２導電ライン物質層を形成する。前記第１層間絶縁膜の上面が露出するように、乾式エッチング工程を利用して前記第２導電ラインをパターニングする。前記第２導電ライン上にスクライブラインを画定する第１保護膜を形成する。前記第１保護膜をエッチングマスクとしてヒューズ窓を形成するためのエッチング工程、及びボンディングパッドを形成するエッチング工程を同時に行って、前記第１層間絶縁膜の上部を取り除いて、同じ底面を有しスクライブラインを含むリセス領域を形成する。前記第１保護膜の側面及び前記リセス領域の側面を覆う第２保護膜を被覆する。
前記第２導電ラインの傾斜は、前記第１導電ラインの上面の露出した幅により決定されうる。
前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成するステップにおいて、前記第１導電ラインの一側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は、同じレベルをなしつつ水平に拡張しうる。
前記第１保護膜は、ＨＤＰ−ＣＶＤ酸化膜／シリコン窒化膜の積層膜でありうる。
前記第２保護膜は、熱硬化性樹脂であり、好ましくは、感光性ポリイミド樹脂でありうる。
前記他の技術的課題を達成するための本発明に係る半導体ウェハーの製造方法の他の一例は、まず、導電領域を備える第１層間絶縁膜を形成する。その後、前記第１層間絶縁膜上に第１導電ライン物質層をパターニングして、第１導電ラインを形成する。前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成する。前記第２層間絶縁膜の側面、前記第１導電ラインの上面と側面、及び前記第１層間絶縁膜の露出した部分を覆って、傾斜した側面を有する第２導電ライン物質層を形成する。前記第１層間絶縁膜の上面が露出するように、乾式エッチング工程を利用して前記第２導電ラインをパターニングする。前記第２導電ライン上にスクライブラインを画定する第１保護膜を形成する。前記第１保護膜をエッチングマスクとしてヒューズ窓を形成するためのエッチング工程を行いつつ、前記第１層間絶縁膜の上部を取り除いて、同じ底面を有しスクライブラインを含む第１リセス領域を形成する。前記第１リセス領域の上部にボンディングパッドを露出させるためのエッチング工程を行いつつ、前記第１保護膜の一部と前記第１層間絶縁膜の一部とを取り除いて、前記第１リセス領域を拡張させた第２リセス領域を形成する。前記第１保護膜の側面、前記第２リセス領域の側面と底面、及び前記第１リセス領域の側面を覆う第２保護膜を被覆する。
前記第２導電ラインの傾斜は、前記第１導電ラインの上面の露出した幅により決定されうる。
前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成するステップにおいて、前記第１導電ラインの一側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は、同じレベルをなしつつ水平に拡張しうる。
前記第１保護膜は、ＨＤＰ−ＣＶＤ酸化膜／シリコン窒化膜の積層膜でありうる。
前記第２保護膜は、熱硬化性樹脂であり、好ましくは、感光性ポリイミド樹脂でありうる。
前記他の技術的課題を達成するための本発明に係る半導体ウェハーの製造方法の更に他の一例は、まず、導電領域を備える第１層間絶縁膜を形成する。その後、前記第１層間絶縁膜上に第１導電ライン物質層をパターニングして、第１導電ラインを形成する。前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成する。前記第２層間絶縁膜の側面、前記第１導電ラインの上面と側面、及び前記第１層間絶縁膜の露出した部分を覆って、傾斜した側面を有する第２導電ライン物質層を形成する。前記第１層間絶縁膜の上面が露出するように、乾式エッチング工程を利用して前記第２導電ラインをパターニングする。前記第２導電ライン上にスクライブラインを画定する第１保護膜を形成する。前記第１保護膜をエッチングマスクとしてボンディングパッドを形成するエッチング工程を行いつつ、前記第１層間絶縁膜の上部をエッチングした後、ヒューズ窓を形成するためのエッチング工程を行いつつ、前記第１層間絶縁膜の上部を取り除いて、スクライブラインを含む複数のリセス領域を形成する。前記第１保護膜の側面及び前記リセス領域の一側面を覆う第２保護膜を被覆する。
前記第２導電ラインの傾斜は、前記第１導電ラインの上面の露出した幅により決定されうる。
前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成するステップにおいて、前記第１導電ラインの一側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は、同じレベルをなしつつ水平に拡張しうる。
前記第１保護膜は、ＨＤＰ−ＣＶＤ酸化膜／シリコン窒化膜の積層膜でありうる。
前記第２保護膜は、熱硬化性樹脂であり、好ましくは、感光性ポリイミド樹脂でありうる。
本発明による段差被覆性を向上させた半導体ウェハー及びその製造方法によれば、第２保護膜の側面を傾斜させることにより、第２保護膜はスクライブラインに十分に密着する。そして、第２層間絶縁膜パターンの上端エッジ部分は、第２導電ラインにより傾斜して覆われるため、第２保護膜は、均一な厚さに被覆されうる。したがって、第２保護膜は、湿気のような外部環境やストレスから、内在されたパターンを十分に保護できる。
また、リセス領域は、既存のヒューズ窓を形成するエッチング工程と、ボンディングパッドを露出させるエッチング工程とを利用して形成するため、別途のエッチング工程を付加する必要がない。
さらに、一般的な急激な段差を有する構造物の側面を傾斜させるため、本発明による半導体チップのサイズは従来と同様に維持できる。
以下、添付された図面を参照して、本発明の好ましい実施の形態を詳細に説明する。下記で説明される実施の形態は、多様な形態に変形でき、本発明の範囲が下記に記述される実施の形態に限定されるものではない。本発明の実施の形態は、当業者に本発明をより完全に説明するために提供されるものである。
（第１の実施の形態）
図３ないし図１１は、本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。
図３を参照すれば、基板１００上には導電領域１０２が形成される。この時、基板１００は、半導体ウェハーであってもよく、ウェハー上に複数層のパターン（図示せず）が形成されていてもよい。次いで、基板１００の露出した部分と導電領域１０２とは、第１層間絶縁膜１０４により覆われる。第１層間絶縁膜１０４は、例えば、シリコン酸化膜（酸化ケイ素膜）を堆積（蒸着）して形成できる。
図４を参照すれば、第１層間絶縁膜１０４内に形成された導電領域１０２を露出させるコンタクトホール１０５にコンタクトプラグ１０６を満たした後、第１層間絶縁膜１０４の上面と同じレベルを有するようにコンタクトプラグ１０６を平坦化する。その後、第１導電ライン物質層（図示せず）が下部の導電領域１０２と電気的に連結されるように平坦化されたコンタクトプラグ１０６及び第１層間絶縁膜１０４上に形成する。フォトリソグラフィ工程を利用して、第１導電ライン物質層をエッチングして第１導電ライン１０８を形成する。ここで、第１導電ライン１０８は、アルミニウム、銅、タングステン、モリブデン、ならびに窒化膜チタン、窒化膜タンタル、及び窒化膜タングステンなどの導電性金属窒化膜よりなる群から選択された少なくとも一つの層からなりうる。第１導電ライン１０８の幅と高さとは、後続工程で形成される第２導電ライン（図８の１２０ａ）の傾斜を考慮して決定されうる。必要な場合、第１導電ライン１０８は、ダマシン工程を利用して第１層間絶縁膜１０４の上部に形成できる。
図５を参照すれば、第１導電ライン１０８を覆う第２層間絶縁膜１１０を、第１層間絶縁膜１０４の露出した部分及び第１導電ライン１０８上に形成する。第２層間絶縁膜１１０は、例えば、シリコン酸化膜を蒸着して形成できる。第２層間絶縁膜１１０の高さは、第２導電ライン１２０ａの傾斜を考慮して決定されうる。
図６を参照すれば、第１導電ライン１０８の一部を露出させる第１フォトレジストパターン１５０を第２層間絶縁膜１１０に形成する。その後、第１フォトレジストパターン１５０の通りに第２層間絶縁膜１１０を取り除いて、第１導電ライン１０８の一側面と上面の一部とを露出させる第２層間絶縁膜パターン１１０ａを形成する。この時、第１導電ライン１０８の一側下部の第１層間絶縁膜１０４は同時にエッチングされて、一定の深さだけリセスされうる。すなわち、第１導電ライン１０８の露出した側面の外側下部の第１層間絶縁膜１０４は、一定の深さだけ除去され、リセスされた第１層間絶縁膜１０４の上面は、同じレベルをなしつつ水平に拡張する。第２層間絶縁膜１１０及び第１層間絶縁膜１０４は、希釈されたＨＦ、ＮＨ４Ｆ、またはＨＦと脱イオン水との混合液であるＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）を利用して除去できる。
図７を参照すれば、第１フォトレジストパターン１５０は、通常の方法、例えば、酸素プラズマを使用してアッシングした後、有機ストリップで取り除く。次いで、露出した第１導電ライン１０８を含む第１層間絶縁膜１０４と第２層間絶縁膜パターン１１０ａとの全面に第２導電ライン物質層１２０を蒸着する。ここで、第２導電ライン物質層１２０は、アルミニウム、銅、タングステン、モリブデン、ならびに窒化膜チタン、窒化膜タンタル、及び窒化膜タングステンなどの導電性金属窒化膜よりなる群から選択された少なくとも一つの層からなりうる。
図８を参照すれば、第２導電ライン物質層１２０上に第２導電ライン１２０ａを画定する第２フォトレジストパターン１５２を形成する。その後、第２フォトレジストパターン１５２をエッチングマスクとして異方性乾式エッチング、例えば、プラズマエッチングまたは反応性イオンエッチングを利用して、第２導電ライン物質層１２０を取り除いて第２導電ライン１２０ａを形成する。この時、第１層間絶縁膜１０４は、エッチング停止膜の役割を行う。それにより、第２導電ライン１２０ａは、第１導電ライン１０８の側面下部の第１層間絶縁膜１０４の側面、第１導電ライン１０８の露出した部分及び第２層間絶縁膜パターン１１０ａの側面と上面とを覆う。すなわち、第２導電ライン１２０ａは、スペーサの形状を有する。第２導電ライン１２０ａは、第１導電ライン１０８を通じて内側に形成された導電領域１０２と電気的に連結される。
第２導電ライン１２０ａの側面の傾斜は、第２導電ライン１２０ａの幅ｄ１と高さｈ１とにより決定されうる。第２導電ライン１２０ａの幅ｄ１は、第２層間絶縁膜パターン１１０ａの側面と第２導電ライン１２０ａ外側面との間の水平距離でありうる。特に、第１導電ライン１０８の露出した上面の幅ｄ２は、第２導電ライン１２０ａの幅ｄ１を決定できる。第２導電ライン１２０ａの高さｈ１は、第１導電ライン１０８の側面下部の第１層間絶縁膜１０４の側面の高さ、第１導電ライン１０８の側面の高さ、及び第２層間絶縁膜パターン１１０ａの側面の高さを合わせた垂直距離により決定されうる。
本発明の第１の実施の形態による第２導電ライン１２０ａの傾斜角、すなわち、第２導電ライン１２０ａの下面と傾斜した側面とがなす角は、４０゜ないし８０゜であることが好ましい。傾斜角が４０゜より小さければ、チップのサイズが大きくなり、傾斜角が８０゜より大きければ、段差被覆性が低下しうる。この時、第２導電ライン１２０ａの下面は、第１層間絶縁膜１０４の上面に密着する。
図９を参照すれば、第２フォトレジストパターン１５２を通常の方法、例えば、酸素プラズマを使用してアッシングした後、有機ストリップで取り除く。次いで、第２導電ライン１２０ａと第１層間絶縁膜１０４との上に第１保護膜物質層１３０を蒸着する。第１保護膜物質層１３０は、シリコン酸化膜１３２及びシリコン窒化膜１３４（シリコン酸化膜１３２／シリコン窒化膜１３４）の積層膜を備えることが好ましい。この時、シリコン酸化膜１３２は、第２導電ライン１２０ａと第１層間絶縁膜１０４上に蒸着される膜質を向上させるために、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）−ＣＶＤ酸化膜が好ましい。
ＨＤＰ−ＣＶＤ工程は、ＣＶＤ（化学蒸着法）とスパッタリング方式によるエッチング方法とが結合された技術であって、物質膜を蒸着するための蒸着ガスのみがチャンバ内に供給されるものではなく、蒸着される物質膜をスパッタリング方式でエッチングできるスパッタリングガスもチャンバ内に供給される。したがって、ＳｉＨ４とＯ２とが蒸着ガスとしてチャンバ内に供給され、不活性ガス（例えば、Ａｒガス）がスパッタリングガスとしてチャンバ内に供給される。供給された蒸着ガスとスパッタリングガスとの一部は、高周波電力によってチャンバ内に誘発されたプラズマによってイオン化される。一方、基板１００がローディングされたチャンバ内のウェハーチャック（例えば、静電チャック）には、バイアスされた高周波電力が印加されるため、イオン化された蒸着ガス及びスパッタリングガスは、基板１００の表面に加速される。加速された蒸着ガスイオンは、シリコン酸化膜を形成し、加速されたスパッタリングガスイオンは、蒸着されたシリコン酸化膜をスパッタリングする。このような方式によって蒸着されるため、ＨＤＰ酸化膜１３２は、膜質が稠密で、かつギャップフィル特性に優れている。シリコン窒化膜１３４は、後続の工程でシリコン酸化膜１３２をそれ以上酸化させず、第１保護膜１３０ａの絶縁特性及び防湿特性を強化させる。
図１０を参照すれば、第１保護膜物質層１３０上にスクライブラインＳＬを画定する第３フォトレジストパターン１５４を形成する。その後、第３フォトレジストパターン１５４の通りに、第１保護膜物質層１３０及び第１層間絶縁膜１０４を順次にエッチングする。シリコン窒化膜１３４は、燐酸を使用して取り除き、ＨＤＰ−ＣＶＤ酸化膜１３２及び第１層間絶縁膜１０４は、希釈されたＨＦ、ＮＨ４Ｆ、またはＨＦと脱イオン水との混合液であるＢＯＥを利用して取り除く。
それにより、第１層間絶縁膜１０４には、スクライブラインＳＬを画定する第１リセス領域１３６が形成される。この時、第１リセス領域１３６は、同じレベルの底面を有し、第１リセス領域１３６の両側面間の距離は、スクライブラインＳＬの幅を画定する。スクライブラインＳＬは、同じ幅を維持しつつ平面的に拡張する。それにより、第１保護膜１３０は、スクライブラインＳＬに対向してシリコン酸化膜パターン１３２ａとシリコン窒化膜１３４ａとを備える第１保護膜パターン１３０ａになる。
本発明の第１の実施の形態でのエッチング工程は、ワイヤーやはんだボールなどを融着させるためにヒューズ窓（図示せず）を形成するエッチング工程（第１エッチング工程）と、ボンディングパッド（図示せず）を露出させるためのエッチング工程（第２エッチング工程）とを利用する。具体的には、第１リセス領域１３６は、ヒューズ窓を形成するエッチング工程である第１エッチング工程と、ボンディングパッドを露出させる第２エッチング工程とを同時に行いつつ形成される。すなわち、第１リセス領域１３６は、別途のエッチング工程を行わずに、既存のエッチング工程を利用して形成される。
図１１を参照すれば、第３フォトレジストパターン１５４を取り除いた後、第１保護膜パターン１３０ａ及びスクライブ領域ＳＬ上に第２保護膜１４０を形成する。この時、第２保護膜１４０は、第１保護膜１３０ａの上面と側面、及び第１リセス領域１３６の側面を覆いつつ、スクライブラインＳＬの上面端部を覆う。第２保護膜１４０により覆われていないスクライブラインＳＬは、ウェハーの外部に向かって露出されうる。第２保護膜１４０は、スピンコーティング法により形成されることが好ましい。次いで、第２保護膜１４０は、所定の熱処理により硬化されうる。
第２保護膜１４０は、内側に形成された構造物の上面と両側面とを覆い得る。第２保護膜１４０の側面の傾斜は、第２保護膜１４０の高さｈ２と幅ｄ３とによって決定されうる。第２保護膜１４０の高さｈ２は、第２導電ライン１２０ａの高さｈ１と第１リセス領域１３６の側面の高さとを合わせた垂直距離により決定されうる。第２保護膜１４０の幅ｄ３は、第２導電ライン１２０ａの幅ｄ１、第２導電ライン１２０ａの側面と第１リセス領域１３６との最短距離、及びスクライブラインＳＬを覆う第２保護膜１４０の幅を合わせた水平距離でありうる。すなわち、第２保護膜１４０の側面の傾斜は、第２導電ライン１２０ａの幅ｄ１と高さｈ１とにより調節される。さらに、第２導電ライン１２０ａと接触される第１導電ライン１０８の上面の幅ｄ２は、第２保護膜１４０が傾斜を調節するのに重要な役割を行う。第２保護膜１４０の下面は、スクライブラインＳＬの上面に密着する。
本発明の第１の実施の形態によれば、第２導電ライン１２０ａの側面の傾斜によって、第２保護膜１４０の側面は傾斜をなす。第２保護膜１４０の側面を傾斜させることにより、第２保護膜１４０は、スクライブラインＳＬに十分に密着する。また、第２層間絶縁膜パターン１１０ａの上端エッジ部分を第２導電ライン１２０ａで傾斜させて覆うため、第２保護膜１４０は、均一な厚さに被覆されうる。したがって、第２保護膜１２０ａは、湿気のような外部環境やストレスから、内在されたパターンを十分に保護できる。また、一般的なほぼ垂直の傾斜と急激な段差とを有する構造物の側面の傾斜を緩やかにするため、本発明の第１の実施の形態による半導体チップのサイズは、従来と同様に維持できる。
ここで、第２保護膜１４０は、熱硬化性高分子樹脂であることが好ましく、感光性ポリイミド樹脂が更に好ましい。また、内在された多様な構造物を保護する見地から、第２保護膜１４０の側面の厚さは、２μｍないし２０μｍでありうる。
（第２の実施の形態）
図１２及び図１３は、本発明の第２の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。第２導電ライン２２０ａの全面と第１層間絶縁膜２０４の上面とに第１保護膜パターン２３０ａを形成する過程は、図３ないし図９を参照して説明した第１の実施の形態と同様である。
本発明の第２の実施の形態による第２導電ライン２２０ａの側面の傾斜は、第２導電ライン２２０ａの幅ｄ１と高さｈ１とにより決定されうる。第２導電ライン２２０ａの幅ｄ１は、第２層間絶縁膜パターン２１０ａの側面と第２導電ライン２２０ａの外側面との間の水平距離でありうる。特に、第１導電ライン２０８の露出した上面の幅ｄ２は、第２導電ライン２２０ａの幅ｄ１を決定できる。第２導電ライン２２０ａの高さｈ１は、第１導電ライン２０８の側面下部の第１層間絶縁膜１０４の側面の高さ、第１導電ライン２０８の側面の高さ、及び第２層間絶縁膜パターン２１０ａの側面の高さを合わせた垂直距離により決定されうる。
本発明の第２の実施の形態による第２導電ライン２２０ａの傾斜角、すなわち、第２導電ライン２２０ａの下面と傾斜した側面とがなす角は、４０゜ないし８０゜であることが好ましい。傾斜角が４０゜より小さければ、半導体チップのサイズが大きくなり、傾斜角が８０゜より大きければ、段差被覆性が低下しうる。第２導電ライン２２０ａの下面は、第１層間絶縁膜１０４の上面に密着する。
図１２を参照すれば、第１の実施の形態で説明した第１エッチング工程を利用して、スクライブラインＳＬを画定する第１リセス領域２３６を形成する。この時、第１リセス領域２３６は、同じレベルの底面を有する。次いで、第２エッチング工程を利用してボンディングパッドを露出させる工程を進めば、第１層間絶縁膜２０４の第１リセス領域２３６の上部に半径が大きくなった第２リセス領域２３８が形成される。すなわち、第１リセス領域２３６上部の外側の第１層間絶縁膜２０４と第１保護膜パターン２３０ａの一部とが除去されて、第２リセス領域２３８が形成される。
図１３を参照すれば、第１保護膜パターン２３０ａ、第２リセス領域２３８、及び第１リセス領域２３６を覆う第２保護膜２４０を形成する。この時、第２保護膜２４０は、第１保護膜２３０ａの上面と側面、第２リセス領域２３８の底面と側面、及び第１リセス領域２３６の側面を覆いつつ、スクライブラインＳＬの上面の端部を覆う。第２保護膜２４０により覆われていない部分は、ウェハー外部に向かって露出しうる。第２保護膜２４０は、スピンコーティング法により形成されることが好ましい。次いで、第２保護膜２４０は、所定の熱処理により硬化されうる。
本発明の第２の実施の形態によれば、第２保護膜２４０は、湿気のような外部環境やストレスから、内在された構造物を十分に保護できる。特に、第２保護膜２４０は、階段状の側面プロファイルをなす第１リセス領域２３６及び第２リセス領域２３８によりしっかりと密着するため、内在された構造物を保護する効果は、第１の実施の形態の場合に比べて更に向上する。さらに、第１リセス領域２３６及び第２リセス領域２３８は、ヒューズ窓を形成した後、ボンディングパッドを露出させる既存のエッチング工程を利用して形成できる。また、一般的なほぼ垂直の傾斜と急激な段差とを有する構造物の側面の傾斜を緩やかにするため、本発明の第２の実施の形態による半導体チップのサイズは従来と同様に維持できる。
ここで、第２保護膜２４０は、熱硬化性高分子樹脂であることが好ましく、感光性ポリイミド樹脂が更に好ましい。また、第２保護膜２４０の側面の厚さは、２μｍないし２０μｍでありうる。
（第３の実施の形態）
図１４及び図１５は、本発明の第３の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。第２導電ライン３２０ａの全面と第１層間絶縁膜３０４の上面とに第１保護膜３３０ａを形成する過程は、図３ないし図９を参照して説明した第１の実施の形態と同様である。
本発明の第３の実施の形態による第２導電ライン３２０ａの側面の傾斜は、第２導電ライン３２０ａの幅ｄ１と高さｈ１とにより決定されうる。第２導電ライン３２０ａの幅ｄ１は、第２層間絶縁膜パターン３１０ａの側面と第２導電ライン３２０ａの外側面との間の水平距離でありうる。特に、第１導電ライン３０８の露出した上面の幅ｄ２は、第２導電ライン３２０ａの幅ｄ１を決定できる。第２導電ライン３２０ａの高さｈ１は、第１導電ライン３０８の側面下部の第１層間絶縁膜１０４の側面の高さ、第１導電ライン３０８の側面の高さ、及び第２層間絶縁膜パターン３１０ａの側面の高さを合わせた垂直距離により決定されうる。
本発明の第３の実施の形態による第２導電ライン３２０ａの傾斜角、すなわち、第２導電ライン３２０ａの下面と傾斜した側面とがなす角は、４０゜ないし８０゜であることが好ましい。傾斜角が４０゜より小さければ、半導体チップのサイズが大きくなり、傾斜角が８０゜より大きければ、段差被覆性が低下しうる。第２導電ライン３２０ａの下面は、第１層間絶縁膜３０４の上面に密着する。
図１４を参照すれば、第１の実施の形態で説明した第２エッチング工程を利用してボンディングパッドを露出させた後、ヒューズ窓を形成する第１エッチング工程を利用して、複数の第３リセス領域３３６を備えるスクライブラインＳＬを形成する。
図１５を参照すれば、第１保護膜３３０ａ及び第３リセス領域３３６を覆う第２保護膜３４０を形成する。この時、第２保護膜３４０は、第１保護膜３３０ａの上面と側面、及び第３リセス領域３３６を埋め込みつつ、スクライブラインＳＬの上面を覆う。第２保護膜３４０により覆われていない部分は、ウェハー外部に向かって露出する。第２保護膜３４０は、スピンコーティング法により形成されることが好ましい。次いで、第２保護膜３４０は、所定の熱処理により硬化されうる。
本発明の第３の実施の形態によれば、第２保護膜３２０ａは、湿気のような外部環境やストレスから、内在された構造物を十分に保護できる。特に、第２保護膜３４０は、スクライブラインＳＬに形成された複数の第３リセス領域３３６に埋め込まれてしっかりと密着するため、内在された構造物を保護する効果は、第１の実施の形態と第２の実施の形態との場合に比べて更に向上する。さらに、第３リセス領域３３６は、ボンディングパッドを露出させた後、ヒューズ窓を形成する既存のエッチング工程を利用して形成できる。また、一般的なほぼ垂直の傾斜と急激な段差よを有する構造物の側面の傾斜を緩やかにするため、本発明の第３の実施の形態による半導体チップのサイズは従来と同様に維持できる。
ここで、第２保護膜３４０は、熱硬化性高分子樹脂であることが好ましく、感光性ポリイミド樹脂が更に好ましい。また、第２保護膜３４０の側面の厚さは、２μｍないし２０μｍでありうる。
以上、本発明を、好ましい実施の形態を挙げて詳細に説明したが、本発明は、上記実施の形態に限定されず、本発明の技術的思想の範囲内で、当業者によって多様な変形が可能である。すなわち、本発明の実施の形態は、２層の層間絶縁膜の側面に形成される金属配線に限定して説明したが、３層以上の複数層の層間絶縁膜の側面に形成される金属配線にも適用されうる。また、導電ラインは、第１導電ライン及び第２導電ラインの２つの導電ラインに限定したが、３つ以上の導電ラインからなる複数層の金属配線にも適用されうる。
本発明は、半導体を利用したメモリ素子及び電子部品の製造産業に利用でき、特に、ＤＲＡＭ及び不揮発性メモリ素子の製造産業に有効である。
スクライブラインの端部を覆う保護膜で被覆された一般的なチップまたはダイを示す断面図である。 スクライブラインの端部を覆う保護膜で被覆されたチップまたはダイの一例を説明するために示す図面である。 本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第１の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第２の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第２の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第３の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。 本発明の第３の実施の形態による段差被覆性を向上させた半導体ウェハーの製造方法を示す断面図である。
符号の説明
１０８，２０８，３０８ 第１導電ライン、
１２０ａ，２２０ａ，３２０ａ 第２導電ライン、
１３０ａ，２３０ａ，３３０ａ 第１保護膜、
１４０，２４０，３４０ 第２保護膜、
１３６ 第１リセス領域、
２３８ 第２リセス領域、
３３６ 第３リセス領域。

Claims (62)

  1. スクライブラインを含む少なくとも一つのリセス領域を備える第１層間絶縁膜と、
    前記第１層間絶縁膜上に配置され、前記第１層間絶縁膜の上面の少なくとも一部を露出させる第２層間絶縁膜と、
    前記スクライブラインと所定距離だけ離れて前記第１層間絶縁膜上及び第２層間絶縁膜の側壁に形成され、傾斜した側面を有する導電ラインと、
    前記導電ラインの側面及び前記リセス領域の一側面を覆う保護膜と、を備えることを特徴とする段差被覆性を向上させた半導体ウェハー。
  2. 前記スクライブラインは、平面的に見て拡張することを特徴とする請求項１に記載の段差被覆性を向上させた半導体ウェハー。
  3. 前記リセス領域は、前記スクライブラインを画定する少なくとも一つの側面を有することを特徴とする請求項１または２に記載の段差被覆性を向上させた半導体ウェハー。
  4. 前記導電ラインは、前記導電ラインの内側に形成された導電領域と電気的に連結されたたことを特徴とする請求項１〜３のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  5. 前記導電ラインの傾斜角は、４０゜ないし８０゜であることを特徴とする請求項１〜４のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  6. 前記導電ラインの下面は、前記第１層間絶縁膜の上面に密着することを特徴とする請求項１〜５のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  7. 前記保護膜は、前記保護膜の内側に形成された電気的素子を内在する構造物の上面と両側面とを覆うことを特徴とする請求項１〜６のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  8. 前記保護膜により覆われていない前記スクライブラインは、前記ウェハーの外部に向かって露出したことを特徴とする請求項１〜７のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  9. 前記保護膜の傾斜は、前記保護膜の高さと幅とにより決定されることを特徴とする請求項１〜８のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  10. 前記保護膜の高さは、前記導電ラインの高さと前記リセス領域の側面の高さとを合わせた垂直距離により決定されることを特徴とする請求項１〜９のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  11. 前記保護膜の幅は、前記導電ラインの幅、前記導電ラインの側面と前記リセス領域との最短距離、及び前記スクライブライン上に形成された前記保護膜の幅を合わせた水平距離であることを特徴とする請求項１〜１０のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  12. 前記保護膜の下面は、前記スクライブラインの上面に密着することを特徴とする請求項１〜１１のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  13. 同じレベルの底面を有しスクライブラインを含むリセス領域を備える第１層間絶縁膜と、
    前記スクライブラインと所定距離だけ離れて前記第１層間絶縁膜上に形成された第１導電ラインと、
    前記第１導電ラインの一側面と上面の一部とが露出するように、前記第１導電ラインを覆う第２層間絶縁膜と、
    前記第１導電ラインの露出した部分と前記第１層間絶縁膜上及び前記第２層間絶縁膜の側面とを覆い、傾斜した側面を有する第２導電ラインと、
    前記第２導電ラインの側面を覆い、前記リセス領域の側面と同じ側面プロファイルを有するように延びた第１保護膜と、
    前記第１保護膜の側面及び前記リセス領域の一側面を覆い、前記スクライブラインの上面に密着する第２保護膜と、を備えることを特徴とする段差被覆性を向上させた半導体ウェハー。
  14. 前記第１層間絶縁膜は、シリコン酸化膜からなることを特徴とする請求項１３に記載の段差被覆性を向上させた半導体ウェハー。
  15. 前記第１導電ラインの露出した側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は同じレベルをなしつつ水平に拡張することを特徴とする請求項１３または１４に記載の段差被覆性を向上させた半導体ウェハー。
  16. 前記第１導電ラインは、アルミニウム、銅、タングステン、モリブデン、及び導電性金属窒化膜よりなる群から選択された少なくとも一つであることを特徴とする請求項１３〜１５のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  17. 前記第２導電ラインは、前記第１導電ラインと電気的に連結されたことを特徴とする請求項１３〜１６のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  18. 前記第２導電ラインの傾斜は、前記第２導電ラインの幅と高さとにより決定されることを特徴とする請求項１３〜１７のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  19. 前記第２導電ラインの幅は、前記第２層間絶縁膜の側面と前記第２導電ラインの外側面との間の水平距離であることを特徴とする請求項１３〜１８のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  20. 前記第２導電ラインの高さは、前記第２導電ラインが形成された部分の前記第１導電ラインの側面下部の前記第１層間絶縁膜の側面の高さ、前記第１導電ラインの側面の高さ、及び前記第２層間絶縁膜の側面の高さを合わせた垂直距離により決定されることを特徴とする請求項１３〜１９のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  21. 前記第１導電ラインの露出した上面の幅は、前記第２導電ラインの幅を決定することを特徴とする請求項１３〜２０のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  22. 前記第２導電ラインは、前記第１導電ラインの側面下部の前記第１層間絶縁膜の側面を更に覆うことを特徴とする請求項１３〜２１のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  23. 前記第２導電ラインの下面は、前記第１層間絶縁膜の上面に密着することを特徴とする請求項１３〜２２のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  24. 前記第１保護膜は、シリコン酸化膜及びシリコン窒化膜の積層膜を備えることを特徴とする請求項１３〜２３のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  25. 前記シリコン酸化膜は、ＨＤＰ酸化膜であることを特徴とする請求項２４に記載の段差被覆性を向上させた半導体ウェハー。
  26. 前記第２保護膜は、熱硬化性高分子樹脂であることを特徴とする請求項１３〜２５のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  27. 前記第２保護膜は、感光性ポリイミド樹脂であることを特徴とする請求項１３〜２５のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  28. 前記第２保護膜の側面の厚さは、２μｍないし２０μｍであることを特徴とする請求項１３〜２７のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  29. 同じレベルの底面を有しスクライブラインを含む第１リセス領域、及び前記第１リセス領域の上部を所定の幅だけ拡張した第２リセス領域を有する第１層間絶縁膜と、
    前記スクライブラインと所定距離だけ離れて前記第１層間絶縁膜上に形成された第１導電ラインと、
    前記第１導電ラインの一側面と上面の一部とが露出するように前記第１導電ラインを覆う第２層間絶縁膜と、
    前記第１導電ラインの露出した部分と、前記第１層間絶縁膜上及び前記第２層間絶縁膜の側面とを覆い、傾斜した側面を有する第２導電ラインと、
    前記第２導電ラインの側面を覆い、前記第２リセス領域の側面と同じ側面プロファイルを有するように延びた第１保護膜と、
    前記第１保護膜の側面、前記第２リセス領域の側面と底面、及び前記第１リセス領域の一側面を覆い、前記スクライブラインの上面に密着する第２保護膜と、を備えることを特徴とする段差被覆性を向上させた半導体ウェハー。
  30. 前記第１導電ラインの露出した側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は同じレベルをなしつつ水平に拡張することを特徴とする請求項２９に記載の段差被覆性を向上させた半導体ウェハー。
  31. 前記第２導電ラインの傾斜は、前記第２導電ラインの幅と高さとにより決定されることを特徴とする請求項２９または３０に記載の段差被覆性を向上させた半導体ウェハー。
  32. 前記第２導電ラインの幅は、前記第２層間絶縁膜の側面と前記第２導電ラインの外側面との間の水平距離であることを特徴とする請求項２９〜３１のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  33. 前記第２導電ラインの高さは、前記第２導電ラインが形成された部分の前記第１導電ラインの側面下部の前記第１層間絶縁膜の側面の高さ、前記第１導電ラインの側面の高さ、及び前記第２層間絶縁膜の側面の高さを合わせた垂直距離により決定されることを特徴とする請求項２９〜３２のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  34. 前記第１導電ラインの露出した上面の幅は、前記第２導電ラインの幅を決定することを特徴とする請求項２９〜３３のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  35. 前記第２保護膜は、熱硬化性樹脂であることを特徴とする請求項２９〜３４のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  36. 前記第２保護膜は、感光性ポリイミド樹脂であることを特徴とする請求項２９〜３４のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  37. スクライブラインを含む複数のリセス領域を備える第１層間絶縁膜と、
    前記スクライブラインと所定距離だけ離れて前記第１層間絶縁膜上に形成された第１導電ラインと、
    前記第１導電ラインの一側面と上面の一部とが露出するように前記第１導電ラインを覆う第２層間絶縁膜と、
    前記第１導電ラインの露出した部分と前記第１層間絶縁膜上及び前記第２層間絶縁膜の側面とを覆い、傾斜した側面を有する第２導電ラインと、
    前記第２導電ラインの側面を覆い、前記リセス領域の側面と同じ側面プロファイルを有するように延びた第１保護膜と、
    前記第１保護膜の側面及び前記リセス領域の一側面を覆い、前記スクライブラインの上面に密着する第２保護膜と、を備えることを特徴とする段差被覆性を向上させた半導体ウェハー。
  38. 前記第１導電ラインの露出した側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は同じレベルをなしつつ水平に拡張することを特徴とする請求項３７に記載の段差被覆性を向上させた半導体ウェハー。
  39. 前記第２導電ラインの傾斜は、前記第２導電ラインの幅と高さとにより決定されることを特徴とする請求項３７または３８に記載の段差被覆性を向上させた半導体ウェハー。
  40. 前記第２導電ラインの幅は、前記第２層間絶縁膜の側面と前記第２導電ラインの外側面との間の水平距離であることを特徴とする請求項３７〜３９のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  41. 前記第２導電ラインの高さは、前記第２導電ラインが形成された部分の前記第１導電ラインの側面下部の前記第１層間絶縁膜の側面の高さ、前記第１導電ラインの側面の高さ、及び前記第２層間絶縁膜の側面の高さを合わせた垂直距離により決定されることを特徴とする請求項３７〜４０のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  42. 前記第１導電ラインの露出した上面の幅は、前記第２導電ラインの幅を決定することを特徴とする請求項３７〜４１のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  43. 前記第２保護膜は、熱硬化性樹脂であることを特徴とする請求項３７〜４２のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  44. 前記第２保護膜は、感光性ポリイミド樹脂であることを特徴とする請求項３７〜４２のいずれか１項に記載の段差被覆性を向上させた半導体ウェハー。
  45. 導電領域を備える第１層間絶縁膜を形成するステップと、
    前記第１層間絶縁膜上に第１導電ライン物質層をパターニングして第１導電ラインを形成するステップと、
    前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成するステップと、
    前記第２層間絶縁膜の側面、前記第１導電ラインの上面と側面、及び前記第１層間絶縁膜の露出した部分を覆って、傾斜した側面を有する第２導電ライン物質層を形成するステップと、
    前記第１層間絶縁膜の上面が露出するように、乾式エッチング工程を利用して前記第２導電ラインをパターニングするステップと、
    前記第２導電ライン上にスクライブラインを画定する第１保護膜を形成するステップと、
    前記第１保護膜をエッチングマスクとしてヒューズ窓を形成するためのエッチング工程、及びボンディングパッドを形成するエッチング工程を同時に行って、前記第１層間絶縁膜の上部を取り除いて、同じ底面を有しスクライブラインを含むリセス領域を形成するステップと、
    前記第１保護膜の側面及び前記リセス領域の側面を覆う第２保護膜を被覆するステップと、を含むことを特徴とする段差被覆性を向上させた半導体ウェハーの製造方法。
  46. 前記第２導電ラインの傾斜は、前記第１導電ラインの上面の露出した幅により決定されることを特徴とする請求項４５に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  47. 前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成するステップにおいて、前記第１導電ラインの一側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は、同じレベルをなしつつ水平に拡張することを特徴とする請求項４５または４６に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  48. 前記第１保護膜は、ＨＤＰ−ＣＶＤ酸化膜及びシリコン窒化膜の積層膜を備えることを特徴とする請求項４５〜４７のいずれか１項に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  49. 前記第２保護膜は、熱硬化性樹脂であることを特徴とする請求項４５〜４８のいずれか１項に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  50. 前記第２保護膜は、感光性ポリイミド樹脂であることを特徴とする請求項４５〜４８のいずれか１項に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  51. 導電領域を備える第１層間絶縁膜を形成するステップと、
    前記第１層間絶縁膜上に第１導電ライン物質層をパターニングして、第１導電ラインを形成するステップと、
    前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成するステップと、
    前記第２層間絶縁膜の側面、前記第１導電ラインの上面と側面、及び前記第１層間絶縁膜の露出した部分を覆って、傾斜した側面を有する第２導電ライン物質層を形成するステップと、
    前記第１層間絶縁膜の上面が露出するように、乾式エッチング工程を利用して前記第２導電ラインをパターニングするステップと、
    前記第２導電ライン上にスクライブラインを画定する第１保護膜を形成するステップと、
    前記第１保護膜をエッチングマスクとしてヒューズ窓を形成するためのエッチング工程を行いつつ、前記第１層間絶縁膜の上部を取り除いて、同じ底面を有しスクライブラインを含む第１リセス領域を形成するステップと、
    前記第１リセス領域の上部にボンディングパッドを露出させるためのエッチング工程を行いつつ、前記第１保護膜の一部と前記第１層間絶縁膜の一部とを取り除いて、前記第１リセス領域を拡張させた第２リセス領域を形成するステップと、
    前記第１保護膜の側面、前記第２リセス領域の側面と底面、及び前記第１リセス領域の側面を覆う第２保護膜を被覆するステップと、を含むことを特徴とする段差被覆性を向上させた半導体ウェハーの製造方法。
  52. 前記第２導電ラインの傾斜は、前記第１導電ラインの上面の露出した幅により決定されることを特徴とする請求項５１に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  53. 前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成するステップにおいて、前記第１導電ラインの一側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は、同じレベルをなしつつ水平に拡張することを特徴とする請求項５１または５２に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  54. 前記第１保護膜は、ＨＤＰ−ＣＶＤ酸化膜及びシリコン窒化膜の積層膜を備えることを特徴とする請求項５１〜５３のいずれか１項に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  55. 前記第２保護膜は、熱硬化性樹脂であることを特徴とする請求項５１〜５４のいずれか１項に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  56. 前記第２保護膜は、感光性ポリイミド樹脂であることを特徴とする請求項５１〜５４のいずれか１項に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  57. 導電領域を備える第１層間絶縁膜を形成するステップと、
    前記第１層間絶縁膜上に第１導電ライン物質層をパターニングして、第１導電ラインを形成するステップと、
    前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成するステップと、
    前記第２層間絶縁膜の側面、前記第１導電ラインの上面と側面、及び前記第１層間絶縁膜の露出した部分を覆って、傾斜した側面を有する第２導電ライン物質層を形成するステップと、
    前記第１層間絶縁膜の上面が露出するように、乾式エッチング工程を利用して前記第２導電ラインをパターニングするステップと、
    前記第２導電ライン上にスクライブラインを画定する第１保護膜を形成するステップと、
    前記第１保護膜をエッチングマスクとしてボンディングパッドを形成するエッチング工程を行いつつ前記第１層間絶縁膜の上部をエッチングした後、ヒューズ窓を形成するためのエッチング工程を行いつつ前記第１層間絶縁膜の上部を取り除いて、スクライブラインを含む複数の第３リセス領域を形成するステップと、
    前記第１保護膜の側面及び前記第３リセス領域の一側面を覆う第２保護膜を被覆するステップと、を含むことを特徴とする段差被覆性を向上させた半導体ウェハーの製造方法。
  58. 前記第２導電ラインの傾斜は、前記第１導電ラインの上面の露出した幅により決定されることを特徴とする請求項５７に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  59. 前記第１導電ラインの上面と一側面とを露出させる第２層間絶縁膜を形成するステップにおいて、前記第１導電ラインの一側面の外側下部の前記第１層間絶縁膜は、所定の深さだけ除去されて、前記第１層間絶縁膜の上面は、同じレベルをなしつつ水平に拡張することを特徴とする請求項５７または５８に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  60. 前記第１保護膜は、ＨＤＰ−ＣＶＤ酸化膜／シリコン窒化膜の積層膜を備えることを特徴とする請求項５７〜５９のいずれか１項に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  61. 前記第２保護膜は、熱硬化性樹脂であることを特徴とする請求項５７〜６０のいずれか１項に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
  62. 前記第２保護膜は、感光性ポリイミド樹脂であることを特徴とする請求項５７〜６０のいずれか１項に記載の段差被覆性を向上させた半導体ウェハーの製造方法。
JP2005280782A 2004-09-30 2005-09-27 段差被覆性を向上させた半導体ウェハー及びその製造方法 Active JP4951228B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040077733A KR100604903B1 (ko) 2004-09-30 2004-09-30 단차피복성을 향상시킨 반도체 웨이퍼 및 그 제조방법
KR10-2004-0077733 2004-09-30

Publications (2)

Publication Number Publication Date
JP2006108664A JP2006108664A (ja) 2006-04-20
JP4951228B2 true JP4951228B2 (ja) 2012-06-13

Family

ID=36098061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280782A Active JP4951228B2 (ja) 2004-09-30 2005-09-27 段差被覆性を向上させた半導体ウェハー及びその製造方法

Country Status (3)

Country Link
US (3) US7279775B2 (ja)
JP (1) JP4951228B2 (ja)
KR (1) KR100604903B1 (ja)

Families Citing this family (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934053B2 (ja) 2005-12-09 2012-05-16 スパンション エルエルシー 半導体装置およびその製造方法
US8809966B2 (en) 2008-03-12 2014-08-19 Infineon Technologies Ag Semiconductor device
US8866255B2 (en) 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
JP5127669B2 (ja) * 2008-10-31 2013-01-23 パナソニック株式会社 半導体ウェハ
US9577642B2 (en) * 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
JP5235829B2 (ja) * 2009-09-28 2013-07-10 株式会社東芝 半導体装置の製造方法、半導体装置
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
DE102010044738A1 (de) * 2010-09-08 2012-03-08 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US8881377B2 (en) * 2010-12-21 2014-11-11 HGST Netherlands B.V. Method for determining a critical dimension at a plane of interest from a measurement taken at a test plane
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US8796824B1 (en) * 2013-08-02 2014-08-05 Chipbond Technology Corporation Semiconductor structure
US10008413B2 (en) 2013-08-27 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level dicing method
JP6100396B2 (ja) * 2013-11-06 2017-03-22 シャープ株式会社 半導体素子の製造方法および半導体素子
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11069627B2 (en) * 2014-11-06 2021-07-20 Texas Instruments Incorporated Scribe seals and methods of making
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11402579B2 (en) * 2017-12-27 2022-08-02 Medlumics S.L. Techniques for fabricating waveguide facets and die separation
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR20210050143A (ko) 2019-10-28 2021-05-07 삼성전자주식회사 반도체 소자 및 제조방법
CN117080169A (zh) 2020-05-25 2023-11-17 联华电子股份有限公司 集成电路元件及其制作方法
US11127700B1 (en) 2020-05-28 2021-09-21 United Microelectronics Corp. Integrated circuit device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179794A (en) * 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
JPS5817621A (ja) * 1981-07-24 1983-02-01 Seiko Epson Corp 半導体装置
JPS58122737A (ja) 1982-01-18 1983-07-21 Seiko Instr & Electronics Ltd 半導体装置の表面構造
JPH0821559B2 (ja) * 1988-02-12 1996-03-04 三菱電機株式会社 半導体集積回路装置の製造方法
US5017512A (en) * 1989-07-27 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
JPH05226325A (ja) * 1992-02-14 1993-09-03 Sanyo Electric Co Ltd 半導体装置
JPH06151584A (ja) * 1992-11-04 1994-05-31 Nippondenso Co Ltd 半導体装置のダイシング方法
JPH08264489A (ja) 1995-03-28 1996-10-11 Nippon Precision Circuits Kk 半導体装置
JPH09148436A (ja) * 1995-11-17 1997-06-06 Sony Corp 半導体装置及びその製造方法
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
JP2000232105A (ja) * 1999-02-10 2000-08-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100314133B1 (ko) * 1999-11-26 2001-11-15 윤종용 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법
JP4095763B2 (ja) * 2000-09-06 2008-06-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3541811B2 (ja) * 2001-02-22 2004-07-14 セイコーエプソン株式会社 半導体装置
JP2003249465A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20060028856A (ko) 2006-04-04
US20070293042A1 (en) 2007-12-20
US8871614B2 (en) 2014-10-28
KR100604903B1 (ko) 2006-07-28
US7279775B2 (en) 2007-10-09
US20060065953A1 (en) 2006-03-30
JP2006108664A (ja) 2006-04-20
US7867825B2 (en) 2011-01-11
US20110076856A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
JP4951228B2 (ja) 段差被覆性を向上させた半導体ウェハー及びその製造方法
USRE46549E1 (en) Integrated circuit chip having anti-moisture-absorption film at edge thereof and method of forming anti-moisture-absorption film
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
JP5047529B2 (ja) 微細コンタクトを備える半導体素子及びその製造方法
US6448113B2 (en) Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device
KR100695513B1 (ko) 반도체 소자의 제조방법
JP2001185626A (ja) 半導体素子のヒューズ部及びその形成方法
US9287214B2 (en) Semiconductor device
KR100491232B1 (ko) 반도체 장치
US20090108258A1 (en) Semiconductor Device And Method for Fabricating The Same
TW200910520A (en) Method for forming contact in semiconductor device
WO2021107970A1 (en) Bonded assembly containing laterally bonded bonding pads and methods of forming the same
US7371678B2 (en) Semiconductor device with a metal line and method of forming the same
TWI387025B (zh) 具有熔絲元件之半導體裝置之製造方法
JP2008140829A (ja) 半導体装置およびその製造方法
JP2006148021A (ja) 半導体回路装置及びその製造方法
JP2004304141A (ja) 自己整合コンタクト用側壁スペーサ構造物及びこれの製造方法
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
KR100722774B1 (ko) 반도체 장치의 퓨즈 구조물 및 그 제조 방법
JP2007194475A (ja) 半導体装置及びその製造方法
JP2003332423A (ja) 半導体装置およびその製造方法
JP2008041804A (ja) 半導体装置及びその製造方法
KR100927412B1 (ko) 반도체 소자의 제조 방법
KR100734251B1 (ko) 반도체 소자의 퓨즈라인 개구부 형성방법
US7605444B2 (en) Fuse box reducing damage caused by laser blowing and cross talk

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4951228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250