JPH05226325A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05226325A JPH05226325A JP2795792A JP2795792A JPH05226325A JP H05226325 A JPH05226325 A JP H05226325A JP 2795792 A JP2795792 A JP 2795792A JP 2795792 A JP2795792 A JP 2795792A JP H05226325 A JPH05226325 A JP H05226325A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- silicon nitride
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 シリコン酸化膜とシリコン窒化膜とを積層し
てなる２層のパッシベーション膜を有し、該パッシベ−
ション膜に開口部分を設けた半導体装置においてコンタ
ミネ−ションの浸入パスを遮断して、高信頼性の半導体
装置を得ることを目的とする。 【構成】 本発明は、シリコン酸化膜（１５ａ）とシリ
コン窒化膜（１５ｂ）とを積層してなるパッシベ−ショ
ン膜（１５）の開口部分において、シリコン酸化膜（１
５ａ）の端をシリコン窒化膜（１５ｂ）によって被覆し
たことを特徴としている。本発明は、スクライブライン
領域、ボンディングパッド領域等、パッシベ−ション膜
（１５）の開口部分であればどこでも適用できる。
てなる２層のパッシベーション膜を有し、該パッシベ−
ション膜に開口部分を設けた半導体装置においてコンタ
ミネ−ションの浸入パスを遮断して、高信頼性の半導体
装置を得ることを目的とする。 【構成】 本発明は、シリコン酸化膜（１５ａ）とシリ
コン窒化膜（１５ｂ）とを積層してなるパッシベ−ショ
ン膜（１５）の開口部分において、シリコン酸化膜（１
５ａ）の端をシリコン窒化膜（１５ｂ）によって被覆し
たことを特徴としている。本発明は、スクライブライン
領域、ボンディングパッド領域等、パッシベ−ション膜
（１５）の開口部分であればどこでも適用できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
シリコン酸化膜（ＳｉＯ2膜）とシリコン窒化膜（Ｓｉ3
Ｎ4膜）とを積層してなる２層のパッシベ−ション膜を
有する半導体装置に関するものである。
シリコン酸化膜（ＳｉＯ2膜）とシリコン窒化膜（Ｓｉ3
Ｎ4膜）とを積層してなる２層のパッシベ−ション膜を
有する半導体装置に関するものである。
【０００２】
【従来の技術】従来、半導体素子の形成された半導体チ
ップでは、シリコン窒化膜からなるパッシベ−ション膜
で半導体チップの表面を被覆することにより、外部から
の水分や重金属イオン等のコンタミネ−ションから内部
の半導体素子を保護していた。しかし、シリコン窒化膜
は強い応力を有するので、この応力を受けた半導体素子
の特性が変動する等の問題があった。そこで、近年では
シリコン窒化膜の下地にシリコン酸化膜を敷いた２層構
造とすることによって、シリコン窒化膜による応力を緩
和することが行われるようになった。
ップでは、シリコン窒化膜からなるパッシベ−ション膜
で半導体チップの表面を被覆することにより、外部から
の水分や重金属イオン等のコンタミネ−ションから内部
の半導体素子を保護していた。しかし、シリコン窒化膜
は強い応力を有するので、この応力を受けた半導体素子
の特性が変動する等の問題があった。そこで、近年では
シリコン窒化膜の下地にシリコン酸化膜を敷いた２層構
造とすることによって、シリコン窒化膜による応力を緩
和することが行われるようになった。
【０００３】図９は、従来例に係る半導体装置のスクラ
イブライン領域の構造を示す断面図である。同図におい
て、（１）は半導体基板、（２）はＬＯＣＯＳ酸化膜、
（３）はＰＳＧ膜あるいはＢＰＳＧ膜等からなる層間絶
縁膜、（４）はコンタミネ−ション浸入防止用のアルミ
ニウム膜である。そして、（５）はパッシベ−ション膜
であってシリコン酸化膜（５ａ）とシリコン窒化膜（５
ｂ）とを積層したものである。なお、スクライブライン
上では、パッシベ−ション膜（５）は開口されており、
半導体基板（１）の露出部分をスクライブすることによ
り、パッシベ−ション膜（５）等にクラックが生じるの
を防止している。
イブライン領域の構造を示す断面図である。同図におい
て、（１）は半導体基板、（２）はＬＯＣＯＳ酸化膜、
（３）はＰＳＧ膜あるいはＢＰＳＧ膜等からなる層間絶
縁膜、（４）はコンタミネ−ション浸入防止用のアルミ
ニウム膜である。そして、（５）はパッシベ−ション膜
であってシリコン酸化膜（５ａ）とシリコン窒化膜（５
ｂ）とを積層したものである。なお、スクライブライン
上では、パッシベ−ション膜（５）は開口されており、
半導体基板（１）の露出部分をスクライブすることによ
り、パッシベ−ション膜（５）等にクラックが生じるの
を防止している。
【０００４】この構造によれば、比較的軟らかいシリコ
ン酸化膜（５ａ）がシリコン窒化膜（５ｂ）からの応力
を吸収するので、半導体素子（図示せず）の特性を安定
化できる。
ン酸化膜（５ａ）がシリコン窒化膜（５ｂ）からの応力
を吸収するので、半導体素子（図示せず）の特性を安定
化できる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来例
においてはスクライブライン上のシリコン酸化膜（５
ａ）およびシリコン窒化膜（５ｂ）を同一のフォトエッ
チング工程で除去してパッシベ−ション膜（５）を開口
していたので、シリコン酸化膜（５ａ）の端部が露出し
ており、図９に示すように、この露出部分からコンタミ
ネ−ションが矢印で示したパスを経て内部の半導体素子
にまで達し、半導体装置の信頼性を害するという問題が
あった。
においてはスクライブライン上のシリコン酸化膜（５
ａ）およびシリコン窒化膜（５ｂ）を同一のフォトエッ
チング工程で除去してパッシベ−ション膜（５）を開口
していたので、シリコン酸化膜（５ａ）の端部が露出し
ており、図９に示すように、この露出部分からコンタミ
ネ−ションが矢印で示したパスを経て内部の半導体素子
にまで達し、半導体装置の信頼性を害するという問題が
あった。
【０００６】本発明は上述の課題に鑑みてなされたもの
であり、かかるコンタミネ−ションの浸入パスを完全に
遮断し、高信頼性の半導体装置を提供することを目的と
している。
であり、かかるコンタミネ−ションの浸入パスを完全に
遮断し、高信頼性の半導体装置を提供することを目的と
している。
【０００７】
【課題を解決するための手段】本発明は、シリコン酸化
膜（１５ａ）の端部をシリコン窒化膜（１５ｂ）で被覆
することにより、コンタミネ−ションの浸入を防止した
こを特徴としている。
膜（１５ａ）の端部をシリコン窒化膜（１５ｂ）で被覆
することにより、コンタミネ−ションの浸入を防止した
こを特徴としている。
【０００８】
【作用】上述の手段によれば、シリコン酸化膜（１５
ａ）の露出部分がなくなり、コンタミネ−ションの浸入
パスがコンタミネ−ションの浸入パスが完全に遮断され
るので、高信頼性の半導体装置を得るこができる。
ａ）の露出部分がなくなり、コンタミネ−ションの浸入
パスがコンタミネ−ションの浸入パスが完全に遮断され
るので、高信頼性の半導体装置を得るこができる。
【０００９】
【実施例】次に、本発明の第１の実施例を図面を参照し
て説明する。図１は、本発明の第１の実施例に係る半導
体装置のスクライブライン領域を示す断面図である。同
図において、（１１）は半導体基板、（１２）はＬＯＣ
ＯＳ酸化膜、（１３）はＰＳＧ膜あるいはＢＰＳＧ膜等
からなる層間絶縁膜、（１４）はコンタミネ−ション浸
入防止用のアルミニウム膜である。そして、（１５）は
パッシベ−ション膜であってシリコン酸化膜（１５ａ）
とシリコン窒化膜（１５ｂ）とを積層したものである。
スクライブライン上では、パッシベ−ション膜（１５）
は開口されている。
て説明する。図１は、本発明の第１の実施例に係る半導
体装置のスクライブライン領域を示す断面図である。同
図において、（１１）は半導体基板、（１２）はＬＯＣ
ＯＳ酸化膜、（１３）はＰＳＧ膜あるいはＢＰＳＧ膜等
からなる層間絶縁膜、（１４）はコンタミネ−ション浸
入防止用のアルミニウム膜である。そして、（１５）は
パッシベ−ション膜であってシリコン酸化膜（１５ａ）
とシリコン窒化膜（１５ｂ）とを積層したものである。
スクライブライン上では、パッシベ−ション膜（１５）
は開口されている。
【００１０】本発明の特徴とする点は、シリコン酸化膜
（１５ａ）の端部がスクライブライン（１６）側に延在
したシリコン窒化膜（１５ｂ）によって被覆されている
ことである。これにより、シリコン酸化膜（１５ａ）の
露出部分がなくなり、コンタミネ−ションの浸入パスが
完全に遮断されるので、高信頼性の半導体装置を得るこ
とができる。
（１５ａ）の端部がスクライブライン（１６）側に延在
したシリコン窒化膜（１５ｂ）によって被覆されている
ことである。これにより、シリコン酸化膜（１５ａ）の
露出部分がなくなり、コンタミネ−ションの浸入パスが
完全に遮断されるので、高信頼性の半導体装置を得るこ
とができる。
【００１１】本発明は、スクライブライン領域に限ら
ず、パッシベ−ション膜（１５）の開口部分であればど
こでも適用できる。図２は、本発明の第２の実施例に係
る半導体装置のボンディングパッド領域の構造を示す断
面図である。なお、同図において、図１と同一番号の構
成部分は同一の製造工程で形成されたものである。（１
４）はワイヤ−ボンディング用のアルミニウム膜であ
り、中央のボンディング領域上のパッシベ−ション膜
（１５）が開口されている。そして、該開口部分のシリ
コン酸化膜（１５ａ）の端部は、ボンディング領域に延
在したシリコン窒化膜（１５ｂ）によって被覆されてい
る。これにより、同様にコンタミネ−ションの浸入パス
が完全に遮断されるので、高信頼性の半導体装置を得る
ことができるのである。
ず、パッシベ−ション膜（１５）の開口部分であればど
こでも適用できる。図２は、本発明の第２の実施例に係
る半導体装置のボンディングパッド領域の構造を示す断
面図である。なお、同図において、図１と同一番号の構
成部分は同一の製造工程で形成されたものである。（１
４）はワイヤ−ボンディング用のアルミニウム膜であ
り、中央のボンディング領域上のパッシベ−ション膜
（１５）が開口されている。そして、該開口部分のシリ
コン酸化膜（１５ａ）の端部は、ボンディング領域に延
在したシリコン窒化膜（１５ｂ）によって被覆されてい
る。これにより、同様にコンタミネ−ションの浸入パス
が完全に遮断されるので、高信頼性の半導体装置を得る
ことができるのである。
【００１２】次に、本発明の第１の実施例に係る半導体
装置の製造方法を図３〜図８に示した工程断面図を参照
して以下に説明する。なお、本製造方法は第２の実施例
に係る半導体装置の製造方法にも適用できる。まず、半
導体基板（１１）上に選択酸化法により、ＬＯＣＯＳ酸
化膜（１２）を形成し、ＣＶＤ法により、ＰＳＧ膜ある
いはＢＰＳＧ膜等からなる絶縁膜を全面に堆積した後
に、フォトエッチングにより不要部分を除去して層間絶
縁膜（１３）を形成する。そして、層間絶縁膜（１３）
の端を被覆する位置にアルミニウム膜（１４）を形成す
る（図３）。続いて、全面にシリコン酸化膜（１５ａ）
をＣＶＤ法により堆積する（図４）。そして、シリコン
酸化膜（１５ａ）上にレジスト（１６）を形成し、レジ
スト（１６）をマスクとしてシリコン酸化膜（１５ａ）
をエッチングし、アルミニウム膜（１４）の端を被覆す
る位置にシリコン酸化膜（１５ａ）を残す（図５）。こ
の後、全面にシリコン窒化膜（１５ｂ）をＣＶＤ法によ
り堆積する（図６）。そして、同様にシリコン窒化膜
（１５ｂ）上にレジスト（１９）を形成し、レジスト
（１７）をマスクとしてシリコン窒化膜（１５ｂ）をエ
ッチングし、シリコン酸化膜（１５ａ）の端を被覆する
位置にシリコン窒化膜（１５ｂ）を残す（図７）。最後
に、レジスト（１７）を除去して、スクライブライン領
域の構造を完成する。
装置の製造方法を図３〜図８に示した工程断面図を参照
して以下に説明する。なお、本製造方法は第２の実施例
に係る半導体装置の製造方法にも適用できる。まず、半
導体基板（１１）上に選択酸化法により、ＬＯＣＯＳ酸
化膜（１２）を形成し、ＣＶＤ法により、ＰＳＧ膜ある
いはＢＰＳＧ膜等からなる絶縁膜を全面に堆積した後
に、フォトエッチングにより不要部分を除去して層間絶
縁膜（１３）を形成する。そして、層間絶縁膜（１３）
の端を被覆する位置にアルミニウム膜（１４）を形成す
る（図３）。続いて、全面にシリコン酸化膜（１５ａ）
をＣＶＤ法により堆積する（図４）。そして、シリコン
酸化膜（１５ａ）上にレジスト（１６）を形成し、レジ
スト（１６）をマスクとしてシリコン酸化膜（１５ａ）
をエッチングし、アルミニウム膜（１４）の端を被覆す
る位置にシリコン酸化膜（１５ａ）を残す（図５）。こ
の後、全面にシリコン窒化膜（１５ｂ）をＣＶＤ法によ
り堆積する（図６）。そして、同様にシリコン窒化膜
（１５ｂ）上にレジスト（１９）を形成し、レジスト
（１７）をマスクとしてシリコン窒化膜（１５ｂ）をエ
ッチングし、シリコン酸化膜（１５ａ）の端を被覆する
位置にシリコン窒化膜（１５ｂ）を残す（図７）。最後
に、レジスト（１７）を除去して、スクライブライン領
域の構造を完成する。
【００１３】このように、従来例においてはスクライブ
ライン上のシリコン酸化膜（５ａ）およびシリコン窒化
膜（５ｂ）を同一のフォトエッチング工程で除去してパ
ッシベ−ション膜（５）を開口していたのに対して、本
発明では別個のフォトエッチング工程を施すことによ
り、シリコン酸化膜（１５ａ）の端をシリコン窒化膜
（５ｂ）によって被覆し、コンタミネ−ションの浸入パ
スを遮断することを可能としている。
ライン上のシリコン酸化膜（５ａ）およびシリコン窒化
膜（５ｂ）を同一のフォトエッチング工程で除去してパ
ッシベ−ション膜（５）を開口していたのに対して、本
発明では別個のフォトエッチング工程を施すことによ
り、シリコン酸化膜（１５ａ）の端をシリコン窒化膜
（５ｂ）によって被覆し、コンタミネ−ションの浸入パ
スを遮断することを可能としている。
【００１４】
【発明の効果】以上説明したように本発明によれば、シ
リコン酸化膜（１５ａ）とシリコン窒化膜（１５ｂ）と
を積層してなる２層のパッシベ−ション膜（１５）を有
し、該パッシベ−ション膜（１５）に開口部分を設けた
半導体装置において、前記開口部分の前記シリコン酸化
膜（１５ａ）の端部をシリコン窒化膜（１５ｂ）で被覆
しているので、シリコン酸化膜（１５ａ）の露出部分が
なくなり、コンタミネ−ションの浸入パスが完全に遮断
される。これにより、高信頼性の半導体装置を提供する
ことができる。
リコン酸化膜（１５ａ）とシリコン窒化膜（１５ｂ）と
を積層してなる２層のパッシベ−ション膜（１５）を有
し、該パッシベ−ション膜（１５）に開口部分を設けた
半導体装置において、前記開口部分の前記シリコン酸化
膜（１５ａ）の端部をシリコン窒化膜（１５ｂ）で被覆
しているので、シリコン酸化膜（１５ａ）の露出部分が
なくなり、コンタミネ−ションの浸入パスが完全に遮断
される。これにより、高信頼性の半導体装置を提供する
ことができる。
【図１】本発明の第１の実施例に係る半導体装置のスク
ライブライン領域の構造を示す断面図である。
ライブライン領域の構造を示す断面図である。
【図２】本発明の第１の実施例に係る半導体装置のボン
ディングパッド領域の構造を示す断面図である。
ディングパッド領域の構造を示す断面図である。
【図３】本発明の第１の実施例に係る半導体装置の製造
方法を示す第１の工程断面図である。
方法を示す第１の工程断面図である。
【図４】本発明の第１の実施例に係る半導体装置の製造
方法を示す第２の工程断面図である。
方法を示す第２の工程断面図である。
【図５】本発明の第１の実施例に係る半導体装置の製造
方法を示す第３の工程断面図である。
方法を示す第３の工程断面図である。
【図６】本発明の第１の実施例に係る半導体装置の製造
方法を示す第４の工程断面図である。
方法を示す第４の工程断面図である。
【図７】本発明の第１の実施例に係る半導体装置の製造
方法を示す第５の工程断面図である。
方法を示す第５の工程断面図である。
【図８】本発明の第１の実施例に係る半導体装置の製造
方法を示す第６の工程断面図である。
方法を示す第６の工程断面図である。
【図９】従来例に係る半導体装置のスライブライン領域
の構造を示す断面図である。
の構造を示す断面図である。
Claims (3)
- 【請求項１】 シリコン酸化膜とシリコン窒化膜とを積
層してなる２層のパッシベ−ション膜を有し、該パッシ
ベ−ション膜に開口部分を設けた半導体装置において、
前記開口部分の前記シリコン酸化膜の端部をシリコン窒
化膜で被覆することにより、コンタミネ−ションの浸入
を防止したことを特徴とする半導体装置。 - 【請求項２】 前記パッシベ−ション膜の開口部分がス
クライブライン領域であることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 前記パッシベ−ション膜の開口部分がボ
ンディングパッド領域であることを特徴とする請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2795792A JPH05226325A (ja) | 1992-02-14 | 1992-02-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2795792A JPH05226325A (ja) | 1992-02-14 | 1992-02-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226325A true JPH05226325A (ja) | 1993-09-03 |
Family
ID=12235376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2795792A Pending JPH05226325A (ja) | 1992-02-14 | 1992-02-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226325A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593927A (en) * | 1993-10-14 | 1997-01-14 | Micron Technology, Inc. | Method for packaging semiconductor dice |
| JP2006108664A (ja) * | 2004-09-30 | 2006-04-20 | Samsung Electronics Co Ltd | 段差被覆性を向上させた半導体ウェハー及びその製造方法 |
-
1992
- 1992-02-14 JP JP2795792A patent/JPH05226325A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593927A (en) * | 1993-10-14 | 1997-01-14 | Micron Technology, Inc. | Method for packaging semiconductor dice |
| US5786632A (en) * | 1993-10-14 | 1998-07-28 | Micron Technology, Inc. | Semiconductor package |
| JP2006108664A (ja) * | 2004-09-30 | 2006-04-20 | Samsung Electronics Co Ltd | 段差被覆性を向上させた半導体ウェハー及びその製造方法 |
| US8871614B2 (en) | 2004-09-30 | 2014-10-28 | Samsung Electronics Co., Ltd. | Semiconductor die with protective layer and related method of processing a semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753608B2 (en) | Semiconductor device with seal ring | |
| KR19980024496A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8324708B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JP3156765B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP3572738B2 (ja) | 半導体装置及びその製造方法 | |
| JP4603641B2 (ja) | マイクロマシンの構成要素の製造方法 | |
| JPH05226325A (ja) | 半導体装置 | |
| JPH05218015A (ja) | 半導体装置 | |
| JP2929820B2 (ja) | 半導体装置の製造方法 | |
| JP3463014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JP2001176976A (ja) | 半導体装置及びその製造方法 | |
| JPS59205723A (ja) | 窒化シリコン膜を有する半導体装置 | |
| JPH02125638A (ja) | 半導体集積回路装置 | |
| JP2007214358A (ja) | 半導体装置及びその製造方法 | |
| JPS6127177Y2 (ja) | ||
| JPH0513584A (ja) | 半導体装置およびその製造方法 | |
| JP3186266B2 (ja) | 半導体装置 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JP2919252B2 (ja) | 半導体装置 | |
| JP3246348B2 (ja) | 半導体装置の保護膜構造 | |
| JPS63208225A (ja) | 半導体装置 | |
| JP2001308099A (ja) | 半導体装置 | |
| JP5037159B2 (ja) | 半導体チップおよびその製造方法ならびに半導体ウエハ |