JP2919252B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2919252B2 JP2919252B2 JP5306558A JP30655893A JP2919252B2 JP 2919252 B2 JP2919252 B2 JP 2919252B2 JP 5306558 A JP5306558 A JP 5306558A JP 30655893 A JP30655893 A JP 30655893A JP 2919252 B2 JP2919252 B2 JP 2919252B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hygroscopic
- metal wiring
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に耐湿性を向上させた半導体装置に関する。
に耐湿性を向上させた半導体装置に関する。
【0002】
【従来の技術】従来の多層金属配線を有する半導体装置
のチップ縁端部の構造を図4に示す。チップ縁端部は、
ダイシングを容易に行なうため、半導体基板1が露出す
る様に表面保護膜6、第4の絶縁膜5、第3の絶縁膜
4、第2の絶縁膜3、及び第1の絶縁膜2がほぼ垂直に
エッチング除去されており、各々の膜の側面が露出した
構造となっている。この従来構造を詳細に説明するため
に各絶縁膜の役割について以下に説明する。
のチップ縁端部の構造を図4に示す。チップ縁端部は、
ダイシングを容易に行なうため、半導体基板1が露出す
る様に表面保護膜6、第4の絶縁膜5、第3の絶縁膜
4、第2の絶縁膜3、及び第1の絶縁膜2がほぼ垂直に
エッチング除去されており、各々の膜の側面が露出した
構造となっている。この従来構造を詳細に説明するため
に各絶縁膜の役割について以下に説明する。
【0003】図5に示す様に、第1の絶縁膜2は、第1
の金属配線7と半導体基板1、又は半導体基板1と第1
の金属配線7との中間に位置する配線との絶縁を保つも
のであり、主にSiO2 で形成される。この第1の絶縁
膜2は、吸湿性を有していない。
の金属配線7と半導体基板1、又は半導体基板1と第1
の金属配線7との中間に位置する配線との絶縁を保つも
のであり、主にSiO2 で形成される。この第1の絶縁
膜2は、吸湿性を有していない。
【0004】第2の絶縁膜3は、第1の金属配線7(例
えばアルミニウム合金)上を覆い、第3の絶縁膜4と第
1の金属配線7が直接接触するのを防止する役割を有す
る。主にプラズマCVD法によるSiO2 で形成され
る。この第2の絶縁膜3も吸湿性を有していない。第3
の絶縁膜4は、第1の金属配線7によって生じる第2の
絶縁膜3の段差を低減するためにシリカフィルム又はポ
リイミド等をスピンコートし、ベークしたものであり、
吸湿性を有する膜である。この膜は、第1の金属配線7
によって生じる第2の絶縁膜3の凸状部分上では薄く形
成され、一方、この第2の絶縁膜3の凸状部分以外の部
分では厚く形成されるため、第1の金属配線7によって
生じる第2の絶縁膜3の段差を第3の絶縁膜4の上面で
吸収することができ、その上方に配置される第2の金属
配線8の断線を防止する。第4の絶縁膜5は、吸湿性の
無い絶縁膜であり、第3の絶縁膜4の上面にキャップ膜
として形成され、半導体製造工程中に第3の絶縁膜4中
に水分が侵入しない様にするのと同時に、第3の絶縁膜
4が第2の金属配線8に直接接触しない様にする役割が
ある。表面保護膜6は、主にSi3 N4 によって形成さ
れており、チップ上方からの可動イオン及び水分の侵入
を防止する役割を有している。
えばアルミニウム合金)上を覆い、第3の絶縁膜4と第
1の金属配線7が直接接触するのを防止する役割を有す
る。主にプラズマCVD法によるSiO2 で形成され
る。この第2の絶縁膜3も吸湿性を有していない。第3
の絶縁膜4は、第1の金属配線7によって生じる第2の
絶縁膜3の段差を低減するためにシリカフィルム又はポ
リイミド等をスピンコートし、ベークしたものであり、
吸湿性を有する膜である。この膜は、第1の金属配線7
によって生じる第2の絶縁膜3の凸状部分上では薄く形
成され、一方、この第2の絶縁膜3の凸状部分以外の部
分では厚く形成されるため、第1の金属配線7によって
生じる第2の絶縁膜3の段差を第3の絶縁膜4の上面で
吸収することができ、その上方に配置される第2の金属
配線8の断線を防止する。第4の絶縁膜5は、吸湿性の
無い絶縁膜であり、第3の絶縁膜4の上面にキャップ膜
として形成され、半導体製造工程中に第3の絶縁膜4中
に水分が侵入しない様にするのと同時に、第3の絶縁膜
4が第2の金属配線8に直接接触しない様にする役割が
ある。表面保護膜6は、主にSi3 N4 によって形成さ
れており、チップ上方からの可動イオン及び水分の侵入
を防止する役割を有している。
【0005】以上の複数の絶縁膜が積層構造になってお
り、チップのスクライブ線領域ではそれらの膜の断面部
分が露出した構造となっている。
り、チップのスクライブ線領域ではそれらの膜の断面部
分が露出した構造となっている。
【0006】
【発明が解決しようとする課題】この従来のチップ縁端
部の構造では、吸湿性を有する第3の絶縁膜4が露出し
ているために、図4及び図5に示す様に、水分が第3の
絶縁膜4中に侵入する。第3の絶縁膜4(例えばシリカ
フィルム、ポリイミド)に水分が吸収された場合、第3
の絶縁膜4の誘電率が大きくなる。このため、図6に示
す様な2本の配線7がチップ縁端部の近傍に配置されて
いる場合、第3の絶縁膜4の誘電率が大きくなるため、
配線間容量が増大し、電子回路中の信号の伝搬が遅れた
り、他の配線にクロストークが生じたりするという不具
合が生じる。これは図5に示す様な場合には、上下に重
さなって配置された第1の金属配線7と、第2の金属配
線8間でも生じる。また、図5上の左側の第2の金属配
線8については、半導体基板1との間の容量が増大す
る。
部の構造では、吸湿性を有する第3の絶縁膜4が露出し
ているために、図4及び図5に示す様に、水分が第3の
絶縁膜4中に侵入する。第3の絶縁膜4(例えばシリカ
フィルム、ポリイミド)に水分が吸収された場合、第3
の絶縁膜4の誘電率が大きくなる。このため、図6に示
す様な2本の配線7がチップ縁端部の近傍に配置されて
いる場合、第3の絶縁膜4の誘電率が大きくなるため、
配線間容量が増大し、電子回路中の信号の伝搬が遅れた
り、他の配線にクロストークが生じたりするという不具
合が生じる。これは図5に示す様な場合には、上下に重
さなって配置された第1の金属配線7と、第2の金属配
線8間でも生じる。また、図5上の左側の第2の金属配
線8については、半導体基板1との間の容量が増大す
る。
【0007】この様な問題を避けるため、配線を配置す
る位置をチップ縁端部から十分に離すという対応がなさ
れている。この水分の影響を避けるためには、約20μ
m以上、チップ縁端から離す必要がある。この分チップ
サイズの増大を招いていた。このチップサイズの増大を
避けるために、図7に示す様に構成された半導体装置が
ある。この半導体装置は、以下の様にして製造される。
先ず、第1のフォトリゾグラフィック工程を行ない、第
4の絶縁膜5、第3の絶縁膜4、第2の絶縁膜3、第1
の絶縁膜2を順次エッチング除去し、スクライブ線領域
の半導体基板1を露出させ、次に表面保護膜6を形成
し、上述の積層膜の露出した側面を覆う。次に第フォト
リゾグラフィック工程を行ない、スクライブ線領域の表
面保護膜6をエッチング除去する。この図7に示すチッ
プ縁端部の構造では、上述した問題は生じないが、フォ
トレジスト数が増大し、コスト上昇につながるという問
題が発生する。
る位置をチップ縁端部から十分に離すという対応がなさ
れている。この水分の影響を避けるためには、約20μ
m以上、チップ縁端から離す必要がある。この分チップ
サイズの増大を招いていた。このチップサイズの増大を
避けるために、図7に示す様に構成された半導体装置が
ある。この半導体装置は、以下の様にして製造される。
先ず、第1のフォトリゾグラフィック工程を行ない、第
4の絶縁膜5、第3の絶縁膜4、第2の絶縁膜3、第1
の絶縁膜2を順次エッチング除去し、スクライブ線領域
の半導体基板1を露出させ、次に表面保護膜6を形成
し、上述の積層膜の露出した側面を覆う。次に第フォト
リゾグラフィック工程を行ない、スクライブ線領域の表
面保護膜6をエッチング除去する。この図7に示すチッ
プ縁端部の構造では、上述した問題は生じないが、フォ
トレジスト数が増大し、コスト上昇につながるという問
題が発生する。
【0008】また、半導体装置の耐湿性対策として、多
結晶シリコン層をチップの縁端部に被覆保護する様に配
置したものがある(特開昭56−107570号公報参
照)。しかし、この半導体装置では、先ず、スクライブ
線領域のPSG膜、SiO2膜を除去した後、側壁部保
護膜となるべき多結晶シリコン膜を成長させパターンニ
ングしている。更に、表面保護膜を形成し、フォトリゾ
グラフィックを施してスクライブ線領域の半導体基板を
露出させている。この発明では、図7に示すものよりも
更にフォトレジスト数が増大するという問題点があるだ
けでなく、多層金属配線がアルミニウム合金によって形
成されている場合、多結晶シリコンを成膜するためには
600℃以上の温度が必要なため、アルミニウム合金が
融解すると共に膨張し、層間絶縁膜にクラックが発生す
るという不具合が生じる。この為、特開昭56−107
570号公報に開示されている構造は、多層金属配線を
有する半導体装置には適用できない。
結晶シリコン層をチップの縁端部に被覆保護する様に配
置したものがある(特開昭56−107570号公報参
照)。しかし、この半導体装置では、先ず、スクライブ
線領域のPSG膜、SiO2膜を除去した後、側壁部保
護膜となるべき多結晶シリコン膜を成長させパターンニ
ングしている。更に、表面保護膜を形成し、フォトリゾ
グラフィックを施してスクライブ線領域の半導体基板を
露出させている。この発明では、図7に示すものよりも
更にフォトレジスト数が増大するという問題点があるだ
けでなく、多層金属配線がアルミニウム合金によって形
成されている場合、多結晶シリコンを成膜するためには
600℃以上の温度が必要なため、アルミニウム合金が
融解すると共に膨張し、層間絶縁膜にクラックが発生す
るという不具合が生じる。この為、特開昭56−107
570号公報に開示されている構造は、多層金属配線を
有する半導体装置には適用できない。
【0009】それ故に本発明の課題は、多層金属配線を
有する半導体装置において、コストアップすること無
く、チップ縁端部からの水分の侵入を防止することが可
能な半導体装置を提供することにある。
有する半導体装置において、コストアップすること無
く、チップ縁端部からの水分の侵入を防止することが可
能な半導体装置を提供することにある。
【0010】
【課題を解決するための手段】本発明によれば、所定面
上に配された金属配線と、前記所定面及び金属配線を覆
い、この結果として前記金属配線に対応した凸部と対応
しない残部との間に段差をもつ吸湿性の無い第1の非吸
湿性絶縁膜と、前記段差を吸収するために前記絶縁膜上
に配された吸湿性を有する吸湿性絶縁膜と、前記吸湿性
絶縁膜の上に配された吸湿性の無い第2の非吸湿性絶縁
膜とを含む多層配線構造の半導体装置において、前記吸
湿性絶縁膜をチップ周縁で第1の非吸湿性絶縁膜と第2
の非吸湿性絶縁膜を密着させることにより分断すること
を特徴とする半導体装置を備えているものであり、ま
た、前記金属配線と、チップの周縁に沿って前記第2の
非吸湿膜上に配された付加金属配線とを、前記第1及び
第2の非吸湿性絶縁膜を密着させている位置でスルーホ
ールを介して埋設金属により接続している半導体装置を
備えています。
上に配された金属配線と、前記所定面及び金属配線を覆
い、この結果として前記金属配線に対応した凸部と対応
しない残部との間に段差をもつ吸湿性の無い第1の非吸
湿性絶縁膜と、前記段差を吸収するために前記絶縁膜上
に配された吸湿性を有する吸湿性絶縁膜と、前記吸湿性
絶縁膜の上に配された吸湿性の無い第2の非吸湿性絶縁
膜とを含む多層配線構造の半導体装置において、前記吸
湿性絶縁膜をチップ周縁で第1の非吸湿性絶縁膜と第2
の非吸湿性絶縁膜を密着させることにより分断すること
を特徴とする半導体装置を備えているものであり、ま
た、前記金属配線と、チップの周縁に沿って前記第2の
非吸湿膜上に配された付加金属配線とを、前記第1及び
第2の非吸湿性絶縁膜を密着させている位置でスルーホ
ールを介して埋設金属により接続している半導体装置を
備えています。
【0011】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の第1の実施例におけるチッ
プ周辺部の断面図である。この半導体装置の製造に当っ
ては、先ず、半導体基板1上に吸湿性の無い第1の絶縁
膜2を形成し、この絶縁膜2上に、この周辺部を巡らせ
る様に、第1の金属配線7(膜厚0.8μm)を所定の
線幅(例えば2μm)で配置する。次に、吸湿性の無い
第2の絶縁膜3(膜厚0.7μm)を、第1の金属配線
7を覆う様にして第1の絶縁膜2上に成長させる。第2
の絶縁膜3は、第1の非吸湿性絶縁膜を構成する。次
に、吸湿性を有する第3の絶縁膜4(例えばシリカフィ
ルム、ポリイミド)を約0.5μmの膜厚になる様にス
ピンコートし、焼きしめを行ない、膜中の水分を除去す
る。第3の絶縁膜4は、吸湿性絶縁膜を構成する。次
に、全面エッチバックを行ない、第1の金属配線7によ
って生じる第2の絶縁膜3の凸部上にある第3の絶縁膜
4を完全に除去する。次に、吸湿性の無い第4の絶縁膜
5(膜厚0.5μm)を成長させる。第4の絶縁膜5
は、第2の非吸湿性絶縁膜を構成する。次に、主にSi
3 N4 から成る表面保護膜6(膜厚0.6μm)を成長
させる。次に、スクライブ線領域を形成するためにフォ
トリゾグラフィックを施し、上述の積層膜をエッチング
除去し、半導体基板1を露出させる。以上の工程を経て
半導体装置が製造される。
て説明する。図1は本発明の第1の実施例におけるチッ
プ周辺部の断面図である。この半導体装置の製造に当っ
ては、先ず、半導体基板1上に吸湿性の無い第1の絶縁
膜2を形成し、この絶縁膜2上に、この周辺部を巡らせ
る様に、第1の金属配線7(膜厚0.8μm)を所定の
線幅(例えば2μm)で配置する。次に、吸湿性の無い
第2の絶縁膜3(膜厚0.7μm)を、第1の金属配線
7を覆う様にして第1の絶縁膜2上に成長させる。第2
の絶縁膜3は、第1の非吸湿性絶縁膜を構成する。次
に、吸湿性を有する第3の絶縁膜4(例えばシリカフィ
ルム、ポリイミド)を約0.5μmの膜厚になる様にス
ピンコートし、焼きしめを行ない、膜中の水分を除去す
る。第3の絶縁膜4は、吸湿性絶縁膜を構成する。次
に、全面エッチバックを行ない、第1の金属配線7によ
って生じる第2の絶縁膜3の凸部上にある第3の絶縁膜
4を完全に除去する。次に、吸湿性の無い第4の絶縁膜
5(膜厚0.5μm)を成長させる。第4の絶縁膜5
は、第2の非吸湿性絶縁膜を構成する。次に、主にSi
3 N4 から成る表面保護膜6(膜厚0.6μm)を成長
させる。次に、スクライブ線領域を形成するためにフォ
トリゾグラフィックを施し、上述の積層膜をエッチング
除去し、半導体基板1を露出させる。以上の工程を経て
半導体装置が製造される。
【0012】上述の工程で得られた半導体装置は、チッ
プ周辺部に設けた所定の幅の金属配線の上方で吸湿性の
無い絶縁膜同士が密着する構造となり、この部分で水分
が半導体装置の奥深くへと侵入するのを防止できる。
プ周辺部に設けた所定の幅の金属配線の上方で吸湿性の
無い絶縁膜同士が密着する構造となり、この部分で水分
が半導体装置の奥深くへと侵入するのを防止できる。
【0013】次に本発明の第2の実施例について、図2
を用いて説明する。本実施例では、チップ周辺部に、第
1の実施例の場合よりも細い線幅(例えば1μm)でチ
ップ周辺部に第1の金属配線を配置させ、第1の実施例
と同一の方法で、第1の金属配線7によって生じる第2
の絶縁膜3の凸部上の第3の絶縁膜4を除去し、次に、
第3の絶縁膜4上に第4の絶縁膜5を形成する。次に、
第1の金属配線7によって生じた第2の絶縁膜3の凸部
と第4の絶縁膜5とが密着した部分で、チップ周辺部を
囲む様に、連続して開口した溝孔又はスルーホール9を
形成し、次に付加金属配線としての第2の金属配線8を
スルーホール9中に埋め込む様に成長させた後、所定の
線幅(例えば1μm)にパターニングする。次に、第1
の実施例と同様に表面保護膜6を形成し、所定の位置に
スクライブ線領域を形成したものである。
を用いて説明する。本実施例では、チップ周辺部に、第
1の実施例の場合よりも細い線幅(例えば1μm)でチ
ップ周辺部に第1の金属配線を配置させ、第1の実施例
と同一の方法で、第1の金属配線7によって生じる第2
の絶縁膜3の凸部上の第3の絶縁膜4を除去し、次に、
第3の絶縁膜4上に第4の絶縁膜5を形成する。次に、
第1の金属配線7によって生じた第2の絶縁膜3の凸部
と第4の絶縁膜5とが密着した部分で、チップ周辺部を
囲む様に、連続して開口した溝孔又はスルーホール9を
形成し、次に付加金属配線としての第2の金属配線8を
スルーホール9中に埋め込む様に成長させた後、所定の
線幅(例えば1μm)にパターニングする。次に、第1
の実施例と同様に表面保護膜6を形成し、所定の位置に
スクライブ線領域を形成したものである。
【0014】また図3は第3の実施例を示し、本実施例
は第2の実施例の半導体装置と略同構成であり、本実施
例の場合、スルーホール9を高融点金属10(例えばタ
ングステン)で埋め込んだ構造としてある。
は第2の実施例の半導体装置と略同構成であり、本実施
例の場合、スルーホール9を高融点金属10(例えばタ
ングステン)で埋め込んだ構造としてある。
【0015】本発明の構造の特徴は、吸湿性を有する絶
縁膜がチップ周辺部に配置された金属配線上に存在しな
いことである。
縁膜がチップ周辺部に配置された金属配線上に存在しな
いことである。
【0016】この構造は、金属配線間の層間絶縁膜の一
部である吸湿性を有する絶縁膜が、スクライブ線領域に
露出していても、ここから水分がチップの内部領域に奥
深く侵入できない構造となっている。
部である吸湿性を有する絶縁膜が、スクライブ線領域に
露出していても、ここから水分がチップの内部領域に奥
深く侵入できない構造となっている。
【0017】
【発明の効果】以上説明した様に本発明では、吸収性絶
縁膜絶縁膜をチップ周縁で第1の非吸収性絶縁膜と第2
の非吸収性絶縁膜によって分断しているので、チップ縁
端部に吸収性を有する絶縁膜が露出していたとしても、
ここから侵入してくる水分がチップ内部に入ることはな
い。この結果、チップの内部側に、金属配線を配置た場
合でも、水分の侵入により配線容量が増大することがな
い。この為、従来の様に水分の侵入する距離だけチップ
周辺部を大きくする必要がなく、したがって、従来より
も半導体装置を小型化することができる。また、図7に
示す様にスクライブ線領域の表面保護膜のみを除去する
特別なフォトレジストを付加する必要がないという効果
を有し、コストアップすることが無い。
縁膜絶縁膜をチップ周縁で第1の非吸収性絶縁膜と第2
の非吸収性絶縁膜によって分断しているので、チップ縁
端部に吸収性を有する絶縁膜が露出していたとしても、
ここから侵入してくる水分がチップ内部に入ることはな
い。この結果、チップの内部側に、金属配線を配置た場
合でも、水分の侵入により配線容量が増大することがな
い。この為、従来の様に水分の侵入する距離だけチップ
周辺部を大きくする必要がなく、したがって、従来より
も半導体装置を小型化することができる。また、図7に
示す様にスクライブ線領域の表面保護膜のみを除去する
特別なフォトレジストを付加する必要がないという効果
を有し、コストアップすることが無い。
【0018】また、本発明の半導体装置の内、吸湿性の
無い絶縁膜同士が接触する部分に導体を埋設したもので
は、吸湿性の無い絶縁膜同士の界面から侵入してくる水
分をも防ぐことが可能となり、その分、半導体装置のチ
ップサイズを更に小さくすることができるという効果を
有する。
無い絶縁膜同士が接触する部分に導体を埋設したもので
は、吸湿性の無い絶縁膜同士の界面から侵入してくる水
分をも防ぐことが可能となり、その分、半導体装置のチ
ップサイズを更に小さくすることができるという効果を
有する。
【0019】また、請求項2記載の半導体装置では、吸
湿性の無い絶縁膜同士が接触する部分に導体を埋設して
あるので、吸湿性の無い絶縁膜同士の界面から侵入して
くる水分をも防ぐことが可能となり、その分、半導体装
置のチップサイズを更に小さくすることができるという
効果を有する。
湿性の無い絶縁膜同士が接触する部分に導体を埋設して
あるので、吸湿性の無い絶縁膜同士の界面から侵入して
くる水分をも防ぐことが可能となり、その分、半導体装
置のチップサイズを更に小さくすることができるという
効果を有する。
【図1】本発明の第1の実施例の半導体装置におけるチ
ップ周辺部の断面図である。
ップ周辺部の断面図である。
【図2】本発明の第2の実施例の半導体装置におけるチ
ップ周辺部の断面図である。
ップ周辺部の断面図である。
【図3】本発明の第3の実施例の半導体装置におけるチ
ップ周辺部の断面図である。
ップ周辺部の断面図である。
【図4】従来の半導体装置の一例のチップ周辺部の断面
図である。
図である。
【図5】図4に示す半導体装置の他の部位での断面図で
ある。
ある。
【図6】図6は図4に示す半導体装置の要部を示し、
(a)は要部での不具合を説明する説明図、(b)は要
部の断面図である。
(a)は要部での不具合を説明する説明図、(b)は要
部の断面図である。
【図7】従来の半導体装置の他の例のチップ周辺部の断
面図である。
面図である。
1 半導体基板 2 第1の絶縁膜 3 第2の絶縁膜 4 第3の絶縁膜 5 第4の絶縁膜 6 表面保護膜 7 第1の金属配線 8 第2の金属配線 9 スルーホール 10 高融点金属
Claims (2)
- 【請求項1】 所定面上に配された金属配線と、前記所
定面及び金属配線を覆い、この結果として前記金属配線
に対応した凸部と対応しない残部との間に段差をもつ吸
湿性の無い第1の非吸湿性絶縁膜と、前記段差を吸収す
るために前記絶縁膜上に配された吸湿性を有する吸湿性
絶縁膜と、前記吸湿性絶縁膜の上に配された吸湿性の無
い第2の非吸湿性絶縁膜とを含む多層配線構造の半導体
装置において、前記吸湿性絶縁膜をチップの周縁で第1
の非吸湿性絶縁膜と第2の非吸湿性絶縁膜を密着させる
ことにより分断することを特徴とする半導体装置。 - 【請求項2】 前記金属配線と、チップの周縁に沿って
前記第2の非吸湿性絶縁膜上に配された付加金属配線と
を、前記第1及び第2の非吸湿性絶縁膜を密着させてい
る位置でスルーホールを介して埋設金属により接続する
ことを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5306558A JP2919252B2 (ja) | 1993-12-07 | 1993-12-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5306558A JP2919252B2 (ja) | 1993-12-07 | 1993-12-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07161706A JPH07161706A (ja) | 1995-06-23 |
JP2919252B2 true JP2919252B2 (ja) | 1999-07-12 |
Family
ID=17958499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5306558A Expired - Lifetime JP2919252B2 (ja) | 1993-12-07 | 1993-12-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2919252B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3631076B2 (ja) | 1999-12-27 | 2005-03-23 | 沖電気工業株式会社 | 半導体装置の構造 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457645A (en) * | 1987-08-28 | 1989-03-03 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
JPH04328830A (ja) * | 1991-04-26 | 1992-11-17 | Nec Corp | 半導体集積回路装置 |
-
1993
- 1993-12-07 JP JP5306558A patent/JP2919252B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07161706A (ja) | 1995-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101297022B1 (ko) | 반도체 장치 | |
JP4237931B2 (ja) | 半導体素子のヒューズ部形成方法 | |
US6300232B1 (en) | Semiconductor device having protective films surrounding a fuse and method of manufacturing thereof | |
EP0453787B1 (en) | Semiconductor device having an insulating film | |
KR100314133B1 (ko) | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 | |
JP2001189385A (ja) | 半導体素子のヒューズ部及びその形成方法 | |
US8324708B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
KR100491232B1 (ko) | 반도체 장치 | |
US5808363A (en) | Semiconductor device and method of fabricating the same | |
JP2919252B2 (ja) | 半導体装置 | |
US7371678B2 (en) | Semiconductor device with a metal line and method of forming the same | |
JP2723559B2 (ja) | 半導体集積回路装置 | |
JPH0677315A (ja) | 半導体装置 | |
JP3103912B2 (ja) | 半導体ウエハのストリート構造およびその製造方法 | |
JP3413653B2 (ja) | 半導体装置 | |
JPH0621218A (ja) | 半導体装置とその製造方法 | |
KR0161774B1 (ko) | 반도체장치 및 그 제조방법 | |
KR101087184B1 (ko) | 반도체 소자의 가드 링 영역에 금속 배선을 형성하기 위한방법 | |
KR100875057B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
JPH07142481A (ja) | 半導体装置 | |
KR100475734B1 (ko) | 와이어본딩충격에대한완충특성을갖는반도체장치의패드및그제조방법 | |
KR100203305B1 (ko) | 반도체 소자의 패시베이션 방법 | |
KR20000067293A (ko) | 메모리 소자의 퓨즈부 제조방법 | |
JPH0831940A (ja) | 半導体装置およびその製造方法 | |
JPH0621217A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970218 |